專利名稱：高頻開關(guān)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種高頻開關(guān)電路，并且更加具體地，涉及一種具有場效應(yīng)晶體管的高頻開關(guān)電路。
背景技術(shù)：
已知多端口高頻開關(guān)電路，用于切換在諸如用于移動通信(GSM)或者通用移動通訊系統(tǒng)(UMTS)的多模式/多頻帶無線通信設(shè)備的多端口端子與天線端子之間的連接。要求這樣的高頻開關(guān)電路即使當(dāng)提供大信號時也具有低插入損耗并且保持輸出信號的線性。 通常，作為滿足這些性能要求的高頻開關(guān)電路，已經(jīng)使用了具有通過使用GaAs形成的場效應(yīng)晶體管(在下文中，F(xiàn)ET)的高頻開關(guān)電路。同時，近年來，已經(jīng)提出通過使用Si形成的金屬氧化物半導(dǎo)體場效應(yīng)晶體管(在下文中，M0SFET)(參考日本未經(jīng)審查的專利申請公開No. 2009-194891)。通過絕緣體上硅 (SOI)技術(shù)的引入，MOSFET的使用很大地減少了器件的寄生電容并且改進(jìn)了開關(guān)的插入損耗性質(zhì)。在此方法中，多個MOSFET被串聯(lián)并且多級連接，從而防止當(dāng)提供大信號時的故障并且提高耐受電壓。然而，其中多個MOSFET被串聯(lián)并且多級連接的構(gòu)造產(chǎn)生二次諧波和三次諧波。圖9是單刀雙擲(SPDT)開關(guān)的電路圖。注意的是，為多端口切換設(shè)計(jì)實(shí)際多端口高頻開關(guān)電路，諸如單刀4擲(SP4T)和SP10T。然而，描述SPDT開關(guān)以簡化本說明書中的解釋。在圖9中所示的SPDT開關(guān)中，多個FET(T111至T114)被串聯(lián)地連接在天線端子(ANT 端子)和端口 1端子之間。此外，多個FET(T121至T124)被串聯(lián)地連接在ANT端子和端口 2端子之間。連接在ANT端子和端口 1端子之間的FET(T111至T114)的柵極經(jīng)由電阻器元件相互連接并且被提供有公共控制信號131。類似地，連接在ANT端子和端口 2端子之間的 FET(T121至T124)的柵極經(jīng)由電阻器元件相互連接并且被提供有公共控制信號132。通常，選擇器開關(guān)選擇多個端口中的一個的導(dǎo)通。因此，例如，當(dāng)連接在ANT端子和端口 1端子之間的FET(T111至T114)變成導(dǎo)通狀態(tài)時，連接在ANT端子和端口 2端子之間的FET(T121至T124)變成截止?fàn)顟B(tài)。另一方面，當(dāng)連接在ANT端子和端口 2端子之間的FET(T121至T124)變成導(dǎo)通狀態(tài)時，連接在ANT端子和端口 1端子之間的FET (Till至 T114)變成截止?fàn)顟B(tài)。

圖10是示出用于這樣的開關(guān)的FET的結(jié)構(gòu)的橫截面圖(參考日本未經(jīng)審查的專利申請公開No. 2009-194891)。通過使用SOI技術(shù)形成圖10中所示的FET。圖10中所示的FET包括Si基板112、形成在Si基板112上的掩埋的氧化物膜層113、形成在掩埋的氧化物膜層113上的體區(qū)域(S0I層)116、源極區(qū)121、漏極區(qū)122、形成在體區(qū)域116上的柵極氧化物膜115、以及形成在柵極氧化物膜115上的柵電極123。通過元件隔離層114來分離FET。通常，高頻開關(guān)電路被設(shè)計(jì)為相對于輸入和輸出對稱。因此，圖10中所示的FET具有其中源極區(qū)121和漏極區(qū)122相對于柵電極123和體區(qū)域116的中心對稱的結(jié)構(gòu)。在高頻開關(guān)電路中，如圖10中所示，F(xiàn)ET通常被構(gòu)造為具有大的柵極寬度以減少導(dǎo)通的端口的導(dǎo)通電阻。因此，廣泛地使用其中如圖11中所示地布置柵電極123、漏極區(qū) 122、以及源極區(qū)121的多指型FET。圖11中所示的多指型FET通過并行地連接多個單元器件來形成FET。另外，日本未經(jīng)審查的專利申請公開No. 2007-073815公開了能夠改進(jìn)失真特性的半導(dǎo)體器件。在此文獻(xiàn)中公開的半導(dǎo)體器件被用于高頻開關(guān)電路，其中經(jīng)由另一電極輸入或者輸出經(jīng)由多柵極FET中的源電極或者漏電極的高頻信號，并且通過被連接到多柵電極的控制端子的電勢來控制高頻信號的通過或者阻止。在此技術(shù)中，離源電極最近的第一柵極中的源極側(cè)斜頂(pent roof)的長度和離漏電極最近的第三柵極中的漏極側(cè)斜頂?shù)拈L度比柵電極中的另一斜頂?shù)拈L度長并且它們組成額外的電容。另外，日本未經(jīng)審查的專利申請公開No. 2008-263523公開一種技術(shù)，其中減少了經(jīng)由高頻開關(guān)傳輸?shù)母哳l信號的二次諧波失真。在本文獻(xiàn)中公開的高頻開關(guān)電路中，組成接收側(cè)傳輸電路的FET組成為奇數(shù)編號的級的串行結(jié)構(gòu)。每個FET級由其中源電極和漏電極的位置交換的MOSFET的平行體構(gòu)成，并且與組成一行MOSFET的接收側(cè)傳輸電路的情況相比較，MOSFET中的每一個的柵極寬度減少到一半。另外，日本未經(jīng)審查的專利申請公開No. 2008-181911公開一種半導(dǎo)體器件，其中當(dāng)導(dǎo)通半導(dǎo)體器件時確保了線性，并且當(dāng)截止半導(dǎo)體器件時抑制了遮斷特性的劣化。在此文獻(xiàn)中公開的半導(dǎo)體器件具有多個端子和連接在多個端子之間的具有多個FET的開關(guān)。連接到多個FET的多個端子中的至少一個的第一 FET的柵極寬度比連接到多個FET的第一 FET的后級的第二 FET的柵極寬度大。在垂直于第一 FET的柵極寬度的方向上的第一 FET 的漏電極和源電極的長度之和比在垂直于第二 FET的柵極寬度的方向上的第二 FET的源電極和漏電極的長度之和小。

發(fā)明內(nèi)容
在圖9中所示的SPDT開關(guān)中，例如，當(dāng)被連接在ANT端子和端口 1端子之間的 FET(T111至T114)變成導(dǎo)通狀態(tài)時，被連接在ANT端子和端口 2端子之間的FET (T121至 T124)變成截止?fàn)顟B(tài)。在這樣的情況下，由于處于截止?fàn)顟B(tài)的FET(T121至T124)使得在ANT 端子和端口 2端子之間產(chǎn)生寄生電容。本發(fā)明人已經(jīng)發(fā)現(xiàn)在高頻開關(guān)電路中產(chǎn)生二次諧波失真的問題。在被連接在ANT端子和端口 1端子之間的FET(T111至T114)處于截止?fàn)顟B(tài)并且被連接在ANT端子和端口 2端子之間的FET(T121至T124)處于導(dǎo)通狀態(tài)的情況下，此問題類似地出現(xiàn)。在下文中，詳細(xì)地描述本發(fā)明要解決的問題。圖12是當(dāng)處于截止?fàn)顟B(tài)的FET (T121 至T124)被連接在ANT端子和端口 2端子之間的等效電路圖。在這樣的情況下，端口 2經(jīng)由功率放大器的輸入/輸出電路連接至接地(GND)。在這里，功率放大器的輸入/輸出電路的阻抗低于處于截止?fàn)顟B(tài)并且連接在ANT端子和端口 2端子之間的FET (T121至T124)的寄生電容。因此，假定端口 2直接地接地。此外，圖12示出圖9中所示的FET(T121)的等效電路圖，同時多級連接的FET(T122至T124)具有與FET(T121)相同的構(gòu)造。通常，被用于開關(guān)的FET的漏極區(qū)和源極區(qū)被布置為相對于柵電極和體區(qū)域的中心對稱。因此，如圖12中所示，漏極D121和柵極G121之間的重疊電容Cgdl21等于源極S121 和柵極G121之間的重疊電容Cgsl21。此外，漏極D121和體區(qū)B121之間的結(jié)電容Cdbl21 等于源極S121和體區(qū)B121之間的結(jié)電容Csbl21。為此，只要考慮這四個寄生電容，當(dāng)柵極電阻Rgl21和體區(qū)電阻Rbl21足夠高時， 如圖13中所示，漏-源電容Cds被表達(dá)為關(guān)于漏-源電壓Vds的偶函數(shù)。當(dāng)漏-源電容 Cds被表達(dá)為關(guān)于漏-源電壓Vds的函數(shù)時，函數(shù)被表達(dá)如下。Cds = a0+a2Vds2+a4Vds4+ …公式 1這時，漏-源電壓Vds與處于截止?fàn)顟B(tài)的FET的漏-源電流I之間的關(guān)系被表達(dá)如下。
權(quán)利要求
1.一種高頻開關(guān)電路，包括第一開關(guān)，所述第一開關(guān)連接在公共端子和第一端子之間；和第二開關(guān)，所述第二開關(guān)連接在所述公共端子和第二端子之間，其中所述第一和第二開關(guān)中的每一個包括串聯(lián)連接的多個場效應(yīng)晶體管并且每一個場效應(yīng)晶體管具有體區(qū)、源極、漏極、以及柵極，補(bǔ)償當(dāng)所述第一開關(guān)處于截止?fàn)顟B(tài)時產(chǎn)生的寄生電容的補(bǔ)償電容形成在所述第一開關(guān)的所述多個場效應(yīng)晶體管中的至少一個中的漏極和體區(qū)之間或者源極和體區(qū)之間，以及補(bǔ)償當(dāng)所述第二開關(guān)處于截止?fàn)顟B(tài)時產(chǎn)生的寄生電容的補(bǔ)償電容形成在所述第二開關(guān)的所述多個場效應(yīng)晶體管中的至少一個中的漏極和體區(qū)之間或者源極和體區(qū)之間。
2.根據(jù)權(quán)利要求1所述的高頻開關(guān)電路，其中所述場效應(yīng)晶體管的單位器件是多指型場效應(yīng)晶體管，所述多指型場效應(yīng)晶體管包括多個體區(qū)域；多個源和漏電極，其中所述多個源和漏電極被布置在所述多個體區(qū)域的兩側(cè)上；多個柵絕緣體，所述多個柵絕緣體分別被布置在所述多個體區(qū)域上；以及多個柵電極，所述多個柵電極分別被布置在所述多個柵絕緣體上。
3.根據(jù)權(quán)利要求2所述的高頻開關(guān)電路，其中通過增加所述體區(qū)域和所述漏電極之間的接觸面積或者通過增加所述體區(qū)域和所述源電極之間的接觸面積來形成所述補(bǔ)償電容。
4.根據(jù)權(quán)利要求2所述的高頻開關(guān)電路，其中在所述多指型場效應(yīng)晶體管中的至少一個中通過形成具有形成在兩側(cè)上的漏電極的體區(qū)域或者通過形成具有形成在的兩側(cè)上的源電極的體區(qū)域來形成所述補(bǔ)償電容。
5.根據(jù)權(quán)利要求1所述的高頻開關(guān)電路，其中所述場效應(yīng)晶體管形成在掩埋的氧化物膜上。
6.根據(jù)權(quán)利要求2所述的高頻開關(guān)電路，其中所述場效應(yīng)晶體管形成在掩埋的氧化物膜上，所述體區(qū)域被布置在所述掩埋的氧化物膜和所述漏電極之間以及所述掩埋的氧化物膜和所述源電極之間，并且在所述多指型場效應(yīng)晶體管中，通過將所述漏電極的寬度設(shè)置為寬于所述源電極的寬度或者通過使所述源電極的寬度寬于所述漏電極的寬度來形成所述補(bǔ)償電容。
7.根據(jù)權(quán)利要求1所述的高頻開關(guān)電路，其中，通過補(bǔ)償當(dāng)所述場效應(yīng)晶體管處于截止?fàn)顟B(tài)時在所述體區(qū)和接地之間產(chǎn)生的寄生電容，所述補(bǔ)償電容減少當(dāng)漏-源電容被表達(dá)為關(guān)于漏-源電壓的函數(shù)時產(chǎn)生的奇函數(shù)分量。
8.根據(jù)權(quán)利要求1所述的高頻開關(guān)電路，其中所述補(bǔ)償電容形成在所述第一和第二開關(guān)的場效應(yīng)晶體管的每一個中。
9.根據(jù)權(quán)利要求1所述的高頻開關(guān)電路，其中所述高頻開關(guān)電路切換被連接在N個輸入端子和M個輸出端子之間的開關(guān)當(dāng)中的任何開關(guān)的導(dǎo)通狀態(tài)和截止?fàn)顟B(tài)，其中N是整數(shù)， M是整數(shù)。
全文摘要
本發(fā)明提供一種高頻開關(guān)電路。根據(jù)本發(fā)明的高頻開關(guān)電路至少包括被連接在公共端子和第一端子之間的第一開關(guān)，和被連接在公共端子和第二端子之間的第二開關(guān)。第一和第二開關(guān)中的每一個包括串聯(lián)連接的多個場效應(yīng)晶體管并且每個場效應(yīng)晶體管具有體區(qū)、源極、漏極、以及柵極。補(bǔ)償當(dāng)?shù)谝婚_關(guān)處于截止?fàn)顟B(tài)時產(chǎn)生的寄生電容的補(bǔ)償電容形成在第一開關(guān)的FET中的漏極和體區(qū)之間或者源極和體區(qū)之間。補(bǔ)償當(dāng)?shù)诙_關(guān)處于截止?fàn)顟B(tài)時產(chǎn)生的寄生電容的補(bǔ)償電容形成在第二開關(guān)的FET中的漏極和體區(qū)之間或者源極和體區(qū)之間。
文檔編號H03K17/16GK102291108SQ20111009698
公開日2011年12月21日 申請日期2011年4月15日 優(yōu)先權(quán)日2010年4月19日
發(fā)明者岡下友則, 木下友太 申請人:瑞薩電子株式會社