欧美在线观看视频网站,亚洲熟妇色自偷自拍另类,啪啪伊人网,中文字幕第13亚洲另类,中文成人久久久久影院免费观看 ,精品人妻人人做人人爽,亚洲a视频

壓控振蕩器的保護(hù)電路的制作方法

文檔序號:7521526閱讀:159來源:國知局
專利名稱:壓控振蕩器的保護(hù)電路的制作方法
技術(shù)領(lǐng)域
本發(fā)明關(guān)于一種壓控振蕩器的保護(hù)電路,特別是關(guān)于多曲線壓控振蕩器的保護(hù)電路。
背景技術(shù)
隨著集成電路技術(shù)的高速發(fā)展,鎖相環(huán)(PLL)電路得到了越來越多的關(guān)注,目前 鎖相環(huán)電路在超大規(guī)模集成電路及片上系統(tǒng)中扮演著不可或缺的角色。圖1是現(xiàn)有鎖相環(huán)電路的方塊圖。輸入?yún)⒖荚碏in,輸出振蕩信號Rnit。該輸入 參考源Fin與一反饋信號!^back同時(shí)輸入至鑒相器101進(jìn)行相位或頻率比較,產(chǎn)生對應(yīng)的 誤差信號送入至電荷泵102,并經(jīng)環(huán)路濾波器103對累積對應(yīng)的電量而產(chǎn)生壓控電壓,最后 由壓控振蕩器104根據(jù)壓控電壓決定工作點(diǎn),并輸出對應(yīng)的振蕩信號Rnit,其中,該反饋信 號!^back為該振蕩信號經(jīng)過分頻器105產(chǎn)生,可見,鎖相環(huán)電路的關(guān)鍵部件是壓控振蕩器 (VCO)?,F(xiàn)有壓控振蕩器(VCO)為了涵蓋比較廣的操作頻率,發(fā)展出多曲線VC0,多曲線 VCO是一種通過減小VCO增益來取得良好抖動性能的方法。圖2為現(xiàn)有技術(shù)中多曲線VCO 的多操作曲線圖,如圖2所示,每一操作曲線對應(yīng)不同范圍的工作頻率,對于壓控振蕩器而 言,輸入壓控電壓,則所輸出振蕩信號i^out取決于所選定的操作曲線??梢?,多曲線VCO會隨著外部工作電壓/溫度變化選擇不同的操作曲線,這對于 VCO本身來說是沒有任何問題的,但對于系統(tǒng)來說可能存在問題,例如,在DDR2系統(tǒng)中,時(shí) 鐘基準(zhǔn)為200MHz,數(shù)字模塊可接收的時(shí)鐘最高為基準(zhǔn)的120%,即200*120%= 240MHz,如 果鎖相環(huán)頻率從190MHz跳到390MHz,則DDR2系統(tǒng)可能無法正常工作。綜上所述,可知先前技術(shù)的多曲線VCO由于工作電壓及溫度的變化導(dǎo)致改變操作 曲線而可能使系統(tǒng)無法正常工作的問題,因此實(shí)有必要提出改進(jìn)的技術(shù)手段,來解決此一 問題。

發(fā)明內(nèi)容
為克服上述現(xiàn)有技術(shù)的多曲線VCO由于工作電壓及溫度的變化導(dǎo)致改變操作曲 線而可能使系統(tǒng)無法正常工作的缺點(diǎn),本發(fā)明的主要目的在于提供一種壓控振蕩器的保護(hù) 電路,其使經(jīng)過環(huán)路濾波器后形成的壓控電壓不會過高/低,從而達(dá)到控制壓控振蕩器輸 出頻率的目的,避免系統(tǒng)無法正常工作。為達(dá)上述及其它目的,本發(fā)明一種壓控振蕩器的保護(hù)電路,至少包含基準(zhǔn)電壓產(chǎn)生電路,連接于一可控電源正端與該可控電源負(fù)端之間,用于產(chǎn)生一 第一基準(zhǔn)電壓及第二基準(zhǔn)電壓,其中該第一基準(zhǔn)電壓大于該第二基準(zhǔn)電壓放電回路,連接于一電荷泵輸出端,以在該電荷泵輸出的控制下產(chǎn)生一控制電壓, 當(dāng)該控制電壓大于該第一基準(zhǔn)電壓或低于該第二基準(zhǔn)電壓時(shí),該放電回路在一邏輯控制電 路的控制下,將該控制電壓拉低或提升至一第三基準(zhǔn)電壓
比較電路,至少包含第一比較器與第二比較器,其正輸入端連接該控制電壓,負(fù)輸 入端分別接該第一基準(zhǔn)電壓與該第二基準(zhǔn)電壓,輸出端分別輸出第一輸出電壓與第二輸出 電壓;延時(shí)網(wǎng)絡(luò),連接至該比較電路的輸出端,其包含多個(gè)級聯(lián)的D型觸發(fā)器,以對該比 較電路的輸出進(jìn)行多級延時(shí)后輸出;以及邏輯控制電路,至少包含第一兩輸入與非門與第一反相器,該第一兩輸入與非門 的兩輸入端分別接第二級D型觸發(fā)器的正相輸出端與第三級D型觸發(fā)器的反相輸出端,輸 出互補(bǔ)控制信號至該第一反相器形成一控制信號,該控制信號與該互補(bǔ)控制信號輸出至該 放電回路以控制該放電回路對該控制電壓充放電。進(jìn)一步地,該放電回路至少包含一電流鏡電路、第三電容、一傳輸管以及第三基準(zhǔn) 電壓產(chǎn)生電路,其中該電流鏡電路在該電荷泵輸出控制下產(chǎn)生一鏡像電流,該鏡像電流通 過對該第三電容充放電形成該控制電壓,同時(shí),該控制電壓通過該傳輸管連接至產(chǎn)生該第 三基準(zhǔn)電壓的該第三基準(zhǔn)電壓產(chǎn)生電路,以于該控制電壓大于該第一基準(zhǔn)電壓時(shí),在該傳 輸管的控制下將該控制電壓拉低或提升至該第三基準(zhǔn)電壓,該傳輸管柵極接該控制信號與 該互補(bǔ)控制信號。進(jìn)一步地,該電流鏡電路飽含柵極互聯(lián)的第二PMOS晶體管與第三PMOS晶體管,其 中該第二 PMOS晶體管與該第三PMOS晶體管源極均接至該可控電源,該第二 PMOS晶體管柵 漏互連并連接至該電荷泵輸出端,該第三PMOS晶體管漏極通過該第三電容接該可控電源 負(fù)端,產(chǎn)生該控制電壓,并且該第三PMOS晶體管漏極通過該傳輸管連接至該第三基準(zhǔn)電壓 產(chǎn)生電路。進(jìn)一步地,該第三基準(zhǔn)電壓產(chǎn)生電路至少包含連接于該可控電源與該可控電源負(fù) 端之間的相互串聯(lián)的第五電阻與第六電阻,該第五電阻與該第六電阻的中間節(jié)點(diǎn)通過該傳 輸管連接至該第三PMOS晶體管漏極。進(jìn)一步地,該基準(zhǔn)電壓產(chǎn)生電路至少包含第一 PMOS晶體管、第一 NMOS晶體管以 及電阻電容網(wǎng)絡(luò),該電阻電容網(wǎng)絡(luò)至少包含第一電容、第二電容及串聯(lián)的第一電阻、第二電 阻、第三電阻與第四電阻,該第一 PMOS晶體管源極接該可控電源正端,柵極接該可控電源 負(fù)端,漏極通過串聯(lián)的該第一電阻、該第二電阻、該第三電阻及該第四電阻接至該第一 NMOS 晶體管漏極,該第一 NMOS晶體管柵極接該可控電源正端,源極接該可控電源負(fù)端,同時(shí),該 第一電阻與該第二電阻的中間節(jié)點(diǎn)通過該第一電容接地或該可控電源負(fù)端,該第三電阻與 該第四電阻的中間節(jié)點(diǎn)通過該第二電容接該可控電源負(fù)端,其中,該第一電阻與該第二電 阻的中間節(jié)點(diǎn)輸出該第一基準(zhǔn)電壓,該第三電阻與該第四電阻的中間節(jié)點(diǎn)輸出該第二基準(zhǔn) 電壓。進(jìn)一步地,該延時(shí)網(wǎng)絡(luò)包含四個(gè)級聯(lián)的D型觸發(fā)器,該比較電路的輸出端連接至 第一級D型觸發(fā)器的輸入端,每級D型觸發(fā)器的正相輸出端連接至下一級D型觸發(fā)器的輸 出端,時(shí)鐘輸入端均連接至基準(zhǔn)時(shí)鐘脈沖,設(shè)置端接該可控電源負(fù)端。進(jìn)一步地,該第三基準(zhǔn)電壓大于該第二基準(zhǔn)電壓而小于該第一基準(zhǔn)電壓。進(jìn)一步地,該可控電源負(fù)端為地。 與現(xiàn)有技術(shù)相比,本發(fā)明壓控振蕩器的保護(hù)電路通過電荷泵輸出控制放電回路產(chǎn) 生控制電壓,并于控制電壓高于第一基準(zhǔn)電壓或低于第二基準(zhǔn)電壓時(shí),由邏輯控制電路控制將控制電壓拉低或提升至位于第一基準(zhǔn)電壓與第二基準(zhǔn)電壓之間,以使VCO控制電壓在 中間電平的情況下,VCO進(jìn)而選擇別的工作頻率曲線,同時(shí)該邏輯控制電路的控制信號則是 由比較電路的輸出經(jīng)若干基準(zhǔn)時(shí)鐘延時(shí)后邏輯產(chǎn)生的,通過本發(fā)明,其輸出的輸出信號持 續(xù)高/低電平的時(shí)間有限,從而經(jīng)后續(xù)的環(huán)路濾波器形成的壓控電壓不會過高/低,進(jìn)而使 壓控振蕩器的輸出頻率不至于過高/低,保證系統(tǒng)正常工作。


圖1為現(xiàn)有鎖相環(huán)電路的方塊圖;圖2為現(xiàn)有技術(shù)中多曲線VCO的多操作曲線圖;圖3為本發(fā)明一種壓控振蕩器保護(hù)電路較佳實(shí)施例的電路結(jié)構(gòu)圖;圖4為圖3中延時(shí)網(wǎng)絡(luò)的電路示意圖;圖5為圖3中邏輯控制電路的電路示意圖;圖6為本發(fā)明較佳實(shí)施例的仿真結(jié)果圖。
具體實(shí)施例方式以下通過特定的具體實(shí)例并結(jié)合

本發(fā)明的實(shí)施方式,本領(lǐng)域技術(shù)人員可 由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點(diǎn)與功效。本發(fā)明亦可通過其它不同 的具體實(shí)例加以施行或應(yīng)用,本說明書中的各項(xiàng)細(xì)節(jié)亦可基于不同觀點(diǎn)與應(yīng)用,在不背離 本發(fā)明的精神下進(jìn)行各種修飾與變更。圖3為本發(fā)明一種壓控振蕩器保護(hù)電路較佳實(shí)施例的電路結(jié)構(gòu)圖。如圖3所示, 本發(fā)明一種壓控振蕩器保護(hù)電路連接于電荷泵與環(huán)路濾波器之間,包括基準(zhǔn)產(chǎn)生電路301、 放電回路302、比較電路303、延時(shí)網(wǎng)絡(luò)304以及邏輯控制電路305。其中基準(zhǔn)產(chǎn)生電路301用于產(chǎn)生第一基準(zhǔn)電壓Vhqa及第二基準(zhǔn)電壓V·,并將其輸 出至比較電路303。進(jìn)一步來說,基準(zhǔn)電壓產(chǎn)生電路301包括PMOS晶體管P1、NM0S晶體管 Nl以及電阻R1/R2/R3/R4和電容C1/C2組成的電阻電容網(wǎng)絡(luò),PMOS晶體管Pl源極接VD18, 柵極接VG18,本發(fā)明中,VD18表示電源或某可控電源正端,VG18表示地或某可控電源低端, 為敘述方便,以下均統(tǒng)一用VD18和VG18表述,PMOS晶體管Pl的漏極通過相互串聯(lián)的電阻 R1/R2/R3/R4連接至NMOS晶體管附漏極,NMOS晶體管附柵極接VD18,源極接VG18,電容 Cl連接在電阻Rl與R2的中間節(jié)點(diǎn)A與VG18之間,電容C2連接在電阻R3與R4的中間節(jié) 點(diǎn)B與VG18之間,在此,電阻Rl與R2的中間節(jié)點(diǎn)輸出第一基準(zhǔn)電壓Vhqa,電阻R3與R4的 中間節(jié)點(diǎn)輸出第二基準(zhǔn)電壓\0A。放電回路302至少包括電流鏡電路、傳輸管Tl、電容C3以及第三基準(zhǔn)電壓產(chǎn)生電 路,其中,電流鏡電路包括柵極互連的PMOS晶體管P2及P3,PM0S晶體管P2與P3的源極均 連接至VD18,PMOS晶體管P2柵漏相接,并連接至電荷泵的輸出端CP,其輸出電流通過P2管 鏡像到P3管,同時(shí),PMOS晶體管P3的漏極通過電容接至VG18,以通過對電容C3充放電形成 控制電壓VCTR提供至比較電路303,另外,PMOS晶體管P3的漏極還通過傳輸管Tl連接至 第三基準(zhǔn)電壓產(chǎn)生電路,本發(fā)明較佳實(shí)施例中,第三基準(zhǔn)電壓產(chǎn)生電路包含連接于VD18與 VG18之間的相互串聯(lián)的電阻R5與R6,其中間節(jié)點(diǎn)C形成第三基準(zhǔn)電壓Vref,傳輸管Tl的 一端則連接至C點(diǎn),并且,在本發(fā)明較佳實(shí)施例中,Vuw < Vref < Vhqa,這樣當(dāng)控制電壓VCTR升高至高于第一基準(zhǔn)電壓Vm或低于第二基準(zhǔn)電壓Vm時(shí),在傳輸管Tl的控制下則將控制 電壓VCTR放電拉低或充電提高至第三基準(zhǔn)電壓Vref,以使PLL的VCO的控制電壓在中間電 平的情況下,VCO進(jìn)而選擇別的工作頻率曲線,進(jìn)一步地,傳輸管Tl的控制柵連接至邏輯控 制電路305,由邏輯控制電路305控制其通斷。比較電路303至少包括第一比較器308與第二比較器309,其中,PMOS晶體管P3 的漏極接至第一比較器308與第二比較器309的正輸入端VIP,第一基準(zhǔn)電壓Vhqa及第二基 準(zhǔn)電壓Vuw分別接至第一比較器308與第二比較器309的負(fù)輸入端VIN,第一比較器308將 第一基準(zhǔn)電壓Vhqa與第三基準(zhǔn)電壓Vref進(jìn)行比較后輸出第一輸出電壓VH至延時(shí)網(wǎng)絡(luò)304, 而第二比較器309將第二基準(zhǔn)電壓Vhqa與第三基準(zhǔn)電壓Vref進(jìn)行比較后輸出第二輸出電壓 VL,當(dāng)然,第一比較器308與第二比較器309均與VD18、VG18連接,以為其提供工作電源。圖4為圖3中延時(shí)網(wǎng)絡(luò)的電路示意圖,如圖4所示,延時(shí)網(wǎng)絡(luò)304至少包含若干個(gè) 級聯(lián)的D型觸發(fā)器以對第一輸出電壓VH進(jìn)行若干時(shí)鐘的延時(shí),在本發(fā)明較佳實(shí)施例中,采 用了四個(gè)D型觸發(fā)器D1/D2/D3/D4,其中,第一比較器308的第一輸出電壓VH輸出至D型觸 發(fā)器Dl的輸入端DIN,Dl的正相輸出端輸出第一延時(shí)電壓VHlD至D2的輸入端DIN,D2的 正相輸出端Q輸出第二延時(shí)電壓VH2D至D3的輸入端DIN,D3的正相輸出端Q輸出第三延 時(shí)電壓VH3D至D4的輸入端DIN,D4的正相輸出端Q輸出第四延時(shí)電壓VH4D,同時(shí),D3的反 相輸出端QB輸出第三互補(bǔ)延時(shí)電壓VH3DB,D4的反相輸出端輸出第四互補(bǔ)延時(shí)電壓VH4DB, D1/D2/D3/D4的時(shí)鐘輸入端CPI接基準(zhǔn)時(shí)鐘脈沖FREF,設(shè)置端RST接VG18,同時(shí),每個(gè)D型 觸發(fā)器也均都連接至VD18與VG18以獲得相應(yīng)的工作電源。圖5為圖3中邏輯控制電路的電路示意圖,如圖5所示,邏輯控制電路305至少包 括第一兩輸入與非門310以及第一反相器311,其中第一兩輸入與非門310的兩輸入端分別 連接至D型觸發(fā)器D2的正相輸出端Q與D型觸發(fā)器D3的反相輸出端QB,其輸出端輸出互 補(bǔ)控制信號KAIB至第一反相器311反相后形成控制信號KAI,在此,控制信號KAI與互補(bǔ)控 制信號KAIB均被輸出至傳輸管Tl的控制柵以控制傳輸管Tl的通斷,同時(shí),第一兩輸入與 非門310與第一反相器311也都分別與VD18及VG18相連。圖6為本發(fā)明較佳實(shí)施例的仿真結(jié)果圖,橫坐標(biāo)為時(shí)間,縱坐標(biāo)為電壓,以下將配 合圖3-圖6進(jìn)一步分析本發(fā)明工作原理當(dāng)包含本發(fā)明的系統(tǒng)工作時(shí),VD18接高電平或某 可控電源正端,而VG18接低電平或某可控電源低端,這樣由于PMOS晶體管Pl柵極接低電 平,源極接高電平,則PMOS晶體管Pl導(dǎo)通,NMOS晶體管m柵極接高電平,源極接低電平而 導(dǎo)通,電阻電容網(wǎng)絡(luò)R1/R2/R3/R4和C1/C2在節(jié)點(diǎn)A和B獲得第一基準(zhǔn)電壓Vhqa與第二基 準(zhǔn)電壓而R5/R6在C點(diǎn)形成第三基準(zhǔn)電壓Vref,電荷泵的輸出CP通過PMOS晶體管P2 和鏡像PMOS晶體管P3對電容C3充電形成控制電壓VCTR,控制電壓VCTR接至第一比較器 308與第二比較器309的正輸入端VIP,同時(shí)通過傳輸管Tl接至第三基準(zhǔn)電壓Vref,第一 比較器308與第二比較器309的負(fù)輸入端分別接第一基準(zhǔn)電壓Vhqa與第二基準(zhǔn)電壓V·,其 輸出為第一輸出電壓VH與第二輸出電壓VL,第一輸出電壓VH經(jīng)基準(zhǔn)時(shí)鐘FREF延時(shí)2個(gè) 基準(zhǔn)時(shí)鐘得到第二延時(shí)電壓VH2D,延時(shí)3個(gè)基準(zhǔn)時(shí)鐘得到第三延時(shí)電壓VH3D,其互補(bǔ)輸出 為第三互補(bǔ)延時(shí)電壓VH3DB,延時(shí)4個(gè)基準(zhǔn)時(shí)鐘為第四延時(shí)電壓VH4D,互補(bǔ)輸出為第四互補(bǔ) 延時(shí)電壓VH4DB,第二延時(shí)電壓VH2D和第三互補(bǔ)延時(shí)電壓VH3DB經(jīng)第一兩輸入與非門310 后形成一個(gè)時(shí)鐘周期的低電平互補(bǔ)控制信號ΚΑΙΒ,經(jīng)第一反相器311反向后得到一個(gè)時(shí)鐘周期的高電平控制信號KAI,控制信號KAI和互補(bǔ)控制信號KAIB加在傳輸管Tl控制柵上, 將C點(diǎn)的第三基準(zhǔn)電壓Vref接至控制電壓VCTR,若控制電壓VCTR高于第一基準(zhǔn)電壓Vhqa 時(shí),則將控制電壓VCTR降至第三基準(zhǔn)電壓Vref (Vuja < Veef < Vhqa),若電荷泵的CP低電平 使控制電壓VCTR升高至高于第一基準(zhǔn)電壓VroA,則持續(xù)若干基準(zhǔn)時(shí)鐘(此處為3個(gè)基準(zhǔn)時(shí) 鐘)后會被傳輸管Tl拉至低于Vhqa的第三基準(zhǔn)電壓Vref,從而限制第一輸出電壓VH高電 平的持續(xù)時(shí)間不至于過長,這樣其延時(shí)信號VH2D就不會持續(xù)過長,VH2D和延時(shí)后的互補(bǔ)時(shí) 鐘VH4DB經(jīng)與非門邏輯運(yùn)算后再取反,獲得輸出信號(未示出),則此輸出信號表明VCO進(jìn) 入另外一條頻率較高的曲線,從而經(jīng)環(huán)路濾波后形成的壓控電壓不會過高,從而使壓控振 蕩器的輸出頻率不至于過高。當(dāng)然,需要說明的是,于本發(fā)明實(shí)施例中主要只列舉了當(dāng)VCO 控制電壓高于第一基準(zhǔn)電壓時(shí)的情況,同理可得當(dāng)VCO控制電壓低于第二基準(zhǔn)電壓時(shí)的情 況。綜上所述,本發(fā)明壓控振蕩器的保護(hù)電路主要連接于電荷泵與環(huán)路濾波器之間, 其主要通過檢測電荷泵的輸出控制放電回路產(chǎn)生控制電壓,并于控制電壓高于第一基準(zhǔn)電 壓或低于第二基準(zhǔn)電壓時(shí),在邏輯控制電路的控制信號控制下將控制電壓放電拉低或充電 提高至第一基準(zhǔn)電壓與第二基準(zhǔn)電壓之間,以使比較電路的高/低電平輸出持續(xù)時(shí)間不至 于過長,同時(shí)該邏輯控制電路的控制信號則是由比較電路的高/低電平輸出經(jīng)若干基準(zhǔn)時(shí) 鐘延時(shí)后經(jīng)邏輯運(yùn)算產(chǎn)生的,可見,通過本發(fā)明,其輸出的輸出信號表明VCO進(jìn)入另外一條 頻率較高的曲線,從而經(jīng)后續(xù)的環(huán)路濾波器形成的壓控電壓不會過高/低,進(jìn)而使壓控振 蕩器的輸出頻率不至于過高/低,保證系統(tǒng)正常工作。上述實(shí)施例僅例示性說明本發(fā)明的原理及其功效,而非用于限制本發(fā)明。任何本 領(lǐng)域技術(shù)人員均可在不違背本發(fā)明的精神及范疇下,對上述實(shí)施例進(jìn)行修飾與改變。因此, 本發(fā)明的權(quán)利保護(hù)范圍,應(yīng)如權(quán)利要求書所列。
權(quán)利要求
1.一種壓控振蕩器的保護(hù)電路,至少包含基準(zhǔn)電壓產(chǎn)生電路,連接于一可控電源正端與該可控電源負(fù)端之間,用于產(chǎn)生一第一 基準(zhǔn)電壓及第二基準(zhǔn)電壓,其中該第一基準(zhǔn)電壓大于該第二基準(zhǔn)電壓;放電回路,連接于一電荷泵輸出端,以在該電荷泵輸出的控制下產(chǎn)生一控制電壓,當(dāng)該 控制電壓大于該第一基準(zhǔn)電壓或低于該第二基準(zhǔn)電壓時(shí),該放電回路在一邏輯控制電路的 控制下,將該控制電壓拉低或提升至一第三基準(zhǔn)電壓比較電路,至少包含第一比較器與第二比較器,其正輸入端連接該控制電壓,負(fù)輸入 端分別接該第一基準(zhǔn)電壓與該第二基準(zhǔn)電壓,輸出端分別輸出第一輸出電壓與第二輸出電 壓;延時(shí)網(wǎng)絡(luò),連接于該比較電路的輸出端,其包含多個(gè)級聯(lián)的D型觸發(fā)器,以對比較電路 的輸出進(jìn)行多級延時(shí)輸出;以及邏輯控制電路,至少包含第一兩輸入與非門與第一反相器,該第一兩輸入與非門的兩 輸入端分別接第二級D型觸發(fā)器的正相輸出端與第三級D型觸發(fā)器的反相輸出端,輸出互 補(bǔ)控制信號至該第一反相器形成一控制信號,該控制信號與該互補(bǔ)控制信號輸出至該放電 回路以控制該放電回路對該控制電壓充放電。
2.如權(quán)利要求1所述的壓控振蕩器的保護(hù)電路,其特征在于該放電回路至少包含一 電流鏡電路、第三電容、一傳輸管以及第三基準(zhǔn)電壓產(chǎn)生電路,其中該電流鏡電路在該電荷 泵輸出控制下產(chǎn)生一鏡像電流,該鏡像電流通過對該第三電容充放電形成該控制電壓,同 時(shí),該控制電壓通過該傳輸管連接至產(chǎn)生該第三基準(zhǔn)電壓的該第三基準(zhǔn)電壓產(chǎn)生電路,以 于該控制電壓大于該第一基準(zhǔn)電壓時(shí),在該傳輸管的控制下將該控制電壓拉低或提升至該 第三基準(zhǔn)電壓,該傳輸管柵極接該控制信號與該互補(bǔ)控制信號。
3.如權(quán)利要求2所述的壓控振蕩器的保護(hù)電路,其特征在于該電流鏡電路飽含柵極 互聯(lián)的第二 PMOS晶體管與第三PMOS晶體管,其中該第二 PMOS晶體管與該第三PMOS晶體 管源極均接至該可控電源,該第二 PMOS晶體管柵漏互連并連接至該電荷泵輸出端,該第三 PMOS晶體管漏極通過該第三電容接該可控電源負(fù)端,產(chǎn)生該控制電壓,并且該第三PMOS晶 體管漏極通過該傳輸管連接至該第三基準(zhǔn)電壓產(chǎn)生電路。
4.如權(quán)利要求3所述的壓控振蕩器的保護(hù)電路,其特征在于該第三基準(zhǔn)電壓產(chǎn)生電 路至少包含連接于該可控電源與該可控電源負(fù)端之間的相互串聯(lián)的第五電阻與第六電阻, 該第五電阻與該第六電阻的中間節(jié)點(diǎn)通過該傳輸管連接至該第三PMOS晶體管漏極。
5.如權(quán)利要求1所述的壓控振蕩器的保護(hù)電路,其特征在于該基準(zhǔn)電壓產(chǎn)生電路至 少包含第一 PMOS晶體管、第一 NMOS晶體管以及電阻電容網(wǎng)絡(luò),該電阻電容網(wǎng)絡(luò)至少包含 第一電容、第二電容及串聯(lián)的第一電阻、第二電阻、第三電阻與第四電阻,該第一 PMOS晶體 管源極接該可控電源正端,柵極接該可控電源負(fù)端,漏極通過串聯(lián)的該第一電阻、該第二電 阻、該第三電阻及該第四電阻接至該第一 NMOS晶體管漏極,該第一 NMOS晶體管柵極接該可 控電源正端,源極接該可控電源負(fù)端,同時(shí),該第一電阻與該第二電阻的中間節(jié)點(diǎn)通過該第 一電容接地或該可控電源負(fù)端,該第三電阻與該第四電阻的中間節(jié)點(diǎn)通過該第二電容接該 可控電源負(fù)端,其中,該第一電阻與該第二電阻的中間節(jié)點(diǎn)輸出該第一基準(zhǔn)電壓,該第三電 阻與該第四電阻的中間節(jié)點(diǎn)輸出該第二基準(zhǔn)電壓。
6.如權(quán)利要求1所述的壓控振蕩器的保護(hù)電路,其特征在于該延時(shí)網(wǎng)絡(luò)包含四個(gè)級聯(lián)的D型觸發(fā)器,該比較電路的輸出端連接至至第一級D型觸發(fā)器的輸入端,每級D型觸發(fā) 器的正相輸出端連接至下一級D型觸發(fā)器的輸出端,時(shí)鐘輸入端均連接至基準(zhǔn)時(shí)鐘脈沖, 設(shè)置端接該可控電源負(fù)端。
7.如權(quán)利要求4或5或6所述的壓控振蕩器的保護(hù)電路,其特征在于該第三基準(zhǔn)電 壓大于該第二基準(zhǔn)電壓而小于該第一基準(zhǔn)電壓。
8.如權(quán)利要求1所述的壓控振蕩器的保護(hù)電路,其特征在于該可控電源負(fù)端為地。
全文摘要
本發(fā)明公開一壓控振蕩器的保護(hù)電路,包含基準(zhǔn)電壓產(chǎn)生電路、放電回路、比較電路、延時(shí)網(wǎng)絡(luò)以及邏輯控制電路,其主要通過檢測電荷泵的輸出電壓控制放電回路產(chǎn)生中間電平的控制電壓,并于控制電壓高于第一基準(zhǔn)電壓或低于第二基準(zhǔn)電壓時(shí),在邏輯控制電路的控制下將VCO的控制電壓控制在第一基準(zhǔn)電壓與第二基準(zhǔn)電壓之間,以使VCO控制電壓在中間電平的情況下,VCO進(jìn)而選擇別的工作頻率曲線,同時(shí),該邏輯控制電路的控制信號則是由兩個(gè)比較電路的輸出經(jīng)若干基準(zhǔn)時(shí)鐘延時(shí)后經(jīng)邏輯運(yùn)算產(chǎn)生的??梢?,本發(fā)明可以達(dá)到使VCO的輸出頻率不至于過高/低,保證系統(tǒng)正常工作的目的。
文檔編號H03L7/099GK102130684SQ20111010829
公開日2011年7月20日 申請日期2011年4月28日 優(yōu)先權(quán)日2011年4月28日
發(fā)明者段新東 申請人:上海宏力半導(dǎo)體制造有限公司
網(wǎng)友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點(diǎn)贊!
1
和静县| 新丰县| 吉首市| 芮城县| 安岳县| 泰来县| 清水河县| 揭西县| 金平| 永嘉县| 嘉祥县| 息烽县| 琼结县| 武威市| 都昌县| 云林县| 北海市| 锦州市| 淅川县| 洛南县| 阜城县| 乌兰浩特市| 宜春市| 胶南市| 高邮市| 吉安县| 赤峰市| 四子王旗| 屏南县| 南华县| 永清县| 新晃| 历史| 蒙城县| 高雄县| 宜兰县| 石林| 连州市| 临泉县| 常德市| 凤台县|