專利名稱：分頻電路、分頻裝置以及電子裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及分頻電路、分頻裝置以及電子裝置。
背景技術(shù)：
在GPS接收裝置等的電子裝置中，使用用于將內(nèi)部振蕩器的振蕩信號分頻來獲得期望頻率的信號的分頻電路(例如參照專利文獻(xiàn)1)。作為該分頻電路，通常因?yàn)殡娐方Y(jié)構(gòu)簡單，通過級聯(lián)連接對輸入信號進(jìn)行二分之一分頻的多個分頻電路而構(gòu)成。圖4是現(xiàn)有的分頻電路IB的電路結(jié)構(gòu)的一個示例。如圖4所示，現(xiàn)有的分頻電路 IB是輸出將輸入信號CL 二分之一分頻而獲得的輸出信號OUT及其反相信號XOUT的電路， 由(1)時鐘信號產(chǎn)生部10、(2)分頻信號產(chǎn)生部20、(3)輸出信號產(chǎn)生部30B構(gòu)成。時鐘信號產(chǎn)生部10根據(jù)輸入信號CL生成與該輸入信號CL頻率相同、彼此反相的時鐘信號CLOCK、)(CL0CK。分頻信號產(chǎn)生部20根據(jù)時鐘信號CLOCK、XCLOCK生成頻率是輸入信號CL的二分之一的反相分頻信號XQ。輸出信號產(chǎn)生部30B根據(jù)反相分頻信號XQ生成頻率為輸入信號CL的二分之一、彼此反相的輸出信號0UT、X0UT。并且，圖5是現(xiàn)有的分頻電路IB中的信號波形。在圖5中，將橫軸作為時間t、縱軸作為信號電平，從上向下依次示出輸入信號CL、時鐘信號CLOCK、)(CL0CK、時鐘控制反相器(clocked inverter) )(6的輸出信號ΧΜ、反相器X7的輸出信號Μ、反相分頻信號XQ、反相器X9的輸出信號Q、輸出信號OUT、XOUT各自的信號波形?，F(xiàn)有技術(shù)文獻(xiàn)專利文獻(xiàn)專利文獻(xiàn)1 日本專利特開2008-187556號

發(fā)明內(nèi)容
然而，在圖4示出的現(xiàn)有的分頻電路IB中，反相器X12反相放大將輸入信號CL 二分之一分頻而獲得的反相分頻信號XQ，并將反相放大的信號作為輸出信號OUT。并且，級聯(lián)連接的反相器X13、X14分別反相放大反相分頻信號XQ，并將反相放大的信號作為反相輸出信號XOUT輸出。S卩，對于反相分頻信號XQ，經(jīng)由一個反相器X12的信號被作為輸出信號 0UT，經(jīng)由兩個反相器X13、X14的信號被作為反相輸出信號X0UT。因此，如圖5所示，輸出信號OUT、XOUT的相位發(fā)生偏離。在多級連接分頻電路進(jìn)行使用的情況下，為了減少電路整體的元件數(shù)，輸出信號 OUT、XOUT分別被作為下一級的時鐘信號CLOCK、XCLOCK輸入。此時，如果輸出信號OUT、XOUT 的相位發(fā)生偏離，則出現(xiàn)下一級的分頻電路中的時鐘信號CL0CK、XCL0CK同時成為“H”電平的期間，成為錯誤操作的主要原因。鑒于上述問題，本發(fā)明的目的在于提供一種能夠生成、輸出相位同步的輸出信號及其反相信號的分頻電路。用于解決上述課題的第一方式的分頻電路包括分頻部，基于根據(jù)輸入信號生成的、與所述輸入信號頻率相同、彼此同步且相位反相的時鐘信號以及反相時鐘信號，生成將所述輸入信號分頻而獲得的分頻信號；輸出信號產(chǎn)生部，根據(jù)所述分頻信號，使用所述時鐘信號以及所述反相時鐘信號，生成與所述分頻信號頻率相同、彼此同步且相位反相的輸出信號以及反相輸出信號。根據(jù)第一方式，生成、輸出與分頻信號頻率相同、彼此同步且相位反相的輸出信號及其反相輸出信號的分頻電路得以實(shí)現(xiàn)。作為第二方式，第一方式的分頻電路還可被構(gòu)造為所述輸出信號產(chǎn)生部具有響應(yīng)于所述時鐘信號進(jìn)行操作、以使所述輸出信號的相位與所述反相輸出信號的相位同步的分頻電路的時鐘控制反相器部。根據(jù)第二方式，通過響應(yīng)于時鐘信號進(jìn)行操作的時鐘控制反相器部，生成相位同步的輸出信號以及反相輸出信號。在此情形，作為第三方式，還可被構(gòu)造為所述輸出信號產(chǎn)生部具有保持所述時鐘控制反相器部的輸出電平的電平保持部的分頻電路。根據(jù)第三方式，在時鐘控制反相器部未進(jìn)行操作時，也能夠保持時鐘控制反相器部剛剛之前的輸出電平。進(jìn)一步地，在此情形，作為第四方式，所述電平保持部可被構(gòu)造為利用所述電平保持部具有的晶體管的柵極電容、或者配線電容來保持所述輸出電平。并且，作為第五方式，分頻裝置可由N級(N是2以上的整數(shù))分頻器級聯(lián)連接而構(gòu)成，并且分頻裝置可被構(gòu)造為第1級的分頻器具有根據(jù)輸入信號生成所述時鐘信號和所述反相時鐘信號的時鐘信號產(chǎn)生部以及第一至第四方式中的任一方式的分頻電路；第η 級(n = 2、3、……、Ν)的分頻器具有將從第(η-1)級的分頻器輸出的輸出信號作為所述時鐘信號輸入、所述反相輸出信號作為所述反相時鐘信號輸入的第一至第四方式中的任一方式的分頻電路。根據(jù)第五方式，在級聯(lián)連接多個分頻器而構(gòu)成的分頻裝置中，能夠?qū)姆诸l器輸出的輸出信號以及反相輸出信號分別作為下一級分頻器的時鐘信號以及反相時鐘信號而輸入。進(jìn)一步地，作為第六方式，可構(gòu)成具有第一至第四方式中的任一方式的分頻電路或者第五方式的分頻裝置的電子裝置。


圖1是分頻電路的電路結(jié)構(gòu)圖。圖2是分頻電路中的信號波形圖。圖3是添加了置位/復(fù)位(Set/Reset)電路的分頻電路的電路結(jié)構(gòu)圖。圖4是現(xiàn)有的分頻電路的電路結(jié)構(gòu)圖。圖5是現(xiàn)有的分頻電路中的信號波形圖。
具體實(shí)施例方式以下參照

本發(fā)明的實(shí)施方式。[結(jié)構(gòu)]
圖1是本實(shí)施方式中的分頻電路1的電路結(jié)構(gòu)圖。并且在圖1中，對與圖4所示的現(xiàn)有的分頻電路IB相同的構(gòu)成要素標(biāo)注相同的標(biāo)號。該分頻電路1生成、輸出頻率為輸入信號CL的頻率的二分之一倍(二分之一分頻)的輸出信號OUT以及與該輸出信號OUT 頻率相同且相位反相的反相信號XOUT(輸出信號OUT、X0UT)。并且，分頻電路1由(1)時鐘信號產(chǎn)生部10、(2)分頻信號產(chǎn)生部20 (分頻部)、C3)輸出信號產(chǎn)生部30構(gòu)成。時鐘信號產(chǎn)生部10根據(jù)輸入信號CL生成與輸入信號CL頻率相同、彼此相位同步的時鐘信號CLOCK以及與該時鐘信號CLOCK頻率相同且相位反相的反相信號)(CL0CK(時鐘信號CLOCK、XCL0CK)。該時鐘信號產(chǎn)生部10具有反相器XI、X2、X3、X4、X5和晶體管Trl、 Tr2。分頻信號產(chǎn)生部20根據(jù)時鐘信號產(chǎn)生部10生成的時鐘信號CLOCK、XCLOCK生成二分之一分頻輸入信號CL的反相分頻信號XQ。該分頻信號產(chǎn)生部20具有時鐘控制反相器 X6、X8、X10、X11 和反相器 X7、X9。時鐘控制反相器m被輸入時鐘信號CLOCK作為控制信號，反相分頻信號XQ經(jīng)反相放大后作為信號XM輸出。該信號XM通過反相器X7被反相放大成為信號M。時鐘控制反相器XlO被輸入反相時鐘信號)(CL0CK作為控制信號，信號M經(jīng)反相放大后作為信號XM輸
出ο并且，時鐘控制反相器XlO具有作為信號XM的電平保持電路的功能。S卩，在時鐘控制反相器X6進(jìn)行操作時，時鐘控制反相器XlO不進(jìn)行操作，通過時鐘控制反相器X6，反相分頻信號XQ的反相信號成為信號XM。另一方面，在時鐘控制反相器)(6不進(jìn)行操作時，時鐘控制反相器XlO進(jìn)行操作，通過該時鐘控制反相器X10，信號M的反相信號成為信號XM0 即，在時鐘控制反相器)(6不進(jìn)行操作時，通過時鐘控制反相器X10，保持時鐘控制反相器)(6 剛剛變?yōu)椴贿M(jìn)行操作之前的信號XM的電平。時鐘控制反相器X8被輸入時鐘信號)(CL0CK作為控制信號，信號M經(jīng)反相放大后作為反相分頻信號XQ輸出。該反相分頻信號XQ通過反相器X9被反相放大成為分頻信號 Q0時鐘控制反相器Xll被輸入信號CLOCK作為控制信號，分頻信號Q經(jīng)反相放大后作為反相分頻信號XQ輸出。并且，時鐘控制反相器Xll具有作為反相分頻信號XQ的電平保持電路的功能。即， 在時鐘控制反相器X8進(jìn)行操作時，時鐘控制反相器Xll不進(jìn)行操作，通過時鐘控制反相器 X8，信號M的反相信號成為反相分頻信號XQ。另一方面，在時鐘控制反相器X8不進(jìn)行操作時，時鐘控制反相器Xll進(jìn)行操作，通過該時鐘控制反相器XII，分頻信號Q的反相信號成為反相分頻信號XQ。即，在時鐘控制反相器X8不進(jìn)行操作時，通過時鐘控制反相器Xl 1，保持時鐘控制反相器X8剛剛變?yōu)椴贿M(jìn)行操作之前的反相分頻信號糾的電平。輸出信號產(chǎn)生部30根據(jù)分頻信號產(chǎn)生部20所生成的反相分頻信號XQ，生成與反相分頻信號XQ頻率相同、彼此相位同步的輸出信號OUT及其反相信號XOUT (輸出信號OUT、 X0UT)。該輸出信號產(chǎn)生部30具有時鐘控制反相器X15、X19(時鐘控制反相器部)和反相器 X16、X17、X18、X20、X21。時鐘控制反相器X15被輸入時鐘信號CLOCK作為控制信號，反相分頻信號XQ經(jīng)反相放大后作為信號Mhold輸出。反相器X18反相放大反相分頻信號XQ并輸出。時鐘控制反相器X19被輸入信號CLOCK作為控制信號，反相器X18的輸出信號(即，反相分頻信號XQ的反相信號)經(jīng)反相放大后作為信號XMhold輸出。即，反相分頻信號XQ在通過時鐘控制反相器X15被反相放大成為信號Mhold的同時，分別通過反相器X18以及時鐘控制反相器X19被反相放大成為信號XMhold。因此，信號 Mhold、XMhold成為彼此反相的信號。并且，分別向時鐘控制反相器X15、X19輸入共同的信號CLOCK作為控制信號。艮口， 時鐘控制反相器X15、X19各自的操作/不操作的切換定時一致，因此，信號Mhold、XMhold 各自的變化定時一致。然后，信號Mhold分別通過反相器X16、X17被反相放大，并作為輸出信號OUT輸出。信號XMhold分別通過反相器X20、X21被反相放大，并作為反相輸出信號XOUT輸出。并且，反相器X16、X17具有作為信號Mhold的電平保持電路(電平保持部)的功能。即，在時鐘控制反相器X15不進(jìn)行操作時，通過分別構(gòu)成反相器X16、X17的晶體管的柵極電容或配線電容等來保持時鐘控制反相器X15剛剛變?yōu)椴贿M(jìn)行操作之前的信號Mhold的輸出電平。并且，反相器X20、X21具有作為信號XMhold的電平保持電路(電平保持部)的功能。即，在時鐘控制反相器X19不進(jìn)行操作時，通過構(gòu)成反相器X20、X21的晶體管的柵極電容或配線電容等來保持時鐘控制反相器X19剛剛變?yōu)椴贿M(jìn)行操作之前的信號XMhold的輸出電平。[操作]以下參照信號波形說明該分頻電路1的操作。圖2是分頻電路1中的信號波形圖。 圖2中，將橫軸作為時間t、縱軸作為信號電平，從上向下依次示出了輸入信號CL、時鐘信號 CLOCK以及反相時鐘信號)(CL0CK、信號XM、信號M、反相分頻信號XQ、分頻信號Q、輸出信號 0UT、X0UT各自的信號波形。并且，時鐘信號CLOCK以及輸出信號XOUT用實(shí)線表示，反相時鐘信號)(CL0CK以及輸出信號OUT用虛線表示。首先，在tO時亥lj，時鐘信號CLOCK為“H”電平、反相時鐘信號)(CL0CK為“L”電平， 反相分頻信號XQ為“H”電平。此時，時鐘控制反相器)(6進(jìn)行“操作”，時鐘控制反相器XlO為“不操作”。即，通過時鐘控制反相器X6，反相分頻信號XQ的反相信號成為信號XM，信號XM成為“L”電平。然后，通過反相器X7，信號XM的反相信號成為信號M，信號M成為“H”電平。并且，時鐘控制反相器X8為“不操作”，時鐘控制反相器Xll進(jìn)行“操作”。S卩，通過反相器X9，反相分頻信號XQ的反相信號成為分頻信號Q，分頻信號Q成為“L”電平。然后，通過時鐘控制反相器XII，分頻信號Q的反相信號成為反相分頻信號XQ，反相分頻信號 XQ保持“H”電平。并且，時鐘控制反相器X15進(jìn)行“操作”，通過該時鐘控制反相器X15，反相分頻信號XQ的反相信號成為信號Mhold。即，輸出信號OUT成為“L”電平。并且，時鐘控制反相器 X19進(jìn)行“操作”，通過該時鐘控制反相器X19，反相器X18的輸出信號(反相分頻信號XQ的反相信號)的反相信號成為信號XMhold。S卩，反相輸出信號XOUT成為“H”電平。接著，在tl時亥lj，時鐘信號CLOCK從“H”電平變?yōu)椤癓”電平，反相時鐘信號)(CL0CK 從“L”電平變?yōu)椤癏”電平，則在時鐘控制反相器)(6變?yōu)椤安徊僮鳌钡耐瑫r，時鐘控制反相器 10進(jìn)行“操作”。即，通過時鐘控制反相器X10，信號M的反相信號成為信號XM，信號XM保持“L”電平，信號M保持“H”電平。并且，在時鐘控制反相器X8進(jìn)行“操作”的同時，時鐘控制反相器Xll變?yōu)椤安徊僮鳌?。即，通過時鐘控制反相器X8，信號M的反相信號成為反相分頻信號XQ，反相分頻信號 XQ從“H”電平變?yōu)椤癓”電平。然后，通過反相器X9，反相分頻信號XQ的反相信號成為分頻信號Q，分頻信號Q從“L”電平變?yōu)椤癏”電平。此時，因?yàn)橥ㄟ^反相器X9，分頻信號Q的變化遲于反相信號XQ。并且，時鐘控制反相器X15、X19變?yōu)椤安徊僮鳌?。因此，時鐘控制反相器X15剛剛變?yōu)椤安徊僮鳌敝暗男盘朚hold的電平通過反相器X16、X17被保持，輸出信號OUT保持“L” 電平。并且，時鐘控制反相器X19剛剛變?yōu)椤安徊僮鳌敝暗男盘朮Mhold的電平通過反相器X20、X21被保持，反相輸出信號XOUT保持“H”電平。接著，在t2時刻，時鐘信號CLOCK從“L”電平變?yōu)椤癏”電平，反相時鐘信號)(CL0CK 從“H”電平變化為“L”電平，則在時鐘控制反相器)(6進(jìn)行“操作”的同時，時鐘控制反相器 XlO變?yōu)椤安徊僮鳌薄＜?，通過時鐘控制反相器X6，反相分頻信號XQ的反相信號成為信號XM， 信號XM從“L”電平變?yōu)椤癏”電平。然后，通過反相器X7，信號M從“H”電平變?yōu)椤癓”電平。 此時，因?yàn)橥ㄟ^反相器X7，信號M的變化遲于信號XM0并且，時鐘控制反相器X8變?yōu)椤安徊僮鳌?，時鐘控制反相器Xll進(jìn)行“操作”。即，通過時鐘控制反相器Xl 1，分頻信號Q的反相信號成為反相分頻信號XQ，保持時鐘控制反相器 X8剛剛變?yōu)椴徊僮髦暗姆聪喾诸l信號XQ的電平。即，反相分頻信號XQ保持“L”電平，分頻信號Q保持“H”電平。并且，時鐘控制反相器X15、X19進(jìn)行“操作”。即，通過時鐘控制反相器X15，反相分頻信號XQ的反相信號成為信號Mhold。因此，信號Mhold從“L”電平變化為“H”電平，輸出信號OUT從“L”電平變化為“H”電平。并且，通過時鐘控制反相器X19，反相器X18的輸出信號的反相信號成為信號XMhold。因此，信號XMhold從“H”電平變?yōu)椤癓”電平，反相輸出信號XOUT從“H”電平變?yōu)椤癓”電平。在此，時鐘控制反相器X15、X19根據(jù)共同的時鐘信號CLOCK進(jìn)行操作/不操作切換。g卩，作為時鐘控制反相器X15、X19各自的輸出信號的信號Mhold、XMhold的變化定時幾乎一致，因此，輸出信號OUT、XOUT的變化定時也幾乎一致。后續(xù)也同樣，響應(yīng)于時鐘信號CLOCK、XCLOCK的電平變化，各信號的電平發(fā)生變化。[作用·效果]這樣，根據(jù)本實(shí)施方式的分頻電路1，通過根據(jù)共同的時鐘信號CLOCK進(jìn)行操作 /不操作切換的時鐘控制反相器X15、X19，可輸出相位幾乎完全彼此為反相位的輸出信號 OUT、XOUT。[變形例]并且，可適用本發(fā)明的實(shí)施方式不限于上述實(shí)施方式，在不脫離本發(fā)明的精神的范圍內(nèi)，可進(jìn)行任何適當(dāng)?shù)刈兓?A)多級連接分頻電路1例如，在多級(N級，“N”為2以上的整數(shù))級聯(lián)連接分頻電路1 (分頻器)以構(gòu)成分頻裝置的情況下，在將第(n-1)級的分頻電路1的輸出信號OUT作為下一級(第η級)的分頻電路1的時鐘信號CLOCK而輸入的同時，能夠?qū)⒌?n-1)級的分頻電路1的輸出信號XOUT作為下一級(第η級)的分頻電路1的反相時鐘信號)(CL0CK而輸入。但η = 2、 3、……、Ν。即，在此情況下，第1級的分頻電路1包含時鐘信號產(chǎn)生部10(時鐘信號產(chǎn)生部)，但第2級以后(η > 2)的分頻電路1也可不包含時鐘信號產(chǎn)生部10 (時鐘信號)。(B)添加置位/復(fù)位(Set/Reset)電路并且，分頻電路1還可以添加對信號M以及分頻信號Q進(jìn)行置位/復(fù)位的電路。圖 3是添加了置位/復(fù)位電路的分頻電路IA的電路結(jié)構(gòu)圖。該分頻電路IA為在圖1所示的分頻電路1中設(shè)置OR門ORl以及NAND門NANDl來代替反相器X7、并且設(shè)置OR門0R2以及NAND門NAND2來代替反相器X9的結(jié)構(gòu)。并且，對與圖1所示的分頻電路1相同的構(gòu)成要素標(biāo)注相同的標(biāo)號，省略其說明。向OR門ORl輸入信號XM和復(fù)位信號Reset。向NAND門NANDl輸入OR門ORl的輸出信號和反相器X20的輸出信號(即置位信號Set的反相信號)。該NAND門NANDl的輸出信號成為信號M。向OR門0R2輸入反相分頻信號XQ和復(fù)位信號Reset。向NAND門NAND2 輸入OR門0R2的輸出信號和反相器X20的輸出信號(即置位信號Set的反相信號)。該 NAND門NAND2的輸出信號成為分頻信號Q。在置位信號Set以及復(fù)位信號Reset同時為“L”電平的情況下，OR門ORl的輸出信號等于信號XM。于是，NAND門NANDl的輸出信號成為OR門ORl的輸出信號的反相信號。 即，OR門ORl以及NAND門NANDl具有與反相器X7相同的操作。并且，OR門0R2的輸出信號等于分頻信號Q。于是，NAND門NAND2的輸出信號成為OR門0R2的輸出信號的反相信號。S卩，OR門0R2以及NAND門NAND2具有與反相器X9相同的操作。然后，如果復(fù)位信號Reset保持“L”電平、置位信號Set變?yōu)椤癏”電平，則NAND門 NANDUNAND2的輸出信號分別變?yōu)榕cOR門0R1、0R2的輸出信號無關(guān)的“H”電平。S卩，信號 M以及分頻信號Q被分別置位為“H”電平。并且，如果置位信號Set保持“L”電平、復(fù)位信號Reset變?yōu)椤癏”電平，則OR門 ORU0R2的輸出信號分別變?yōu)榕c信號XM以及反相分頻信號XQ無關(guān)的“H”電平。于是，NAND 門NAND1、NAND2的輸出信號分別變?yōu)椤癓”電平。即，信號M以及分頻信號Q分別被復(fù)位為 “L”電平。(C)電平保持部并且，在上述實(shí)施方式的分頻電路1中，作為保持信號Mhold、XMhold的電平的電平保持部，利用具有反相器X16、X17、X20、X21的晶體管的柵極電容等來實(shí)現(xiàn)，但在輸入信號CL是低頻信號的情況下，也可利用電容器代替這些來實(shí)現(xiàn)。
權(quán)利要求
1.一種分頻電路，具備分頻部，基于根據(jù)輸入信號生成的、與所述輸入信號頻率相同的時鐘信號以及與所述時鐘信號同步且相位反相的反相時鐘信號，生成將所述輸入信號分頻而獲得的分頻信號； 以及輸出信號產(chǎn)生部，根據(jù)所述分頻信號，使用所述時鐘信號以及所述反相時鐘信號，生成與所述分頻信號頻率相同的輸出信號以及與所述輸出信號同步且相位反相的反相輸出信號。
2.根據(jù)權(quán)利要求1所述的分頻電路，其中，所述輸出信號產(chǎn)生部具有響應(yīng)于所述時鐘信號進(jìn)行操作、以使所述輸出信號的相位與所述反相輸出信號的相位同步的時鐘控制反相器部。
3.根據(jù)權(quán)利要求2所述的分頻電路，其中，所述輸出信號產(chǎn)生部具有保持所述時鐘控制反相器部的輸出電平的電平保持部。
4.根據(jù)權(quán)利要求3所述的分頻電路，其中，所述電平保持部利用所述電平保持部具有的晶體管的柵極電容、或者配線電容來保持所述輸出電平。
5.一種分頻裝置，由N級分頻器級聯(lián)連接而構(gòu)成，N是2以上的整數(shù)， 所述分頻裝置被構(gòu)造為第1級的分頻器具備根據(jù)輸入信號來產(chǎn)生時鐘信號以及反相時鐘信號的時鐘信號產(chǎn)生部；和權(quán)利要求1至4中任一項(xiàng)所述的分頻電路， 第η級的分頻器具備將從第(η-1)級的分頻器輸出的輸出信號作為所述時鐘信號輸入、所述反相輸出信號作為所述反相時鐘信號輸入的權(quán)利要求1所述的分頻電路，其中，η = 2、3、……、Ν。
6.一種電子設(shè)備，所述電子設(shè)備具備權(quán)利要求1所述的分頻電路。
7.一種電子設(shè)備，所述電子設(shè)備具備權(quán)利要求5所述的分頻裝置。
全文摘要
本發(fā)明提供了分頻電路、分頻裝置以及電子裝置。該分頻電路包括分頻部，基于根據(jù)輸入信號生成的、與所述輸入信號頻率相同的時鐘信號以及與所述時鐘信號同步且具有反相的相位的反相時鐘信號，生成將所述輸入信號分頻的分頻信號；輸出信號產(chǎn)生部，根據(jù)所述分頻信號，使用所述時鐘信號以及所述反相時鐘信號，生成與所述分頻信號頻率相同的輸出信號以及與所述輸出信號同步且相位反相的反相輸出信號。
文檔編號H03L7/18GK102355234SQ20111013587
公開日2012年2月15日 申請日期2011年5月24日 優(yōu)先權(quán)日2010年5月26日
發(fā)明者折井俊雄 申請人:精工愛普生株式會社