專利名稱：時(shí)鐘倍頻電路、固態(tài)成像設(shè)備和移相電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及將時(shí)鐘信號(hào)2倍頻的電路、包括該電路的固態(tài)成像設(shè)備和用于該時(shí)鐘信號(hào)的移相電路。
背景技術(shù)：
過(guò)去，在各種電子裝置中，時(shí)鐘信號(hào)已用于控制電子裝置的操作?？刂频睦影ㄓ糜? 1并串(parallel-to-serial)轉(zhuǎn)換電路等的操作控制(例如參見(jiàn) JP-A-2002-9629 (專利文獻(xiàn) 1))。圖4示出了專利文獻(xiàn)1中描述的2 1并串轉(zhuǎn)換電路的示意性配置。圖4所示的 2 1并串轉(zhuǎn)換電路用于將并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)并且輸出串行數(shù)據(jù)的USB(通用串行總線)接口等的電路。2 1并串轉(zhuǎn)換電路100包括用于重新定時(shí)(retiming)的兩個(gè)觸發(fā)電路101和 102，它們將輸入的并行數(shù)據(jù)(PDim和PDIN2)轉(zhuǎn)換成1/2頻率時(shí)鐘信號(hào)PCK。2 1并串轉(zhuǎn)換電路100包括從基準(zhǔn)時(shí)鐘信號(hào)CK產(chǎn)生1/2頻率時(shí)鐘信號(hào)PCK的反轉(zhuǎn)(toggle)觸發(fā)器電路103。此外，2 1并串轉(zhuǎn)換電路100包括選擇器104和用于串行轉(zhuǎn)換的觸發(fā)電路105。用于重新定時(shí)的觸發(fā)電路101的輸出P1、用于重新定時(shí)的觸發(fā)電路102的輸出 P2、和1/2頻率時(shí)鐘信號(hào)PCK輸入到選擇器104。選擇器104的輸出P3通過(guò)用于串行轉(zhuǎn)換的觸發(fā)電路105輸出(圖4中的S0UT)到外部電路。下面參考圖5A到5H解釋2 1并串轉(zhuǎn)換電路100的操作。圖5A到5H是在2 1 并串轉(zhuǎn)換電路100的操作期間基準(zhǔn)時(shí)鐘信號(hào)CK、l/2頻率時(shí)鐘信號(hào)PCK、輸入的并行數(shù)據(jù) PDINl和PDIN2和電路單元的輸出信號(hào)的時(shí)序圖。對(duì)于各單元的所有操作，將基準(zhǔn)時(shí)鐘信號(hào) CK的上升沿設(shè)置為基準(zhǔn)。首先，如圖5A和5B所示，基準(zhǔn)時(shí)鐘信號(hào)CK被反轉(zhuǎn)觸發(fā)電路103分頻為1/2頻率時(shí)鐘信號(hào)PCK。如圖5E和5F所示，分別在用于重新定時(shí)的觸發(fā)電路101和102中，輸入的并行數(shù)據(jù)(PDim和PDI^)通過(guò)1/2頻率時(shí)鐘信號(hào)PCK被鎖存并輸出。如圖5G所示，選擇器104在1/2頻率時(shí)鐘信號(hào)PCK改變?yōu)楦唠娖綍r(shí)，選擇一個(gè)用于重新定時(shí)的觸發(fā)電路101的輸出Pl。選擇器104在1/2頻率時(shí)鐘信號(hào)PCK改變?yōu)榈碗娖綍r(shí)，選擇另一個(gè)用于重新定時(shí)的觸發(fā)電路102的輸出P2。選擇器104的輸出P3在基準(zhǔn)時(shí)鐘信號(hào)CK的上升沿被鎖存并輸出到外部作為S0UT(參見(jiàn)圖5H)。在上面解釋的2 1并串轉(zhuǎn)換電路100中，為了最大化用于鎖存選擇器104的輸出P3的定時(shí)和數(shù)據(jù)變化點(diǎn)的建立/保持余量(margin)，希望時(shí)鐘信號(hào)的占空比是50%。然而，當(dāng)基準(zhǔn)時(shí)鐘信號(hào)的占空比的波動(dòng)大時(shí)，建立/保持余量降低。結(jié)果，可能在輸出數(shù)據(jù)中出現(xiàn)錯(cuò)誤。作為應(yīng)對(duì)這樣的問(wèn)題的措施，可考慮采取例如如下方法一次將具有占空比波動(dòng)的基準(zhǔn)時(shí)鐘信號(hào)CK進(jìn)行2分頻并在倍頻電路中將分頻后的信號(hào)2倍頻，由此對(duì)準(zhǔn)(align) 時(shí)鐘信號(hào)的占空比。作為此情況下使用的倍頻電路，過(guò)去已經(jīng)提出了各種電路(例如請(qǐng)參見(jiàn) JP-A-61-226669 (專利文獻(xiàn) 2))。圖6示出了專利文獻(xiàn)2中提出的倍頻電路的配置。專利文獻(xiàn)2中提出的倍頻電路 200包括輸入信號(hào)反相器201、兩個(gè)TTL(Transistor-transistor logic,晶體管-晶體管邏輯)門202和203、以及三個(gè)邊緣檢測(cè)器204到206。此外，倍頻電路200包括兩個(gè)檢測(cè)器207和208、分頻器209和包括電阻器Ri和電容器Ci (i = 1到4)的積分電路(延遲電路)。輸入信號(hào)反相器201、三個(gè)邊緣檢測(cè)器204到206和兩個(gè)檢測(cè)器207和208包括TTL 門。電路元件適當(dāng)接線和連接以進(jìn)行預(yù)定功能。參考圖7A到7J解釋倍頻電路200的操作。圖7A到7J是在倍頻電路200的操作期間各電路元件的輸出信號(hào)的時(shí)序圖。示出了電路元件的輸出信號(hào)(對(duì)應(yīng)于圖6中"a" 到"f"點(diǎn)處的輸出信號(hào))的波形。首先，當(dāng)將信號(hào)輸入到輸入信號(hào)反相器201的輸入端(“a”點(diǎn))時(shí)，輸入信號(hào)反相器201反轉(zhuǎn)并輸出該輸入信號(hào)(參見(jiàn)圖7A和7B)。隨后，如圖7C所示，分頻器209將通過(guò)輸入信號(hào)反相器201相位反轉(zhuǎn)后的信號(hào)分頻成1/2頻率并輸出該分頻后的信號(hào)。其后，從分頻器209輸出的分頻后的信號(hào)通過(guò)包括電阻器Rl和電容器Cl、時(shí)間常數(shù)大于輸入信號(hào)周期T的積分電路，并改變?yōu)槿遣ㄐ螤畹男盘?hào)波形(參見(jiàn)圖7D)。該三角波形狀的信號(hào)(以下稱為三角波信號(hào))被輸入到檢測(cè)器的208的正端(正相端)。該三角波信號(hào)通過(guò)包括電阻器R2和電容器C2、時(shí)間常數(shù)充分大于周期T的積分電路。如圖7E所示，從積分電路輸出具有固定電平的信號(hào)(以下稱為閾值信號(hào))。將該閾值信號(hào)輸入到檢測(cè)器208的負(fù)端(反相端)。當(dāng)該三角波信號(hào)的電平等于或高于閾值信號(hào)的電平時(shí)，檢測(cè)器208輸出高電平信號(hào)。當(dāng)該三角波信號(hào)的電平低于閾值信號(hào)的電平時(shí)，檢測(cè)器208輸出低電平信號(hào)。結(jié)果，如圖7F所示，從檢測(cè)器208輸出相對(duì)于從分頻器209輸出的分頻后的信號(hào)(圖7C)相位移動(dòng)了 90度的信號(hào)。如圖7G所示，邊緣檢測(cè)器204關(guān)于(with reference to)從檢測(cè)器208輸出的信號(hào)(圖7F)的下降沿輸出脈沖狀信號(hào)。如圖7H所示，邊緣檢測(cè)器205關(guān)于從檢測(cè)器208輸出的信號(hào)的上升沿輸出脈沖狀信號(hào)。此外，如圖71所示，邊緣檢測(cè)器206關(guān)于從輸入信號(hào)反相器201輸出的反轉(zhuǎn)信號(hào)(圖7B)的下降沿輸出脈沖狀信號(hào)。在專利文獻(xiàn)2中描述的倍頻電路200中，檢測(cè)器207關(guān)于從三個(gè)邊緣檢測(cè)器204 到206輸出的脈沖狀信號(hào)的上升沿輸出脈沖狀信號(hào)。結(jié)果，如圖7J所示，檢測(cè)器207輸出通過(guò)將輸入信號(hào)(圖7A) 2倍頻而獲得的信號(hào)。

發(fā)明內(nèi)容
如上解釋的，作為在對(duì)準(zhǔn)時(shí)鐘信號(hào)的占空比中使用的倍頻電路，例如，可以應(yīng)用專利文獻(xiàn)2中提出的采用包括電阻器和電容器的積分電路(延遲電路)的倍頻電路等。然而， 當(dāng)使用具有專利文獻(xiàn)2中提出的配置的倍頻電路等時(shí)，存在下述問(wèn)題。在專利文獻(xiàn)2中描述的倍頻電路200 (圖6)中，如上所解釋的，使用從包括電阻器 Rl和電容器Cl的積分電路(延遲電路)輸出的三角波信號(hào)產(chǎn)生相位移動(dòng)的分頻后的時(shí)鐘信號(hào)。在這樣的電路中，如果設(shè)置積分電路以使得三角波信號(hào)的電平的坡度(gradient)平緩來(lái)對(duì)應(yīng)于低頻操作，則當(dāng)電路工作在高頻時(shí)三角波信號(hào)的幅度降低。在此情況下，在檢測(cè)器208中難于比較三角波信號(hào)(圖7D)和閾值信號(hào)(圖7E)。在這種情況下，因?yàn)槿遣ㄐ盘?hào)的幅度小，三角波信號(hào)傾向于受基準(zhǔn)時(shí)鐘信號(hào)CK 的輸入波動(dòng)的影響。此外，與三角波信號(hào)相比較的閾值信號(hào)的電平也受基準(zhǔn)時(shí)鐘信號(hào)CK的輸入波動(dòng)的影響。三角波信號(hào)的坡度(幅度)和閾值信號(hào)的電平也根據(jù)積分電路中所包括的電阻器和電容器的性能上的波動(dòng)而波動(dòng)。簡(jiǎn)而言之，在專利文獻(xiàn)2中提出的使用積分電路(延遲電路)的倍頻電路200中， 因?yàn)樯厦娼忉尩母鞣N原因，當(dāng)頻率改變時(shí)難于穩(wěn)定地產(chǎn)生具有預(yù)定占空比(例如，50%)的 2倍時(shí)鐘信號(hào)。結(jié)果，在專利文獻(xiàn)2中提出的倍頻電路200等中，難以充分地處理輸入時(shí)鐘信號(hào)的頻率改變。所以，希望提供即使工作頻率相當(dāng)大地波動(dòng)也可以準(zhǔn)確地獲得具有期望的占空比的時(shí)鐘信號(hào)的時(shí)鐘倍頻電路、包括該時(shí)鐘倍頻電路的固態(tài)成像設(shè)備以及移相電路。根據(jù)本發(fā)明的一個(gè)實(shí)施例，提供了一種時(shí)鐘倍頻電路，包括第一反相器、第二反相器、電容性元件、電流供給單元、差分檢測(cè)單元和倍頻信號(hào)產(chǎn)生單元。下面解釋這些單元的配置和功能。通過(guò)第一時(shí)鐘信號(hào)的正相信號(hào)對(duì)第一反相器進(jìn)行接通/斷開(kāi)控制，并且該第一反相器包括用于在第一反相器接通時(shí)在內(nèi)部流動(dòng)的控制電流的電流源端子和電流同步端子。通過(guò)第一時(shí)鐘信號(hào)的負(fù)相信號(hào)對(duì)第二反相器進(jìn)行接通/斷開(kāi)控制，并且該第二反相器包括用于在第二反相器接通時(shí)在內(nèi)部流動(dòng)的控制電流的電流源端子和電流同步端子。 第二反相器的電流源端子和電流同步端子分別連接到第一反相器的電流源端子和電流同步端子。電容性元件被提供于第一反相器的輸出端和第二反相器的輸出端之間。電流供給單元在如果第一時(shí)鐘信號(hào)的頻率增加時(shí)則增加該控制電流，并且將該控制電流提供給第一反相器和第二反相器的電流源端子。電流供給單元從第一反相器和第二反相器的電流同步端子輸出具有與提供給該電流源端子的控制電流的電流量相同電流量的控制電流。差分檢測(cè)單元接收該電容性元件的兩個(gè)電極之間的電勢(shì)差信號(hào)的輸入，并且基于該電勢(shì)差信號(hào)的波動(dòng)范圍的中值方面的比較結(jié)果，產(chǎn)生相對(duì)于第一時(shí)鐘信號(hào)的正相信號(hào)具有90度相位差的第二時(shí)鐘信號(hào)。倍頻信號(hào)產(chǎn)生單元基于第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)產(chǎn)生第一時(shí)鐘信號(hào)的二倍信號(hào)。根據(jù)本發(fā)明的另一實(shí)施例，提供了一種固態(tài)成像設(shè)備，包括在行方向和列方向上按矩陣形狀排列的多個(gè)像素、根據(jù)上述實(shí)施例的時(shí)鐘倍頻電路、數(shù)模轉(zhuǎn)換電路和模數(shù)轉(zhuǎn)換電路。在該固態(tài)成像設(shè)備中，數(shù)模轉(zhuǎn)換電路通過(guò)時(shí)鐘倍頻電路產(chǎn)生的二倍信號(hào)驅(qū)動(dòng)，并且產(chǎn)生用于模擬到數(shù)字轉(zhuǎn)換的基準(zhǔn)電壓信號(hào)。模數(shù)轉(zhuǎn)換電路包括由所述時(shí)鐘倍頻電路產(chǎn)生的二倍信號(hào)驅(qū)動(dòng)的計(jì)數(shù)器單元，并且將所述像素的像素值轉(zhuǎn)換為數(shù)字值。根據(jù)本發(fā)明的另一實(shí)施例，提供了一種移相電路，包括根據(jù)上述實(shí)施例的時(shí)鐘倍頻電路中的第一反相器、第二反相器、電容性元件、電流供給單元和差分檢測(cè)單元。在各實(shí)施例中，由第一時(shí)鐘信號(hào)接通/斷開(kāi)控制第一和第二反相器，由此從電流供給單元經(jīng)由第一和第二反相器提供給電容性元件的控制電流(偏置電流)的方向反復(fù)改變。當(dāng)該控制電流的方向反復(fù)改變時(shí)，該電容性元件的兩個(gè)電極之間的電勢(shì)差信號(hào)被輸入到差分檢測(cè)單元。隨后，差分檢測(cè)單元基于關(guān)于輸入的電勢(shì)差信號(hào)的波動(dòng)范圍的中值方面的比較結(jié)果產(chǎn)生相對(duì)于第一時(shí)鐘信號(hào)的正相信號(hào)具有90度相位差的第二時(shí)鐘信號(hào)。在各實(shí)施例中，倍頻信號(hào)產(chǎn)生單元基于第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)產(chǎn)生第一時(shí)鐘信號(hào)的二倍信號(hào)。在各實(shí)施例中，當(dāng)在操作中產(chǎn)生二倍信號(hào)時(shí)，如果第一時(shí)鐘信號(hào)的頻率增加，則提供給第一和第二反相器的控制電流增加。因而，即使第一時(shí)鐘信號(hào)的頻率增加，也可以將電容性元件的兩個(gè)電極之間的電勢(shì)差信號(hào)的幅度設(shè)置得足夠大?？梢蕴岣咴诓罘謾z測(cè)單元中的電勢(shì)差信號(hào)的波動(dòng)范圍的中值方面的比較結(jié)果的輸出準(zhǔn)確度。此外，該差分檢測(cè)單元基于輸入電勢(shì)信號(hào)的波動(dòng)范圍的中值方面的比較結(jié)果產(chǎn)生第二時(shí)鐘信號(hào)。因而，不管第一時(shí)鐘信號(hào)的頻率的改變?nèi)绾?，都可以穩(wěn)定且高度準(zhǔn)確地產(chǎn)生第二時(shí)鐘信號(hào)。如上解釋的，在根據(jù)此實(shí)施例的倍頻電路中，即使輸入時(shí)鐘信號(hào)的頻率變化，也可以將差分檢測(cè)單元所檢測(cè)的電容性元件的兩個(gè)電極之間的電勢(shì)差信號(hào)設(shè)置得足夠大。在各實(shí)施例中，不管輸入時(shí)鐘信號(hào)的頻率的改變?nèi)绾危伎梢苑€(wěn)定且高度準(zhǔn)確地產(chǎn)生相對(duì)于第一時(shí)鐘信號(hào)的正相信號(hào)具有90度相位差的時(shí)鐘信號(hào)。因而，在各實(shí)施例中，即使輸入時(shí)鐘信號(hào)的頻率改變，也可以準(zhǔn)確地產(chǎn)生具有50%占空比的二倍時(shí)鐘信號(hào)。此外，如后面將解釋的，在各實(shí)施例中，也可以將相對(duì)于第一時(shí)鐘信號(hào)的正相信號(hào)具有90度相位差的第二時(shí)鐘信號(hào)的占空比準(zhǔn)確地調(diào)整為50%。因而，在根據(jù)此實(shí)施例的移相電路中，可以向外部電路提供具有準(zhǔn)確調(diào)整的占空比的第二時(shí)鐘信號(hào)。簡(jiǎn)言之，利用該時(shí)鐘倍頻電路、包括該時(shí)鐘倍頻電路的固態(tài)成像設(shè)備和移相電路， 即使工作頻率相當(dāng)大地波動(dòng)，也可以向外部電路提供被高度準(zhǔn)確地調(diào)整到期望的占空比的時(shí)鐘信號(hào)。


圖1是根據(jù)本發(fā)明一個(gè)實(shí)施例的倍頻電路的電路圖；圖2A到21是在根據(jù)本發(fā)明實(shí)施例的倍頻電路的操作期間的時(shí)序圖；圖3是包括根據(jù)本發(fā)明實(shí)施例的倍頻電路的固態(tài)成像設(shè)備的配置例子的圖；圖4是過(guò)去的2 1并串轉(zhuǎn)換電路的方框圖；圖5A到5H是在過(guò)去的2 1并串轉(zhuǎn)換電路的操作期間的時(shí)序圖；圖6是過(guò)去的倍頻電路的電路圖；以及圖7A到7J是在過(guò)去的倍頻電路的操作期間的時(shí)序圖。
具體實(shí)施例方式參考附圖，以下列順序解釋根據(jù)本發(fā)明一個(gè)實(shí)施例的倍頻電路、移相電路以及包括該倍頻電路的固態(tài)成像設(shè)備的例子。本發(fā)明不局限于下面解釋的例子。1.倍頻電路的配置例子2.倍頻電路的操作例子3.固態(tài)成像設(shè)備的配置例子<1.倍頻電路的配置例子〉圖1示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的倍頻電路示意性配置。倍頻電路10 (時(shí)鐘倍頻電路)包括電流供給單元1、第一反相器2、第二反相器3、電容性元件4、初始化開(kāi)關(guān)5(初始化開(kāi)關(guān)元件)、差分檢測(cè)器6、EXOR(異或)元件9 (倍頻信號(hào)產(chǎn)生單元)。電流供給單元1包括第一電流鏡電路11、第二電流鏡電路12、第三電流鏡電路13和可變偏置電流源14 (可變電流源)。第一電流鏡電路11 包括第一 PMOS (Positive channel Metal Oxide Semiconductor, P溝道金屬氧化物半導(dǎo)體)晶體管41和第二 PMOS晶體管42。第一 PMOS 晶體管41的源極端子連接到第二 PMOS晶體管42的源極端子。第一 PMOS晶體管41的柵極端子連接到第二 PMOS晶體管42的柵極端子和第一 PMOS晶體管41的漏極端子。第一 PMOS晶體管41的漏極端子連接到可變偏置電流源14的電流源側(cè)的端子。第二 PMOS晶體管42的漏極端子連接到第三電流鏡電路13中稍后將解釋的第一 NMOS (N溝道金屬氧化物半導(dǎo)體)晶體管51的漏極端子。第二電流鏡電路12包括第三PMOS晶體管43和第四PMOS晶體管44。第三PMOS 晶體管43的源極端子連接到第四PMOS晶體管44的源極端子和第一電流鏡電路11中的第一 PMOS晶體管41 (第二 PMOS晶體管4 的源極端子。第三PMOS晶體管43的柵極端子連接到第四PMOS晶體管44的柵極端子和第三PMOS晶體管43的漏極端子。第三PMOS晶體管 43的漏極端子連接到第三電流鏡電路13中稍后將解釋的第二 NMOS晶體管52的漏極端子。 第四PMOS晶體管44的漏極端子連接到第一反相器2和第二反相器3的電流源端子加。第三電流鏡電路13包括第一 NMOS晶體管51、第二 NMOS晶體管52和第三NMOS晶體管53。第一 NMOS晶體管51的漏極端子連接到第一電流鏡電路11中的第二 PMOS晶體管 42的漏極端子。第一 NMOS晶體管51的柵極端子連接到第二 NMOS晶體管52的柵極端子、 第三NMOS晶體管53的柵極端子和第一 NMOS晶體管51的漏極端子。第一 NMOS晶體管51 的源極端子連接到第二 NMOS晶體管52的源極端子、第三NMOS晶體管53的源極端子、和可變偏置電流源14的電流同步側(cè)的端子。第二 NMOS晶體管52的漏極端子連接到第二電流鏡電路12中的第三PMOS晶體管43的漏極端子。第三NMOS晶體管53的漏極端子連接到第一反相器2和第二反相器3的電流同步端子2b?？勺兤秒娏髟?4經(jīng)第一到第三電流鏡電路11到13供給預(yù)定偏置電流(控制電流)到第一反相器2和第二反相器3。在此實(shí)施例中，作為可變偏置電流源14，使用可以根據(jù)倍頻電路10的工作頻率(從外部輸入的時(shí)鐘信號(hào)CK的頻率)調(diào)整偏置電流的可變電流源。具體地，可變偏置電流源14工作以在輸入時(shí)鐘信號(hào)CK的頻率增加時(shí)增加和供給偏置電流，以及在時(shí)鐘信號(hào)CK的頻率降低時(shí)減少和供給偏置電流。作為可變偏置電流源14，可以使用任何可變偏置電流源，只要該可變偏置電流源具有上面解釋的偏置電流調(diào)整功能。在該電流鏡電路中，其輸入側(cè)流動(dòng)的電流量與輸出側(cè)流動(dòng)的電流量相同。所以，通過(guò)如上解釋地配置該電流供給單元1，流入第一反相器2和第二反相器3的電流源端子加的電流量和從電流同步端子2b流出的電流量可以被設(shè)置為相同。結(jié)果，如后面所解釋的， 即使工作頻率相當(dāng)大地波動(dòng)，也可以更確定地和高度準(zhǔn)確地產(chǎn)生具有50%占空比的時(shí)鐘信號(hào)(相對(duì)于二倍時(shí)鐘信號(hào)和輸入時(shí)鐘信號(hào)CK相位移動(dòng)90度的時(shí)鐘信號(hào))。第一反相器2包括PMOS晶體管21和NMOS晶體管22。該P(yáng)MOS晶體管21的源極端子連接到該電流源端子加。該P(yáng)MOS晶體管21的漏極端子連接到該NMOS晶體管22的漏極端子。該兩個(gè)晶體管之間的連接點(diǎn)是第一反相器2的輸出端D0b(輸出端)。NMOS晶體管22的源極端子連接到該電流同步端子2b。該P(yáng)MOS晶體管21的柵極端子連接到該NMOS 晶體管22的柵極端子。正相時(shí)鐘信號(hào)CK(第一時(shí)鐘信號(hào))從外部輸入到該兩個(gè)柵極端子。 換句話說(shuō)，通過(guò)正相時(shí)鐘信號(hào)CK控制第一反相器2中所包括的PMOS晶體管21和NMOS晶
8體管22的導(dǎo)通/截止操作。第二反相器3包括PMOS晶體管31和NMOS晶體管32。PMOS晶體管31的源極端子連接到電流源端子2a。PMOS晶體管31的漏極端子連接到NMOS晶體管32的漏極端子。 該兩個(gè)晶體管之間的連接點(diǎn)是第二反相器3的輸出端DO (輸出端)。NMOS晶體管32的源極端子連接到電流同步端子2b。PMOS晶體管31的柵極端子連接到NMOS晶體管32的柵極端子。負(fù)相時(shí)鐘信號(hào)CKb從外部輸入到該兩個(gè)柵極端子。換句話說(shuō)，通過(guò)負(fù)相時(shí)鐘信號(hào)CKb 控制第二反相器3中所包括的PMOS晶體管31和NMOS晶體管32的導(dǎo)通/截止操作。在第一反相器2的輸出端DOb和第二反相器3的輸出端DO之間提供電容性元件 4。當(dāng)以此方式連接電容性元件4時(shí)，通過(guò)時(shí)鐘信號(hào)對(duì)第一反相器2和第二反相器3中的 MOS晶體管進(jìn)行導(dǎo)通/截止控制，由此從電流供給單元1提供到電容性元件4的偏置電流的方向被反復(fù)地反轉(zhuǎn)。第一反相器2的輸出端DOb的電壓信號(hào)——當(dāng)偏置電流的方向被反轉(zhuǎn)時(shí)其改變——被輸出到稍后將解釋的差分比較器7的負(fù)側(cè)端子。第二反相器3的輸出端 DO的電壓信號(hào)——當(dāng)偏置電流的方向被反轉(zhuǎn)時(shí)其改變——被輸出到稍后將解釋的差分比較器7的正側(cè)端子。在電容性元件4的兩個(gè)電極之間提供初始化開(kāi)關(guān)5。當(dāng)倍頻電路10進(jìn)行對(duì)時(shí)鐘信號(hào)的倍頻(multiplication)處理時(shí)，首先，接通初始化開(kāi)關(guān)5，并且電容性元件4的兩個(gè)電極之間的電勢(shì)差、即第一反相器2的輸出端DOb和第二反相器3的輸出端DO之間的電勢(shì)差被設(shè)置為零。差分檢測(cè)器6包括該差分比較器7和在差分比較器7的輸出端處提供的第三反相器8。差分比較器7計(jì)算被輸入到差分比較器的正側(cè)端子的第二反相器3的輸出信號(hào) (電壓信號(hào))和被輸入到差分比較器7的負(fù)側(cè)端子的第一反相器2的輸出信號(hào)(電壓信號(hào)) 之間的差信號(hào)(相位差分信號(hào))。差分比較器7從所計(jì)算的差信號(hào)輸出該差信號(hào)的波動(dòng)范圍的中值(median value)方面的比較結(jié)果。具體地，當(dāng)該差分信號(hào)的電平等于或高于該中值時(shí)，差分比較器7輸出低電平信號(hào)，當(dāng)該差分信號(hào)的電平低于該中值時(shí)，差分比較器7輸出高電平信號(hào)。結(jié)果，如后面所解釋的，差分比較器7產(chǎn)生相對(duì)于輸入到第二反相器3的負(fù)相時(shí)鐘信號(hào)CKb相位移動(dòng)了 90度的時(shí)鐘信號(hào)(第三時(shí)鐘信號(hào))。差分比較器7輸出產(chǎn)生的時(shí)鐘信號(hào)到第三反相器8?？梢曰诔跏紶顟B(tài)下輸出端DO或DOb處的電勢(shì)來(lái)設(shè)置該差分信號(hào)的中值。第三反相器8反轉(zhuǎn)從差分比較器7輸入的時(shí)鐘信號(hào)。從而，產(chǎn)生相對(duì)于輸入到第一反相器2的正相時(shí)鐘信號(hào)CK相位移動(dòng)了 90度的時(shí)鐘信號(hào)X (第二時(shí)鐘信號(hào))。第三反相器8輸出該產(chǎn)生的時(shí)鐘信號(hào)X到EXOR元件9的一個(gè)輸入端。EXOR元件9計(jì)算從第三反相器8輸入到一個(gè)輸入端的時(shí)鐘信號(hào)X和輸入到另一輸入端的正相時(shí)鐘信號(hào)CK的異或，并輸出所計(jì)算的異或的信號(hào)。結(jié)果，從EXOR元件9輸出該正相時(shí)鐘信號(hào)的二倍時(shí)鐘信號(hào)(二倍信號(hào))。<2.倍頻電路的操作例子〉下面參考圖2A到21解釋根據(jù)本實(shí)施例的倍頻電路10的具體操作。圖2A到21 是輸入到倍頻電路10的時(shí)鐘信號(hào)和從倍頻電路10中所包括的電路元件輸出的信號(hào)的時(shí)序圖。更具體地說(shuō)，圖2A是初始化開(kāi)關(guān)5的操作波形圖。圖2B和2C分別是輸入到倍頻電路10的正相時(shí)鐘信號(hào)CK和負(fù)相時(shí)鐘信號(hào)CKb的信號(hào)波形圖。圖2D和2E分別是在第二反相器3的輸出端DO和第一反相器2的輸出端DOb處的輸出信號(hào)波形圖(電壓信號(hào)波形圖)。 圖2F是第二反相器3的輸出信號(hào)和第一反相器2的輸出信號(hào)的差分信號(hào)、即通過(guò)差分比較器7產(chǎn)生的差分信號(hào)的波形圖。圖2G是差分比較器7的輸出信號(hào)的波形圖。圖2H和21 分別是第三反相器8和EXOR元件9的輸出信號(hào)的波形圖。首先，在倍頻處理開(kāi)始時(shí)刻T0，接通初始化開(kāi)關(guān)5，其后維持該接通狀態(tài)直到時(shí)刻 Tl (參見(jiàn)圖2A的信號(hào)波形61)。在時(shí)刻TO和時(shí)刻Tl之間，第一反相器2的輸出端DOb和第二反相器3的輸出端DO處的電勢(shì)是相同的。所以，通過(guò)差分比較器7產(chǎn)生的差信號(hào)66 (圖 2F的值(電勢(shì)差))被初始化為零。結(jié)果，在初始狀態(tài)，從倍頻電路10(EX0R元件9)輸出高電平信號(hào)(參見(jiàn)圖21)。在這里解釋的操作例子中，如圖2D和2E所示，輸出端DO處的電勢(shì)典型地相對(duì)于輸出端DOb處的電勢(shì)反相地改變。所以，差信號(hào)66的波動(dòng)范圍的中值是初始狀態(tài)下輸出端子DO和DOb之間的電勢(shì)電平差。換句話說(shuō)，無(wú)論例如晶體管的閾值電壓上的波動(dòng)或者第一反相器2的輸出端DOb和第二反相器3的輸出端DO處的驅(qū)動(dòng)能力的波動(dòng)的影響如何，差分比較器7的輸出典型地在差信號(hào)66的波動(dòng)范圍的中值處反轉(zhuǎn)。隨后，從時(shí)刻Tl到正相時(shí)鐘信號(hào)CK的電平改變?yōu)楦唠娖降臅r(shí)刻T2，第二反相器3 的PMOS晶體管31處于截止?fàn)顟B(tài)，NMOS晶體管32處于導(dǎo)通狀態(tài)。所以，偏置電流從輸出端 DO流出。結(jié)果，如圖2D所示，第二反相器3的輸出端DO處的電勢(shì)線性下降。另一方面，在時(shí)刻tl和時(shí)刻t2之間，第一反相器2的PMOS晶體管21處于導(dǎo)通狀態(tài)，NMOS晶體管22處于截止?fàn)顟B(tài)。所以，偏置電流流入輸出端DOb。結(jié)果，如圖2E所示，第一反相器2的輸出端 DOb處的電勢(shì)線性上升。隨后，在時(shí)刻T2，這時(shí)正相時(shí)鐘信號(hào)CK改變?yōu)楦唠娖?負(fù)相時(shí)鐘信號(hào)CKb改變?yōu)榈碗娖?，第二反相器3的PMOS晶體管31改變?yōu)閷?dǎo)通狀態(tài)，NMOS晶體管32改變?yōu)榻刂範(fàn)顟B(tài)。從而，偏置電流流入第二反相器3的輸出端DO。所以，如圖2D所示，在時(shí)刻T2后，輸出端DO處的電勢(shì)線性上升。此時(shí)，第一反相器2的PMOS晶體管21改變?yōu)榻刂範(fàn)顟B(tài)，NMOS晶體管22改變?yōu)閷?dǎo)通狀態(tài)。結(jié)果，偏置電流從第一反相器2的輸出端DOb流出。所以，如圖 2E所示，在時(shí)刻T2后，輸出端DOb處的電勢(shì)線性下降。在時(shí)刻T3，這時(shí)正相時(shí)鐘信號(hào)CK改變?yōu)榈碗娖?負(fù)相時(shí)鐘信號(hào)CKb改變?yōu)楦唠娖?，第二反相器3的PMOS晶體管31改變?yōu)榻刂範(fàn)顟B(tài)，NMOS晶體管32改變?yōu)閷?dǎo)通狀態(tài)。 從而，偏置電流從第二反相器3的輸出端DO流出。所以，如圖2D所示，在時(shí)刻T3后，輸出端DO處的電勢(shì)線性下降。此時(shí)，第一反相器2的PMOS晶體管21改變?yōu)閷?dǎo)通狀態(tài)，NMOS晶體管22改變?yōu)榻刂範(fàn)顟B(tài)。結(jié)果，偏置電流流入第一反相器2的輸出端DOb。所以，如圖2E 所示，在時(shí)刻T3后，輸出端DOb處的電勢(shì)線性上升。在時(shí)刻T3之后，各反相器的輸出端子處的電勢(shì)按時(shí)鐘信號(hào)的半個(gè)周期間隔重復(fù)上升和下降。結(jié)果，如圖2D和2E所示，第二反相器3的輸出端DO和第一反相器2的輸出端DOb處的電勢(shì)按三角波形狀改變。在此實(shí)施例中，因?yàn)殡娏鞴┙o單元1包括多個(gè)電流鏡電路，提供給包括第一反相器2和第二反相器3的電路的偏置電流的電流量與從該電路抽出(輸出)的偏置電流的電流量是相同的。所以，電容性元件4中的充電和放電操作的速度是固定的。如圖2D和2E所示，第二反相器3的輸出端DO的輸出信號(hào)64和第一反相器2的輸出端DOb的輸出信號(hào)65相對(duì)于時(shí)間軸對(duì)稱地改變。從而，該兩個(gè)輸出信號(hào)的差信號(hào)的中值也是固定的。當(dāng)上面解釋的第二反相器3和第一反相器2的輸出信號(hào)被輸入到差分比較器7 時(shí)，差分比較器產(chǎn)生第二反相器3的輸出信號(hào)和第一反相器2的輸出信號(hào)的差信號(hào)。當(dāng)產(chǎn)生該差信號(hào)時(shí)，第二反相器3的輸出信號(hào)和第一反相器2的輸出信號(hào)是相對(duì)于時(shí)間軸彼此對(duì)稱地改變的三角波形狀的輸出信號(hào)。所以，如圖2F所示，差信號(hào)66也是三角波形狀的信號(hào)波形。差分比較器7輸出產(chǎn)生的差信號(hào)66的波動(dòng)范圍的中值方面的比較結(jié)果。具體地， 當(dāng)該差信號(hào)66的電平等于或高于該中值時(shí)，差分比較器7輸出低電平信號(hào)，當(dāng)該差信號(hào)66 的電平比該中值低時(shí)，差分比較器7輸出高電平信號(hào)。結(jié)果，如圖2G所示，差分比較器7產(chǎn)生相對(duì)于負(fù)相時(shí)鐘信號(hào)CKb (圖2C中的信號(hào)63)具有90度相位差的、具有50%占空比的時(shí)鐘信號(hào)67。該差分比較器7將相對(duì)于負(fù)相時(shí)鐘信號(hào)CKb相位移動(dòng)(延遲)了 90度的時(shí)鐘信號(hào)67輸出到第三反相器8。隨后，第三反相器8反轉(zhuǎn)從差分比較器7輸入的時(shí)鐘信號(hào)67，并將該時(shí)鐘信號(hào)67 的反轉(zhuǎn)信號(hào)輸出到EXOR元件9。因?yàn)榈谌聪嗥?反轉(zhuǎn)差分比較器7的輸出信號(hào)，如圖2H 所示，第三反相器8輸出相對(duì)于正相時(shí)鐘信號(hào)CK (圖2B中的信號(hào)62)相位移動(dòng)(延遲)了 90度的時(shí)鐘信號(hào)68。換句話說(shuō)，根據(jù)本實(shí)施例的倍頻電路10中的從電流供給單元1到差分檢測(cè)器6的電路單元也起著移動(dòng)輸入的正相時(shí)鐘信號(hào)CK的相位的移相電路的作用。EXOR元件9計(jì)算正相時(shí)鐘信號(hào)CK (圖2B的信號(hào)62)和從第三反相器8輸出的相對(duì)于正相時(shí)鐘信號(hào)CK相位移動(dòng)了 90度的時(shí)鐘信號(hào)68的異或。換句話說(shuō)，EXOR元件9在其中輸入的兩個(gè)時(shí)鐘信號(hào)的電平都是高電平或都是低電平的時(shí)段中，輸出低電平信號(hào)，否則輸出高電平信號(hào)。結(jié)果，如圖21所示，該EXOR元件9輸出時(shí)鐘周期是輸入時(shí)鐘信號(hào)的一半并且占空比是50 %的二倍時(shí)鐘信號(hào)69。如上面所解釋的，根據(jù)本實(shí)施例的倍頻電路10產(chǎn)生具有50%占空比的二倍時(shí)鐘信號(hào)69。在根據(jù)本實(shí)施例的倍頻電路10中，當(dāng)提供給第一反相器2和第二反相器3的偏置電流是固定的時(shí)，通過(guò)差分比較器7計(jì)算的三角波信號(hào)(圖2F的差信號(hào)66)的坡度是固定的。所以，在根據(jù)本實(shí)施例的倍頻電路10中，當(dāng)提供給第一反相器2和第二反相器3的偏置電流是固定的時(shí)，如果輸入時(shí)鐘信號(hào)CK的頻率增加，則通過(guò)差分比較器7計(jì)算的差信號(hào) 66(三角波信號(hào))的幅度降低。在這種情況下，在差分比較器7中的該差信號(hào)66的波動(dòng)范圍的中值方面的比較結(jié)果的檢測(cè)準(zhǔn)確性下降。然而，在此實(shí)施例中，當(dāng)工作頻率上升時(shí)，從電流供給單元1提供到第一反相器2 和第二反相器3的偏置電流增加。在這種情況下，通過(guò)差分比較器7計(jì)算的三角波信號(hào)的坡度增加，并且三角波信號(hào)的幅度也增加。結(jié)果，在差分比較器7中的該差信號(hào)66的波動(dòng)范圍的中值方面的比較結(jié)果的檢測(cè)準(zhǔn)確性提高?？梢苑€(wěn)定地和準(zhǔn)確地產(chǎn)生相對(duì)于輸入時(shí)鐘信號(hào)CK具有90度相位差的、具有50%的占空比的時(shí)鐘信號(hào)。所以，在此實(shí)施例中，可以穩(wěn)定地和非常準(zhǔn)確地產(chǎn)生最終產(chǎn)生的具有50%占空比的二倍時(shí)鐘信號(hào)。另一方面，在此實(shí)施例中，當(dāng)工作頻率低時(shí)，提供到第一反相器2和第二反相器3 的偏置電流減少。在這種情況下，通過(guò)差分比較器7計(jì)算的三角波信號(hào)的坡度降低。然而，因?yàn)闀r(shí)鐘信號(hào)的低電平時(shí)段或高電平時(shí)段增加，所以三角波信號(hào)的幅度足夠大。所以，在此實(shí)施例中，即使當(dāng)工作頻率低時(shí)偏置電流減少，差分比較器7中的三角波信號(hào)(差信號(hào))的波動(dòng)范圍的中值方面的比較結(jié)果的檢測(cè)準(zhǔn)確性也不下降。此外，當(dāng)工作頻率低時(shí)，可以通過(guò)減少偏置電流來(lái)減少倍頻電路10的功耗。在此實(shí)施例中，如上面所解釋的，通過(guò)電流供給單元1提供給包括第一反相器2和第二反相器3的電路的偏置電流與從該電路抽出的偏置電流被控制為相同。所以，在此實(shí)施例中，不管輸入時(shí)鐘信號(hào)CK的頻率如何，如圖2D和2E所示，第二反相器3的輸出端DO處的輸出信號(hào)和第一反相器2的輸出端DOb處的輸出信號(hào)相對(duì)于時(shí)間軸對(duì)稱地改變。結(jié)果， 當(dāng)該差分比較器7產(chǎn)生相位移動(dòng)90度的時(shí)鐘信號(hào)時(shí)，差分比較器7的輸出在差信號(hào)66的在波動(dòng)范圍的中值處反轉(zhuǎn)。換句話說(shuō)，差分比較器7的輸出典型地在差信號(hào)66的波動(dòng)范圍的中值處反轉(zhuǎn)，而不管時(shí)鐘信號(hào)CK的頻率如何。所以，能夠更穩(wěn)定地產(chǎn)生具有50%占空比的二倍時(shí)鐘信號(hào)。從而，根據(jù)本實(shí)施例的倍頻電路10可以準(zhǔn)確地和穩(wěn)定地獲得具有50%占空比的時(shí)鐘信號(hào)，而不管倍頻電路10的工作頻率上的波動(dòng)如何。在根據(jù)本實(shí)施例的倍頻電路10中，可以從第三反相器8穩(wěn)定地和準(zhǔn)確地輸出相對(duì)于輸入時(shí)鐘信號(hào)CK具有90度相位差的、具有50%占空比的時(shí)鐘信號(hào)。所以，根據(jù)本實(shí)施例的倍頻電路10可以將占空比被非常準(zhǔn)確地調(diào)節(jié)到50%的時(shí)鐘信號(hào)提供給需要相對(duì)于輸入時(shí)鐘信號(hào)CK相位移動(dòng)90度的時(shí)鐘信號(hào)的外部電路。在本實(shí)施例中解釋的例子中，差分檢測(cè)器6包括差分比較器7和第三反相器8，由此從差分檢測(cè)器6產(chǎn)生相對(duì)于正相時(shí)鐘信號(hào)CK相位移動(dòng)了 90度的時(shí)鐘信號(hào)。但是，該本發(fā)明不限于此。例如，當(dāng)?shù)谝环聪嗥?的輸出端DOb和第二反相器3的輸出端DO分別連接到差分比較器7的正端子和負(fù)端子時(shí)，可以從差分比較器7直接輸出相位移動(dòng)了 90度的正相時(shí)鐘信號(hào)。在這種情況下，差分檢測(cè)器6可以僅包括差分比較器7。例如，當(dāng)負(fù)相時(shí)鐘信號(hào)CKb被輸入到第一反相器2以及正相時(shí)鐘信號(hào)CK被輸入到第二反相器3時(shí)，如上面所解釋的情況下那樣，可以從差分比較器7直接輸出相位移動(dòng)了 90 度的正相時(shí)鐘信號(hào)。差分檢測(cè)器6可以僅包括差分比較器7。當(dāng)如上所解釋的差分檢測(cè)器6僅包括差分比較器7時(shí)，可以進(jìn)一步簡(jiǎn)化倍頻電路 10的電路配置。然而，當(dāng)差分比較器7的輸出信號(hào)的波形鈍化(dull)時(shí)，如在根據(jù)本實(shí)施例的倍頻電路10中，為了銳化差分比較器7的輸出信號(hào)的波形，希望在差分比較器7的輸出側(cè)提供第三反相器8。<3.固態(tài)圖像設(shè)備的配置例子〉下面解釋其中將圖1所示的根據(jù)本發(fā)明實(shí)施例的倍頻電路10應(yīng)用于諸如 CMOS(互補(bǔ)金屬氧化物半導(dǎo)體)圖像傳感器的固態(tài)成像設(shè)備的例子。在這樣的固態(tài)成像設(shè)備中，為了產(chǎn)生高清晰度和高幀速率的視頻信號(hào)，通常以DDR(Double Data Rate，雙倍數(shù)據(jù)速率)體系(system)來(lái)驅(qū)動(dòng)諸如計(jì)數(shù)器和DAC(數(shù)模轉(zhuǎn)換器)的電路。當(dāng)以DDR體系來(lái)驅(qū)動(dòng)計(jì)數(shù)器和DAC時(shí)，由于在時(shí)鐘信號(hào)的上升沿和下降沿期間輸入數(shù)據(jù)被鎖存，考慮到時(shí)鐘信號(hào)的操作余量，希望時(shí)鐘信號(hào)的占空比是50%。所以，在這樣的應(yīng)用中，圖1所示的根據(jù)本發(fā)明實(shí)施例的倍頻電路10適于作為時(shí)鐘供給源。
圖3示出了 CMOS固態(tài)成像設(shè)備中倍頻電路10附近的電路配置。固態(tài)成像設(shè)備70包括其中多個(gè)像素72在行方向和列方向以矩陣形狀排列的像素陣列單元71、行掃描電路73、列掃描電路74、兩個(gè)倍頻電路10和75以及定時(shí)控制電路76。 固態(tài)成像設(shè)備70還包括DAC 77(數(shù)模轉(zhuǎn)換電路)和ADC(模-數(shù)轉(zhuǎn)換器)塊78。下面解釋這些單元的配置和功能。像素陣列單元71中的像素72連接到與其對(duì)應(yīng)的行選擇線Hi和列信號(hào)線Vj (i,j =0，1，2，...)。行掃描電路73從多個(gè)行選擇線Hi (i =01，2，...)中選擇用于讀取像素值的預(yù)定行選擇線Hi。列掃描電路74在行掃描電路73所選擇的行選擇線Hi中選擇用于讀出像素值的預(yù)定列信號(hào)線Vj (j = 0，1，2，...)。倍頻電路75對(duì)從外部輸入的時(shí)鐘信號(hào)倍頻，并且產(chǎn)生基準(zhǔn)時(shí)鐘信號(hào)。倍頻電路75 輸出產(chǎn)生的基準(zhǔn)時(shí)鐘信號(hào)到定時(shí)控制電路76。定時(shí)控制電路76使用從倍頻電路75輸入的基準(zhǔn)時(shí)鐘信號(hào)產(chǎn)生內(nèi)部時(shí)鐘信號(hào)。定時(shí)控制電路76輸出產(chǎn)生的內(nèi)部時(shí)鐘信號(hào)到行掃描電路73、列掃描電路74、DAC 77、ADC塊 78和倍頻電路10。倍頻電路10包括參考圖1和2解釋的根據(jù)本發(fā)明實(shí)施例的倍頻電路。倍頻電路 10對(duì)從定時(shí)控制電路76輸入的內(nèi)部時(shí)鐘信號(hào)倍頻，產(chǎn)生具有50%占空比的二倍時(shí)鐘信號(hào)。 倍頻電路10將所產(chǎn)生的具有50%占空比的二倍時(shí)鐘信號(hào)輸出到DAC 77和列ADC單元80 中的計(jì)數(shù)器單元82。DAC 77產(chǎn)生用于模擬到數(shù)字轉(zhuǎn)換的基準(zhǔn)電壓RAMP，并將該基準(zhǔn)電壓RAMP提供到 ADC塊78。在這個(gè)例子中，DAC 77通過(guò)從倍頻電路10輸入的具有50%占空比的二倍時(shí)鐘信號(hào)DDR驅(qū)動(dòng)。ADC塊78包括多個(gè)列ADC單元80 (模擬到數(shù)字轉(zhuǎn)換電路)。列ADC單元80被提供在與其對(duì)應(yīng)的像素陣列單元71的列中。每個(gè)列ADC單元80包括比較器81、計(jì)數(shù)器單元 82和鎖存電路83。比較器81比較從DAC 77輸入的基準(zhǔn)電壓RAMP和經(jīng)由連接到比較器81的列信號(hào)線Vj傳送的來(lái)自像素72的輸出值?；趶谋额l電路10輸入的具有50%占空比的二倍時(shí)鐘信號(hào)DDR驅(qū)動(dòng)計(jì)數(shù)器單元 82，并且計(jì)數(shù)器單元82計(jì)時(shí)直到比較器81中的比較處理完成。在圖3示出的例子中，還使得列ADC單元80擔(dān)當(dāng)⑶S (相關(guān)雙采樣)處理功能單元。所以，通過(guò)從定時(shí)控制電路76輸入的內(nèi)部時(shí)鐘信號(hào)(圖3中的信號(hào)UD)控制計(jì)數(shù)器單元82中的向上/向下計(jì)數(shù)處理。鎖存電路83由從定時(shí)控制電路76輸入的內(nèi)部時(shí)鐘信號(hào)(圖3中的信號(hào)LAT)驅(qū)動(dòng)，并且存儲(chǔ)計(jì)數(shù)器單元82的計(jì)數(shù)結(jié)果(計(jì)數(shù)值)。通過(guò)列掃描電路74的掃描操作，鎖存電路83存儲(chǔ)的計(jì)數(shù)值順序地被取出到水平輸出線84。如上面所解釋的，在根據(jù)本實(shí)施例的固態(tài)成像設(shè)備70中，使用由參考圖1和2解釋的倍頻電路10產(chǎn)生的具有50%占空比的二倍時(shí)鐘信號(hào)按DDR體系來(lái)驅(qū)動(dòng)DAC77和計(jì)數(shù)器單元82。當(dāng)驅(qū)動(dòng)DAC 77和計(jì)數(shù)器單元82時(shí)，根據(jù)本實(shí)施例的倍頻電路10可以將占空比被準(zhǔn)確地調(diào)節(jié)到50%的二倍時(shí)鐘信號(hào)提供給DAC 77和計(jì)數(shù)器單元82，而不管輸入的內(nèi)部時(shí)鐘的頻率如何。所以，在根據(jù)本實(shí)施例的固態(tài)成像設(shè)備70中，可以提高DAC 77和計(jì)數(shù)器單元82的操作余量。
在本實(shí)施例解釋的例子中，參考圖1和2解釋的倍頻電路10被應(yīng)用于固態(tài)成像設(shè)備70。然而，本發(fā)明不限于此，而是可以應(yīng)用于使用具有50%占空比的時(shí)鐘信號(hào)進(jìn)行操作控制的任意的電子裝置和任意的電子電路。例如，根據(jù)本實(shí)施例的倍頻電路可以應(yīng)用于包括圖4所示的2 1并串轉(zhuǎn)換電路100的接口電路。在這種情況下，如上面所解釋的情況那樣，可以將占空比被非常準(zhǔn)確地調(diào)節(jié)到50%的時(shí)鐘信號(hào)穩(wěn)定地提供給2 1并串轉(zhuǎn)換電路100。所以，可以最大化2 1并串轉(zhuǎn)換電路100的建立/保持余量。本申請(qǐng)包含分別于2010年6月4日和2010年9月1日提交于日本專利局的日本在先專利申請(qǐng)JP 2010-128621和JP 2010-196145中的公開(kāi)有關(guān)的主題，其全部的內(nèi)容通過(guò)引用合并于此。本領(lǐng)域技術(shù)人員應(yīng)該理解，取決于設(shè)計(jì)要求和其他因素，可以進(jìn)行各種修改、組合、次組合和變動(dòng)，只要其在所附權(quán)利要求或其等效物的范圍內(nèi)即可。
權(quán)利要求
1.一種時(shí)鐘倍頻電路，包括第一反相器，通過(guò)第一時(shí)鐘信號(hào)的正相信號(hào)對(duì)其進(jìn)行接通/斷開(kāi)控制，并且其包括用于在第一反相器接通時(shí)在內(nèi)部流動(dòng)的控制電流的電流源端子和電流同步端子；第二反相器，通過(guò)第一時(shí)鐘信號(hào)的負(fù)相信號(hào)對(duì)其進(jìn)行接通/斷開(kāi)控制，并且其包括用于在第二反相器接通時(shí)在內(nèi)部流動(dòng)的控制電流的電流源端子和電流同步端子，該第二反相器的電流源端子和電流同步端子分別連接到所述第一反相器的電流源端子和電流同步端子；電容性元件，被提供在第一反相器的輸出端和第二反相器的輸出端之間； 電流供給單元，如果第一時(shí)鐘信號(hào)的頻率增加，則該電流供給單元增加所述控制電流， 并且將該控制電流提供給第一反相器和第二反相器的電流源端子，并且從第一反相器和第二反相器的電流同步端子輸出具有與提供給該電流源端子的控制電流的電流量相同電流量的控制電流；差分檢測(cè)單元，其接收該電容性元件的兩個(gè)電極之間的電勢(shì)差信號(hào)的輸入，并且基于該電勢(shì)差信號(hào)的波動(dòng)范圍的中值方面的比較結(jié)果，產(chǎn)生相對(duì)于第一時(shí)鐘信號(hào)的正相信號(hào)具有90度相位差的第二時(shí)鐘信號(hào)；以及倍頻信號(hào)產(chǎn)生單元，其基于第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)產(chǎn)生第一時(shí)鐘信號(hào)的二倍信號(hào)。
2.根據(jù)權(quán)利要求1的時(shí)鐘倍頻電路，其中所述電流供給單元包括 電流鏡電路；以及可變電流源，其經(jīng)由該電流鏡電路將所述控制電流提供給第一和第二反相器，以及在提供所述控制電流時(shí)，根據(jù)第一時(shí)鐘信號(hào)的頻率改變所述控制電流。
3.根據(jù)權(quán)利要求1的時(shí)鐘倍頻電路，其中所述差分檢測(cè)單元包括差分比較器，其基于所述電勢(shì)差信號(hào)的波動(dòng)范圍的中值方面的比較結(jié)果，產(chǎn)生相對(duì)于第一時(shí)鐘信號(hào)的負(fù)相信號(hào)具有90度相位差的第三時(shí)鐘信號(hào)；以及第三反相器，其反轉(zhuǎn)由所述差分比較器產(chǎn)生的第三時(shí)鐘信號(hào)并產(chǎn)生所述第二時(shí)鐘信號(hào)。
4.根據(jù)權(quán)利要求1的時(shí)鐘倍頻電路，其中所述倍頻信號(hào)產(chǎn)生單元是計(jì)算第一時(shí)鐘信號(hào)的正相信號(hào)和第二時(shí)鐘信號(hào)的異或的邏輯電路元件。
5.根據(jù)權(quán)利要求1的時(shí)鐘倍頻電路，還包括初始化開(kāi)關(guān)元件，其將所述電容性元件的兩個(gè)電極間的電勢(shì)差設(shè)置為零。
6.根據(jù)權(quán)利要求1的時(shí)鐘倍頻電路，其中所述第一反相器包括P型MOS晶體管，其源極端子連接到所述電流源端子，其漏極端子連接到所述電容性元件的一個(gè)電極，以及所述第一時(shí)鐘信號(hào)的正相信號(hào)被輸入到其柵極端子；以及N型MOS晶體管，其源極端子連接到所述電流同步端子，其漏極端子連接到所述電容性元件的一個(gè)電極，以及所述第一時(shí)鐘信號(hào)的正相信號(hào)被輸入到其柵極端子，和所述第二反相器包括P型MOS晶體管，其源極端子連接到所述電流源端子，其漏極端子連接到所述電容性元件的另一個(gè)電極，以及所述第一時(shí)鐘信號(hào)的負(fù)相信號(hào)被輸入到其柵極端子；以及N型MOS晶體管，其源極端子連接到所述電流同步端子，其漏極端子連接到所述電容性元件的另一個(gè)電極，以及所述第一時(shí)鐘信號(hào)的負(fù)相信號(hào)被輸入到其柵極端子。
7.一種固態(tài)成像設(shè)備，包括多個(gè)像素，在行方向和列方向上按矩陣形狀排列； 時(shí)鐘倍頻電路，包括第一反相器，通過(guò)第一時(shí)鐘信號(hào)的正相信號(hào)對(duì)其進(jìn)行接通/斷開(kāi)控制，并且其包括用于在第一反相器接通時(shí)在內(nèi)部流動(dòng)的控制電流的電流源端子和電流同步端子，第二反相器，通過(guò)第一時(shí)鐘信號(hào)的負(fù)相信號(hào)對(duì)其進(jìn)行接通/斷開(kāi)控制，并且其包括用于在第二反相器接通時(shí)在內(nèi)部流動(dòng)的控制電流的電流源端子和電流同步端子，該第二反相器的電流源端子和電流同步端子分別連接到第一反相器的電流源端子和電流同步端子， 電容性元件，被提供在第一反相器的輸出端和第二反相器的輸出端之間； 電流供給單元，如果第一時(shí)鐘信號(hào)的頻率增加，則該電流供給單元增加所述控制電流， 并且將該控制電流提供給第一反相器和第二反相器的電流源端子，并且從第一反相器和第二反相器的電流同步端子輸出具有與提供給該電流源端子的控制電流的電流量相同電流量的控制電流；差分檢測(cè)單元，其接收該電容性元件的兩個(gè)電極之間的電勢(shì)差信號(hào)的輸入，并且基于該電勢(shì)差信號(hào)的波動(dòng)范圍的中值方面的比較結(jié)果，產(chǎn)生相對(duì)于第一時(shí)鐘信號(hào)的正相信號(hào)具有90度相位差的第二時(shí)鐘信號(hào)；和倍頻信號(hào)產(chǎn)生單元，其基于第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)產(chǎn)生第一時(shí)鐘信號(hào)的二倍信號(hào)；數(shù)模轉(zhuǎn)換電路，其通過(guò)所述時(shí)鐘倍頻電路產(chǎn)生的二倍信號(hào)驅(qū)動(dòng)，并且產(chǎn)生用于模擬到數(shù)字轉(zhuǎn)換的基準(zhǔn)電壓信號(hào)；以及模數(shù)轉(zhuǎn)換電路，其包括由所述時(shí)鐘倍頻電路產(chǎn)生的二倍信號(hào)驅(qū)動(dòng)的計(jì)數(shù)器單元，并且將所述像素的像素值轉(zhuǎn)換為數(shù)字值。
8.一種移相電路，包括第一反相器，通過(guò)第一時(shí)鐘信號(hào)的正相信號(hào)對(duì)其進(jìn)行接通/斷開(kāi)控制，并且其包括用于在第一反相器接通時(shí)在內(nèi)部流動(dòng)的控制電流的電流源端子和電流同步端子；第二反相器，通過(guò)第一時(shí)鐘信號(hào)的負(fù)相信號(hào)對(duì)其進(jìn)行接通/斷開(kāi)控制，并且其包括用于在第二反相器接通時(shí)在內(nèi)部流動(dòng)的控制電流的電流源端子和電流同步端子，該第二反相器的電流源端子和電流同步端子分別連接到第一反相器的電流源端子和電流同步端子； 電容性元件，被提供在第一反相器的輸出端和第二反相器的輸出端之間； 電流供給單元，如果第一時(shí)鐘信號(hào)的頻率增加，則該電流供給單元增加該控制電流，并且將該控制電流提供給第一反相器和第二反相器的電流源端子，并且從第一反相器和第二反相器的電流同步端子輸出具有與提供給該電流源端子的控制電流的電流量相同電流量的控制電流；以及差分檢測(cè)單元，其接收該電容性元件的兩個(gè)電極之間的電勢(shì)差信號(hào)的輸入，并且基于該電勢(shì)差信號(hào)的波動(dòng)范圍的中值方面的比較結(jié)果，產(chǎn)生相對(duì)于第一時(shí)鐘信號(hào)的正相信號(hào)具有90度相位差的第二時(shí)鐘信號(hào)。
全文摘要
一種時(shí)鐘倍頻電路，包括第一和第二反相器，分別由第一時(shí)鐘信號(hào)的正相或負(fù)相信號(hào)進(jìn)行接通/斷開(kāi)控制，并且包括電流源端子和電流同步端子；電容性元件，提供在所述反相器的輸出端之間；電流供給單元，如果第一時(shí)鐘信號(hào)的頻率增加，該電流供給單元增加該控制電流，并且將該控制電流提供給反相器的電流源端子，并且從反相器的電流同步端子，輸出具有和到該電流源端子的控制電流的電流量相同電流量的控制電流；差分檢測(cè)單元，接收電容性元件的兩個(gè)電極之間的電勢(shì)差分信號(hào)的輸入并且產(chǎn)生具有90度相位差的第二時(shí)鐘信號(hào)；以及倍頻信號(hào)產(chǎn)生單元，其基于第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)產(chǎn)生第一時(shí)鐘信號(hào)的二倍信號(hào)。
文檔編號(hào)H03K5/13GK102355238SQ201110139328
公開(kāi)日2012年2月15日 申請(qǐng)日期2011年5月27日 優(yōu)先權(quán)日2010年6月4日
發(fā)明者堀本五月, 川口俊次, 松本靜德 申請(qǐng)人:索尼公司