專利名稱：一種混頻dac開關(guān)電路的控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種混頻DAC開關(guān)電路的控制方法。
背景技術(shù)：
在電子電路的設(shè)計(jì)中，噪聲問題越來越成為設(shè)計(jì)的瓶頸，它會隨著動(dòng)態(tài)范圍的增加與信號的能量的變低而日趨嚴(yán)重。在混合信號應(yīng)用中，數(shù)字信號的不斷變化是影響模擬信號正常工作的主要的噪聲源。在數(shù)模轉(zhuǎn)換器DAC里，控制模擬信號輸出的開關(guān)是由數(shù)字信號控制。不斷變化的數(shù)字信號將會在模擬輸出部分產(chǎn)生噪聲。在實(shí)際可實(shí)現(xiàn)的系統(tǒng)中是不可能完全隔離這些噪聲的，因?yàn)樗鼈兪峭ㄟ^模擬信號的控制單元耦合到其中的，也因?yàn)閿?shù)字電路固有的功耗、負(fù)載的時(shí)間相關(guān)性及其電阻壓降和電荷注入效應(yīng)，這些將會導(dǎo)致參考信號、電源電壓、偏置電壓、時(shí)鐘相位、過渡區(qū)相位的變化以及襯底效應(yīng)，并在輸出產(chǎn)生噪聲。由于不可避免的寄生問題以及非理想電路將會導(dǎo)致負(fù)載變化對數(shù)據(jù)的依賴性以及雜波耦合到信號的調(diào)制問題，所以在這種方式下數(shù)字信號將會添加噪聲到模擬信號。除了噪聲問題，傳統(tǒng)的一些電子設(shè)備中通常應(yīng)用的是這樣一個(gè)系統(tǒng)，將數(shù)字信號轉(zhuǎn)換到模擬信號之后，再進(jìn)行模擬信號的搬移過程。如傳統(tǒng)的手機(jī)中，通常用一個(gè)DAC芯片將數(shù)字信號轉(zhuǎn)換成模擬信號傳送出去，但是在傳送之前需要一個(gè)混頻器芯片將基帶信號的頻率搬移到適合發(fā)射的頻率上去。所以使用兩個(gè)或更多的芯片完成這樣一個(gè)功能可能是低效的。DAC將數(shù)字信號轉(zhuǎn)換成模擬信號的過程是通過在每個(gè)轉(zhuǎn)換的時(shí)鐘周期保持?jǐn)?shù)字輸入信號的值來實(shí)現(xiàn)的。而這樣一個(gè)保持過程便是由開關(guān)所實(shí)現(xiàn)的，在時(shí)域上開關(guān)函數(shù)與輸入信號完成的是卷積的過程，而在頻域里開關(guān)信號完成的是對輸入信號的濾波調(diào)制的過程。傳統(tǒng)的雙差分開關(guān)結(jié)構(gòu)雖然有能力消除由于不理想的開關(guān)所引起的非線性問題， 但是對于那些與輸入數(shù)據(jù)相關(guān)的非線性來說效果甚微。同時(shí)輸出的信號的頻率只能位于第一奈奎斯特范圍，對輸出信號的無法實(shí)現(xiàn)上變頻功能。

發(fā)明內(nèi)容
本發(fā)明的技術(shù)解決問題是克服現(xiàn)有技術(shù)的不足，提供了一種混頻DAC開關(guān)電路的控制方法。采用本發(fā)明解決了傳統(tǒng)高性能DAC輸出噪聲對輸入控制開關(guān)信號具有較強(qiáng)依賴性的缺點(diǎn)，解決其輸出信號頻率范圍受限的不足，不僅提高了 DAC的靜態(tài)線性度及其動(dòng)態(tài)范圍，同時(shí)實(shí)現(xiàn)了多種模式上變頻的功能，使DAC同時(shí)具有了混頻器的功能。本發(fā)明的技術(shù)解決方案是一種混頻DAC開關(guān)電路的控制方法，可實(shí)現(xiàn)輸入的數(shù)字信號向模擬信號轉(zhuǎn)過過程中的變頻輸出，通過以下步驟進(jìn)行控制(1)構(gòu)建DAC開關(guān)單路，所述DAC開關(guān)單路包括單元譯碼電路、模式選擇電路和開關(guān)陣列，所述單元譯碼電路的輸入端與輸入的數(shù)字信號D，以及輸入的時(shí)鐘信號elk相連；所述模式選擇電路的輸入端與單元譯碼電路的8路輸出信號Vl V8，以及模式控制信號El E3相連；所述開關(guān)陣列由8個(gè)MOS管Sl S8組成，Sl S8的源極均與電流源相連，Sl S8的柵極分別與開關(guān)選擇信號Gl G8按序號對應(yīng)相連，其中，Si、S3、S5、S7為一組，Si、S3、S5、S7的漏極相連組成輸出端Ip, S2、S4、S6、S8為另一組，S2、S4、S6、S8的漏極相連組成輸出端h ；(2)當(dāng)單元譯碼電路有數(shù)字信號D輸入時(shí)，對D、elk以及elk經(jīng)過90°移相后的 clk_S90進(jìn)行譯碼使得在時(shí)鐘信號elk的每1/4周期內(nèi)，產(chǎn)生1路有效信號輸出和7路無效信號輸出，并將產(chǎn)生的輸出信號Vl V8輸出到模式選擇電路；(3)模式選擇電路在接收到輸入的Vl V8時(shí)，同時(shí)根據(jù)輸入的模式控制信號 El E3選擇用于確定開關(guān)陣列輸出模式的開關(guān)選擇信號；所述開關(guān)陣列輸出模式包括正常模式、回零模式、雙向雙極性電平模式、四相雙極性電平模式和四相三極性電平模式；若輸出模式為正常模式，則在一個(gè)周期內(nèi)，開關(guān)選擇信號僅使一組開關(guān)始終處于導(dǎo)通狀態(tài)；若輸出模式為回零模式，則在一個(gè)周期中，開關(guān)選擇信號使一組開關(guān)在前半個(gè)周期中處于導(dǎo)通狀態(tài)，使兩組開關(guān)在后半個(gè)周期中均處于關(guān)閉狀態(tài)；若輸出模式為雙向雙極性電平模式，則在一個(gè)周期中，開關(guān)選擇信號在前半個(gè)周期使一組開關(guān)處于導(dǎo)通狀態(tài)，在后半個(gè)周期使另一組開關(guān)處于導(dǎo)通狀態(tài)；若輸出模式信號選擇四相雙極性電平模式，則在一個(gè)周期中，開關(guān)選擇信號在第 1/4周期和第3/4周期使一組開關(guān)處于導(dǎo)通狀態(tài)，在第2/4周期和第4/4周期使另一組開關(guān)處于導(dǎo)通狀態(tài)；若輸出模式信號選擇四相三極性電平模式，則在一個(gè)周期中，開關(guān)選擇信號在第 1/4周期和第3/4周期分別使兩組開關(guān)先后處于導(dǎo)通狀態(tài)，在第2/4周期和第4/4周期使兩組開關(guān)均處于關(guān)閉狀態(tài)；(4)開關(guān)陣列接收由模式選擇電路輸出的開關(guān)選擇信號Gl G8，并根據(jù)開關(guān)選擇信號Gl G8產(chǎn)生與輸入數(shù)字信號D相對應(yīng)的模擬輸出信號；開關(guān)陣列根據(jù)開關(guān)選擇信號 Gl G8的輸出規(guī)則為當(dāng)G1、G3、G5、G7中任何一個(gè)有效時(shí)，則S1、S3、S5、S7中對應(yīng)的MOS管將導(dǎo)通，且 S2、S4、S6、S8均截止，Ip輸出相應(yīng)的模擬量，h無輸出；當(dāng)G2、G4、G5、G8中任何一個(gè)有效時(shí)，則S2、S4、S6、S8中對應(yīng)的MOS管將導(dǎo)通，且 S1、S3、S5、S7均截止，h輸出相應(yīng)的模擬量，Ip無輸出。本發(fā)明與現(xiàn)有技術(shù)相比具有如下優(yōu)點(diǎn)1、該技術(shù)解決了傳統(tǒng)雙差分開關(guān)存在的輸出噪聲對輸入信號依賴的缺點(diǎn)，通過開關(guān)選擇信號選擇開關(guān)陣列中MOS管的導(dǎo)通狀態(tài)，通過不同開關(guān)的輸出實(shí)現(xiàn)了將噪聲向固定頻率毛刺的轉(zhuǎn)化，提高了輸出的靜態(tài)線性度與動(dòng)態(tài)范圍。2、本發(fā)明解決了現(xiàn)有技術(shù)中的四開關(guān)技術(shù)變頻模式受限和變頻頻帶不足的問題， 可實(shí)現(xiàn)五種模式的變頻輸出，使輸出的模擬信號涵蓋第一至第五奈奎斯特所有區(qū)間。3、本發(fā)明通過單元譯碼電路、模式選擇電路和開關(guān)陣列的組合，實(shí)現(xiàn)了對輸入數(shù)字信號向模擬信號的轉(zhuǎn)換以及對模擬信號的混頻功能，降低了基帶發(fā)射機(jī)的設(shè)計(jì)難度。


圖1為本發(fā)明電路圖；圖2為單元譯碼電路結(jié)構(gòu)圖；圖3為模式選擇電路結(jié)構(gòu)圖；圖4為不同輸出模式波形圖；圖5為不同輸出模式開關(guān)函數(shù)頻譜圖；圖6為本發(fā)明流程圖。
具體實(shí)施例方式下面就結(jié)合附圖對本發(fā)明做進(jìn)一步介紹。如下所示，為本發(fā)明的英文縮寫說明DAC =Digital to Analog Converter，數(shù)字到模擬轉(zhuǎn)換器RZ Re turn to zero,BPBL =Biphase Bipolar Level，雙向雙極電平QPBL Quad-phase Bipolar level，四相雙極電平QPTL Quad-phase triple level，四相三極電平Nyquist 奈奎斯特如圖6，為本發(fā)明流程圖。第一步構(gòu)建DAC開關(guān)單路；第二步單元譯碼電路譯碼；第三步模式選擇電路的進(jìn)行模式選擇；第四步開關(guān)陣列輸出。下面就分別進(jìn)行介紹。(1)構(gòu)建DAC開關(guān)單路如圖1所示，為本發(fā)明電路圖。電路包括單元譯碼電路、模式選擇電路和開關(guān)陣列。單元譯碼電路輸入端與輸入的數(shù)字信號D，以及輸入的時(shí)鐘信號elk相連，輸出端用于輸出譯碼輸出信號Vl V8。模式選擇電路的輸入端與單元譯碼電路的輸出端相連，接收譯碼輸出信號Vl V8，同時(shí)，模式選擇電路還具有三路用于接收模式控制信號El E3 的輸入端。模式選擇電路的輸出端用于輸出控制開關(guān)陣列的8路開關(guān)選擇信號Gl G8。 開關(guān)陣列由8個(gè)MOS管Sl S8組成，Sl S8的柵極分別按需要同Gl G8相連。(2)單元譯碼電路譯碼方法單元譯碼電路的輸入信號為數(shù)字信號D和時(shí)鐘信號clk，經(jīng)過譯碼產(chǎn)生8路譯碼輸出信號Vl V8用于在每1/4個(gè)周期內(nèi)，選擇1個(gè)MOS管導(dǎo)通，7個(gè)MOS管關(guān)閉，即使每次輸出的Vl V8中將包含1路有效信號和7路無效信號，為此單元譯碼電路的設(shè)計(jì)方法如下設(shè)1路有效信號定義為邏輯“0”，無效信號定義成邏輯“ 1 ”，對輸入的時(shí)鐘信號elk 進(jìn)行90°移相，從而構(gòu)成三路譯碼輸入信號為D、elk和clk_90。當(dāng)D、elk、clk_S90分為1、1、0時(shí)，若選擇讓Vl有效，V2 V8無效，根據(jù)表1所示的卡諾圖，我們選擇圈“O”，故Fi = D&Clk&elk_S90 ,所以71 = ￡>&^&說_仍0，當(dāng)D、
clk、clk_S90分別為010、111、011、101、001、100、000時(shí)，讓V2 V8依次導(dǎo)通，依次應(yīng)用卡
諾圖原理，推出了譯碼電路模塊。
權(quán)利要求
1. 一種混頻DAC開關(guān)電路的控制方法，可實(shí)現(xiàn)輸入的數(shù)字信號向模擬信號轉(zhuǎn)過過程中的變頻輸出，其特征在于通過以下步驟進(jìn)行控制(1)構(gòu)建DAC開關(guān)單路，所述DAC開關(guān)單路包括單元譯碼電路、模式選擇電路和開關(guān)陣列，所述單元譯碼電路的輸入端與輸入的數(shù)字信號D，以及輸入的時(shí)鐘信號elk相連； 所述模式選擇電路的輸入端與單元譯碼電路的8路輸出信號Vl V8，以及模式控制信號 El E3相連；所述開關(guān)陣列由8個(gè)MOS管Sl S8組成，Sl S8的源極均與電流源相連， Sl S8的柵極分別與開關(guān)選擇信號Gl G8按序號對應(yīng)相連，其中，S1、S3、S5、S7為一組， S1、S3、S5、S7的漏極相連組成輸出端Ip, S2、S4、S6、S8為另一組，S2、S4、S6、S8的漏極相連組成輸出端h ；(2)當(dāng)單元譯碼電路有數(shù)字信號D輸入時(shí)，對D、clk以及elk經(jīng)過90°移相后的clk_ S90進(jìn)行譯碼使得在時(shí)鐘信號elk的每1/4周期內(nèi)，產(chǎn)生1路有效信號輸出和7路無效信號輸出，并將產(chǎn)生的輸出信號Vl V8輸出到模式選擇電路；(3)模式選擇電路在接收到輸入的Vl V8時(shí)，同時(shí)根據(jù)輸入的模式控制信號El E3選擇用于確定開關(guān)陣列輸出模式的開關(guān)選擇信號；所述開關(guān)陣列輸出模式包括正常模式、回零模式、雙向雙極性電平模式、四相雙極性電平模式和四相三極性電平模式；若輸出模式為正常模式，則在一個(gè)周期內(nèi)，開關(guān)選擇信號僅使一組開關(guān)始終處于導(dǎo)通狀態(tài)；若輸出模式為回零模式，則在一個(gè)周期中，開關(guān)選擇信號使一組開關(guān)在前半個(gè)周期中處于導(dǎo)通狀態(tài)，使兩組開關(guān)在后半個(gè)周期中均處于關(guān)閉狀態(tài)；若輸出模式為雙向雙極性電平模式，則在一個(gè)周期中，開關(guān)選擇信號在前半個(gè)周期使一組開關(guān)處于導(dǎo)通狀態(tài)，在后半個(gè)周期使另一組開關(guān)處于導(dǎo)通狀態(tài)；若輸出模式信號選擇四相雙極性電平模式，則在一個(gè)周期中，開關(guān)選擇信號在第1/4 周期和第3/4周期使一組開關(guān)處于導(dǎo)通狀態(tài)，在第2/4周期和第4/4周期使另一組開關(guān)處于導(dǎo)通狀態(tài)；若輸出模式信號選擇四相三極性電平模式，則在一個(gè)周期中，開關(guān)選擇信號在第1/4 周期和第3/4周期分別使兩組開關(guān)先后處于導(dǎo)通狀態(tài)，在第2/4周期和第4/4周期使兩組開關(guān)均處于關(guān)閉狀態(tài)；(4)開關(guān)陣列接收由模式選擇電路輸出的開關(guān)選擇信號Gl G8，并根據(jù)開關(guān)選擇信號 Gl G8產(chǎn)生與輸入數(shù)字信號D相對應(yīng)的模擬輸出信號；開關(guān)陣列根據(jù)開關(guān)選擇信號Gl G8的輸出規(guī)則為當(dāng)Gl、G3、G5、G7中任何一個(gè)有效時(shí)，則Si、S3、S5、S7中對應(yīng)的MOS管將導(dǎo)通，且S2、 S4、S6、S8均截止，Ip輸出相應(yīng)的模擬量，h無輸出；當(dāng)G2、G4、G5、G8中任何一個(gè)有效時(shí)，則S2、S4、S6、S8中對應(yīng)的MOS管將導(dǎo)通，且Si、 S3、S5、S7均截止，In輸出相應(yīng)的模擬量，Ip無輸出。
全文摘要
本發(fā)明公開了一種混頻DAC開關(guān)電路的控制方法，包括構(gòu)建DAC開關(guān)單路，所述DAC開關(guān)電路包括單元譯碼電路、模式選擇電路和開關(guān)陣列；利用單元譯碼電路對輸入的數(shù)字信號進(jìn)行譯碼并將信號輸出到模式選擇電路；模式選擇電路根據(jù)模式控制信號選擇開關(guān)陣列的輸出模式，并根據(jù)輸出模式將單元譯碼電路輸入的信號轉(zhuǎn)換為開關(guān)選擇信號輸出到開關(guān)陣列；開關(guān)陣列根據(jù)開關(guān)選擇信號產(chǎn)生模擬量輸出。本發(fā)明解決了傳統(tǒng)高性能DAC輸出噪聲對輸入控制開關(guān)信號具有較強(qiáng)依賴性的缺點(diǎn)，解決其輸出信號頻率范圍受限的不足，不僅提高了DAC的靜態(tài)線性度及其動(dòng)態(tài)范圍，同時(shí)實(shí)現(xiàn)了多種模式上變頻的功能，使DAC同時(shí)具有了混頻器的功能。
文檔編號H03M1/08GK102355262SQ201110182500
公開日2012年2月15日 申請日期2011年6月29日 優(yōu)先權(quán)日2011年6月29日
發(fā)明者孔瀛, 彭新芒, 王宗民, 王立果, 管海濤 申請人:中國航天科技集團(tuán)公司第九研究院第七七二研究所, 北京時(shí)代民芯科技有限公司