專利名稱：基于hbt器件的可預(yù)置d觸發(fā)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路設(shè)計(jì)技術(shù)領(lǐng) 域，涉及觸發(fā)器，尤其涉及一種基于HBT器件的可預(yù)置D觸發(fā)器，可用于程序分頻器中。
背景技術(shù)：
程序分頻器是鎖相式頻率合成器中的重要組成部分，頻率合成器的許多重要特性都與程序分頻器的性能有關(guān)，比如程序分頻器的工作速度限制了頻率合成器輸出信號(hào)的最高頻率，它的相位噪聲影響頻率合成器的帶內(nèi)相位噪聲。因此提升程序分頻器的速度、降低程序分頻器的相位噪聲，對(duì)于一個(gè)高性能頻率合成器就顯得尤為重要。程序分頻器與固定分頻器的根本區(qū)別就是程序分頻器的分頻比在一定范圍內(nèi)連續(xù)可變，分頻比是可編程的。一般程序分頻器的結(jié)構(gòu)示意圖如圖1所示，其采用簡(jiǎn)單的二進(jìn)制異步計(jì)數(shù)器結(jié)構(gòu)實(shí)現(xiàn)分頻功能，主要由可預(yù)置D觸發(fā)器構(gòu)成。一個(gè)含有N級(jí)可預(yù)置D觸發(fā)器的程序分頻器能實(shí)現(xiàn)2-2n任意自然數(shù)連續(xù)可變分頻，其分頻比控制方式為N位二進(jìn)制值輸入，其中N >2。由于可預(yù)置D觸發(fā)器是組成程序分頻器的主要成份，所以提高可預(yù)置D觸發(fā)器的性能就可以提高程序分頻器的性能，進(jìn)而改善頻率合成器的性能。圖2是可預(yù)置D觸發(fā)器電路單元的示意圖。目前，可預(yù)置的D觸發(fā)器一般都采用MOS管搭建。如文獻(xiàn)“2003IEEE Conferenceon Electron Devices and Solid-State Circuits, pp. 269-272《A 2GHz programmablecounter with new re-loadable D flip-flop》”i艮道了由 M. A. D0、X. P. Yu禾口 J. G. Ma等人設(shè)計(jì)的一個(gè)可預(yù)置D觸發(fā)器，該D觸發(fā)器采用真單相結(jié)構(gòu)，其由21個(gè)MOS管搭建起來(lái)的。這個(gè)可預(yù)置D觸發(fā)器由于采用MOS管搭建，因而存在如下缺點(diǎn)1)工作速度慢，不適合應(yīng)用于高速程序分頻器；2)相位噪聲高，使整個(gè)程序分頻器的相位噪聲高；3)工作頻率低，不適合應(yīng)用于較高頻段的程序分頻器。

發(fā)明內(nèi)容
本發(fā)明的目的在于避免上述已有技術(shù)的缺點(diǎn)，提出一種基于HBT器件的可預(yù)置D 觸發(fā)器，以降低相位噪聲，提高工作速度和工作頻率。為實(shí)現(xiàn)上述目的，本發(fā)明包括第一鎖存器和第二鎖存器，其中第二鎖存器的差分輸出端連接有預(yù)置電路，該預(yù)置電路采用差分結(jié)構(gòu)，用于對(duì)外部電路輸入的預(yù)置信號(hào)進(jìn)行采樣并輸出；第一鎖存器、第二鎖存器和預(yù)置電路的電流信號(hào)輸入端連接有選擇電路，用于選擇工作電路，即當(dāng)外界輸入給選擇電路的正相選擇信號(hào)LDP為低電平、反相選擇信號(hào)LDN為高電平時(shí)，選擇第一鎖存器和第二鎖存器工作，反之選擇預(yù)置電路工作，以實(shí)現(xiàn)整個(gè)D觸發(fā)器的工作模式在觸發(fā)器模式和預(yù)置模式之間的切換；該第一鎖存器、第二鎖存器、預(yù)置電路和選擇電路中的所有晶體管均采用異質(zhì)結(jié)雙極晶體管HBT。所述第一鎖存器，包括第一差分電路Ql和Q2、第二差分電路Q5和Q6和第一交叉耦合電路Q3和Q4，該第一差分電路Ql和Q2的集電極分別與第一交叉耦合電路Q3和 Q4的集電極相連；第二差分電路中的Q5集電極與第一差分電路Ql和Q2的發(fā)射極連接，第二差分電路中的Q6與第一交叉耦合電路Q3和Q4的發(fā)射極連接。所述第二鎖存器，包括第三差分電路Q8和Q9、第四差分電路Q12和Q13和第二交叉耦合電路QlO和Ql 1，該第三差分電路Q8和Q9的集電極分別與第二交叉耦合電路QlO和 Qll的集電極相連；第四差分電路中的Q12集電極與第三差分電路Q8和Q9的發(fā)射極連接， 第四差分電路中的Q13與第二交叉耦合電路QlO和Qll的發(fā)射極連接。所述預(yù)置電路，包括第五差分電路Q15和Q16以及晶體管Q17，該晶體管Q17的集電極與其基極相連后，與第五差分電路Q15和Q16的發(fā)射極相連，為第五差分電路Q15和 Q16提供直流偏置；該第五差分電路Q15和Q16的集電極分別與第二交叉耦合電路QlO和 Qll的集電極相連，用于對(duì)外界輸入的預(yù)置信號(hào)采樣并輸出。所述選擇電路，包括晶體管Q7、晶體管Q14和晶體管Q18，該晶體管Q7的發(fā)射極與晶體管Q18的發(fā)射極相連，組成一個(gè)差分對(duì)，用作選擇工作模式的開(kāi)關(guān)，同時(shí)該晶體管Q7的基極與晶體管Q14的基極相連，以使晶體管Q7和晶體管Q14能同時(shí)開(kāi)啟和關(guān)斷；該晶體管 Q14的發(fā)射極與晶體管Q18的發(fā)射極相連，組成一個(gè)差分對(duì)，用作選擇工作模式的開(kāi)關(guān)；所述晶體管Q7、晶體管Q14和晶體管Q18的發(fā)射極均與用作電流源的晶體管Q19的集電極相連，以得到一個(gè)穩(wěn)定的電流。本發(fā)明與現(xiàn)有技術(shù)相比具有如下優(yōu)點(diǎn)1)由于本發(fā)明中第二鎖存器的差分輸出端連接有預(yù)置電路，使整個(gè)可預(yù)置觸發(fā)器能實(shí)現(xiàn)預(yù)置功能，并且工作速度快，可適用于高速的程序分頻器中；2)由于本發(fā)明中第一鎖存器、第二鎖存器和預(yù)置電路的電流信號(hào)輸入端連接有選擇電路，使可預(yù)置D觸發(fā)器能實(shí)現(xiàn)工作模式的切換，并且切換速度快，進(jìn)而提高整個(gè)程序分頻器的工作速度；3)由于本發(fā)明采用了異質(zhì)結(jié)雙極晶體管HBT，該晶體管相噪特性優(yōu)良、頻率特性好，所以由其搭建的可預(yù)置D觸發(fā)器的相位噪聲低、工作頻率高。


圖1是現(xiàn)有程序分頻器的結(jié)構(gòu)示意圖；圖2是現(xiàn)有可預(yù)置D觸發(fā)器電路單元示意圖；圖3是本發(fā)明基于HBT器件的可預(yù)置D觸發(fā)器的結(jié)構(gòu)框圖；圖4是本發(fā)明基于HBT器件的可預(yù)置D觸發(fā)器的電路原理圖；圖5是本發(fā)明的仿真結(jié)果圖。
具體實(shí)施例方式為使本發(fā)明的技術(shù)方案更加清楚明白，以下結(jié)合具體實(shí)施例，并參照附圖，對(duì)本發(fā)明進(jìn)一步詳細(xì)說(shuō)明。參照?qǐng)D3，本發(fā)明提供的可預(yù)置D觸發(fā)器包括第一鎖存器1、第二鎖存器2、預(yù)置電路3和選擇電路4。其中，第一鎖存器1的差分輸出連接第二鎖存器2的差分輸入，兩者相連構(gòu)成一個(gè)主從結(jié)構(gòu)的D觸發(fā)器；第二鎖存器2的差分輸出與預(yù)置電路3連接，該預(yù)置電路3采用差分結(jié)構(gòu)，其對(duì)外部電路輸入的預(yù)置信號(hào)進(jìn)行采樣并輸出；第一鎖存器1、第二鎖存器2和預(yù)置電路3的電流信號(hào)輸入端與選擇電路4連接，由選擇電路4控制整個(gè)可預(yù)置 D觸發(fā)器實(shí)現(xiàn)觸發(fā)器功能或預(yù)置功能。參照?qǐng)D4，所述的可預(yù)置D觸發(fā)器中，各個(gè)單元電路的結(jié)構(gòu)如下第一鎖存器1，主要由第一差分電路Ql和Q2，第二差分電路Q5和Q6，第一交叉耦合電路Q3和Q4，偏置電阻Rl和R2組成。該第一差分電路Ql和Q2的集電極分別與偏置電阻Rl和R2相連，使偏置電阻Rl和R2為第一差分電路Ql和Q2提供直流偏置，同時(shí)，第一差分電路中Ql和Q2的集電極分別與第一交叉耦合電路Q3和Q4的集電極相連，以使第一差分電路Ql和Q2采樣得到的信號(hào)輸出給第一交叉耦合電路Q3和Q4 ；第二差分電路中Q5 的集電極與第一差分電路中Ql和Q2的發(fā)射極連接，使外界輸入給Q5的正相時(shí)鐘信號(hào)CLKP 能控制第一差分電路中Ql和Q2的電流大小，第二差分電路中Q6的集電極與第一交叉耦合電路中Q3和Q4的發(fā)射極連接，使外界輸入給Q6的反相時(shí)鐘信號(hào)CLKN能控制第一交叉耦合電路Q3和Q4的電流大小。所述第一鎖存器1只有在可預(yù)置D觸發(fā)器處于觸發(fā)器工作模式時(shí)開(kāi)始工作，工作時(shí)，當(dāng)輸入正相時(shí)鐘信號(hào)CLKP為高電平、反相時(shí)鐘信號(hào)CLKN為低電平時(shí)，第一鎖存器1對(duì)輸入的正相數(shù)據(jù)信號(hào)DP和反相數(shù)據(jù)信號(hào)DN進(jìn)行采樣，并且輸出給第二鎖存器2 ；當(dāng)輸入的正相時(shí)鐘信號(hào)CLKP為低電平、反相時(shí)鐘信號(hào)CLKN為高電平時(shí)，其輸出第一交叉耦合電路Q3和Q4鎖存的信號(hào)給第二鎖存器2。第二鎖存器2，主要由第三差分電路Q8和Q9，第四差分電路Q12和Q13，第二交叉耦合電路QlO和Q11，偏置電阻R3和R4組成。該第三差分電路Q8和Q9的集電極分別與偏置電阻R3和R4相連，使偏置電阻R3和R4為第三差分電路Q8和Q9提供直流偏置，同時(shí)， 第三差分電路Q8和Q9的集電極分別與第二交叉耦合電路中QlO和Qll的集電極相連，以將第三差分電路Q8和Q9采樣得到的信號(hào)輸出給第二交叉耦合電路QlO和Qll ；第四差分電路Q12的集電極與第一差分電路Ql和Q2的發(fā)射極連接，以通過(guò)外界輸給Q12的反相時(shí)鐘信號(hào)CLKN來(lái)控制第三差分電路Q8和Q9的電流大小，第四差分電路Q13的集電極與第二交叉耦合電路QlO和Qll的發(fā)射極連接，以通過(guò)外界輸給Q13的正相時(shí)鐘信號(hào)CLKP來(lái)控制第二交叉耦合電路QlO和Qll的電流大小。所述第二鎖存器2只有在可預(yù)置D觸發(fā)器處于觸發(fā)器工作模式時(shí)開(kāi)始工作，工作時(shí)，當(dāng)輸入的正相時(shí)鐘信號(hào)CLKP為低電平、反相時(shí)鐘信號(hào) CLKN為高電平時(shí)，第二鎖存器2對(duì)第一鎖存器1輸入的信號(hào)進(jìn)行采樣后輸出；當(dāng)輸入的正相時(shí)鐘信號(hào)CLKP為高電平、反相時(shí)鐘信號(hào)CLKN為低電平時(shí)，其輸出第二交叉耦合電路QlO 和Qll中鎖存的信號(hào)。預(yù)置電路3，主要由第五差分電路Q15和Q16，晶體管Q17組成。該晶體管Q17的集電極與其基極相連后，與第五差分電路Q15和Q16的發(fā)射極相連，為第五差分電路Q15和 Q16提供直流偏置；該第五差分電路Q5和Q16的集電極分別與第二交叉耦合電路QlO和 Qll的集電極相連，用于對(duì)外界輸入的預(yù)置信號(hào)采樣并輸出。所述預(yù)置電路3只有在可預(yù)置 D觸發(fā)器處于預(yù)置工作模式時(shí)開(kāi)始工作，工作時(shí)，預(yù)置電路3對(duì)外界輸入的預(yù)置信號(hào)進(jìn)行采樣后輸出。選擇電路4，主要由晶體管Q7，晶體管Q14，晶體管Q18組 成。該晶體管Q7的發(fā)射極與晶體管Q18的發(fā)射極相連，組成一個(gè)差分對(duì)，用作選擇工作模式的開(kāi)關(guān)，同時(shí)該晶體管Q7 的基極與晶體管Q14的基極相連，以使這兩個(gè)晶體管Q7和Q14能同時(shí)開(kāi)啟和關(guān)斷；該晶體管Q14的發(fā)射極與晶體管Q18的發(fā)射極相連，組成一個(gè)差分對(duì)，用作選擇工作模式的開(kāi)關(guān)； 所述晶體管Q7、晶體管Q14和晶體管Q18的發(fā)射極均與用作電流源的晶體管Q19的集電極相連，以得到一個(gè)穩(wěn)定的電流。該選擇電路4用于選擇工作電路，即當(dāng)外界輸入給選擇電路 4的正相選擇信號(hào)LDP為低電平、反相選擇信號(hào)LDN為高電平時(shí)，選擇第一鎖存器1和第二鎖存器2工作，反之選擇預(yù)置電路3工作，以實(shí)現(xiàn)整個(gè)D觸發(fā)器的工作模式在觸發(fā)器模式和預(yù)置模式之間的切換。以上所述的第一鎖存器 1、第二鎖存器2、預(yù)置值電路3和選擇電路4中的所有晶體管，即晶體管Q1-Q19，均采用異質(zhì)結(jié)雙極晶體管HBT，由于該晶體管相噪特性優(yōu)良、頻率特性好，所以由其搭建的可預(yù)置D觸發(fā)器的相位噪聲低、工作頻率高。本發(fā)明的工作原理如下當(dāng)正相選擇信號(hào)LDP為高電平、反相選擇信號(hào)LDN為低電平時(shí)，本發(fā)明的可預(yù)置D 觸發(fā)器工作在預(yù)置模式下。此時(shí)，晶體管Q18開(kāi)啟，晶體管Q7和Q14關(guān)斷，因此第一鎖存器 1和第二鎖存器2不工作，預(yù)置電路3開(kāi)始工作。當(dāng)正相預(yù)置信號(hào)LvP為高電平、反相預(yù)置信號(hào)LvN為低電平時(shí)，晶體管Q15開(kāi)啟，輸出信號(hào)QN為低電平，同時(shí)晶體管Q16關(guān)斷，輸出信號(hào)QP為高電平；當(dāng)正相預(yù)置信號(hào)LvP為低電平、反相預(yù)置信號(hào)LvN為高電平時(shí)，晶體管Q15 關(guān)斷，輸出信號(hào)QN為高電平，同時(shí)晶體管Q16開(kāi)啟，輸出信號(hào)QP為低電平。由以上分析可知，所述的可預(yù)置D觸發(fā)器的輸出信號(hào)的電平變化與預(yù)置信號(hào)的一致，即實(shí)現(xiàn)了預(yù)置功能。當(dāng)正相選擇信號(hào)LDP為高電平、反相選擇信號(hào)LDN為高電平時(shí)，本發(fā)明的可預(yù)置D 觸發(fā)器工作在觸發(fā)器模式下。此時(shí)，晶體管Q18關(guān)斷，晶體管Q7和Q14開(kāi)啟，因此第一鎖存器1和第二鎖存器2工作，預(yù)置電路3不工作。當(dāng)輸入的正相時(shí)鐘信號(hào)CLKP為高電平、反相時(shí)鐘信號(hào)CLKN為低電平時(shí)，第一鎖存器1對(duì)輸入的正相數(shù)據(jù)信號(hào)DP和反相數(shù)據(jù)信號(hào)DN 進(jìn)行采樣并輸出，第二鎖存器2輸出第二交叉耦合電路QlO和Qll中鎖存的信號(hào)；當(dāng)輸入的正相時(shí)鐘信號(hào)CLKP為低電平、反相時(shí)鐘信號(hào)CLKN為高電平時(shí)，第一鎖存器1輸出第一交叉耦合電路QlO和Qll中鎖存的信號(hào)，第二鎖存器2對(duì)輸入的信號(hào)進(jìn)行采樣并輸出。由上述分析可知，在正相時(shí)鐘信號(hào)CLKP的下降沿到來(lái)時(shí)，所述的可預(yù)置D觸發(fā)器對(duì)輸入的DP和DN 信號(hào)進(jìn)行采樣然后分別通過(guò)輸出端QP和QN輸出，即實(shí)現(xiàn)了觸發(fā)器的功能。本發(fā)明的效果可通過(guò)以下仿真進(jìn)一步說(shuō)明1.仿真條件在微波仿真軟件ADS中，設(shè)置可預(yù)置D觸發(fā)器輸入的正相時(shí)鐘信號(hào) CLKP和反相時(shí)鐘信號(hào)CLKN為相位相反、頻率均為3GHz的方波信號(hào)；設(shè)置輸入的正相預(yù)置信號(hào)LvP為高電平6. 5V、反相預(yù)置信號(hào)LvN為低電平5. 8V ；設(shè)置輸入的正相選擇信號(hào)LDP 和反相選擇信號(hào)LDN為相位相反、頻率均為200MHz的方波信號(hào)；并設(shè)置輸入的正相數(shù)據(jù)信號(hào)DP和反相數(shù)據(jù)信號(hào)DN分別為相位相反、頻率均為700MHz的方波信號(hào)。2.仿真內(nèi)容及結(jié)果在上述仿真條件下，對(duì)本發(fā)明的可預(yù)置D觸發(fā)器進(jìn)行瞬態(tài)仿真，仿真得到的輸出信號(hào)的波形圖如圖5所示。由圖5可知，在前面2. 5ns時(shí)間里，正相選擇信號(hào)LDP為高電平、反相選擇信號(hào)LDN為低電平，此時(shí)正相輸出信號(hào)QP維持高電平、反向輸出信號(hào)QN維持低電平，即輸出信號(hào)與預(yù)置信號(hào)保持一致，可見(jiàn)該可預(yù)置D觸發(fā)器實(shí)現(xiàn)了預(yù)置功能；在之后的2. 5ns時(shí)間里，正相選擇信號(hào)LDP為低電平、反相選擇信號(hào)LDN為高電平，在正相時(shí)鐘信號(hào)CLKP的下降沿到來(lái)時(shí)，輸出信號(hào)的電平變化與輸入數(shù)據(jù)信號(hào)的電平變化保持一致，可見(jiàn)該可預(yù)置D觸發(fā)器實(shí)現(xiàn)了 D觸發(fā)器功能。由以上仿真結(jié)果可知，本發(fā)明能實(shí)現(xiàn)可預(yù)置D觸發(fā)器的功能，且工作頻率高，至少能工作在3GHz，適合應(yīng)用于高速程序分頻器中。以上描述僅是本發(fā)明的一個(gè)具體實(shí)例，顯然對(duì)于本領(lǐng)域的專業(yè)人員來(lái)說(shuō)，在了解了本發(fā)明內(nèi)容和原理后，都可能在不背離本發(fā)明原理、結(jié)構(gòu)的情況下，進(jìn)行形式和細(xì)節(jié)上的各種修正 和改變，但是這些基于本發(fā)明思想的修正和改變?nèi)栽诒景l(fā)明的權(quán)利要求保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種基于HBT器件的可預(yù)置D觸發(fā)器，包括第一鎖存器(1)和第二鎖存器(2)，其特征在于第二鎖存器(2)的差分輸出端連接有預(yù)置電路(3)，該預(yù)置電路(3)采用差分結(jié)構(gòu)，用于對(duì)外部電路輸入的預(yù)置信號(hào)進(jìn)行采樣并輸出；第一鎖存器(1)、第二鎖存器(2)和預(yù)置電路(3)的電流信號(hào)輸入端連接有選擇電路 (4)，用于選擇工作電路，即當(dāng)外界輸入給選擇電路(4)的正相選擇信號(hào)LDP為低電平、反相選擇信號(hào)LDN為高電平時(shí)，選擇第一鎖存器(1)和第二鎖存器(2)工作，反之選擇預(yù)置電路 (3)工作，以實(shí)現(xiàn)整個(gè)D觸發(fā)器的工作模式在觸發(fā)器模式和預(yù)置模式之間的切換；所述第一鎖存器(1)、第二鎖存器(2)、預(yù)置電路(3)和選擇電路(4)中的所有晶體管均采用異質(zhì)結(jié)雙極晶體管HBT。
2.根據(jù)權(quán)利要求1所述的可預(yù)置D觸發(fā)器，其特征在于第一鎖存器(1)包括第一差分電路(Q1，Q2)、第二差分電路(Q5，Q6)和第一交叉耦合電路(Q3，Q4)，該第一差分電路(Q1， Q2)的集電極分別與第一交叉耦合電路(Q3，Q4)的集電極相連；第二差分電路中的Q5集電極與第一差分電路(Q1，Q2)的發(fā)射極連接，第二差分電路中的Q6與第一交叉耦合電路(Q3， Q4)的發(fā)射極連接。
3.根據(jù)權(quán)利要求1所述的可預(yù)置D觸發(fā)器，其特征在于第二鎖存器(2)包括第三差分電路(Q8，Q9)、第四差分電路(Q12，Q13)和第二交叉耦合電路(Q10，Qll)，該第三差分電路 (Q8，Q9)的集電極分別與第二交叉耦合電路(Q10，Qll)的集電極相連；第四差分電路中的 Q12集電極與第三差分電路(Q8，Q9)的發(fā)射極連接，第四差分電路中的Q13與第二交叉耦合電路(Q10，Q11)的發(fā)射極連接。
4.根據(jù)權(quán)利要求1所述的可預(yù)置D觸發(fā)器，其特征在于預(yù)置電路(3)包括第五差分電路(Q15，Q16)和晶體管Q17，該晶體管Q17的集電極與其基極相連后，與第五差分電路 (Q15、Q16)的發(fā)射極相連，為第五差分電路(Q15、Q16)提供直流偏置；該第五差分電路 (Q15，Q16)的集電極分別與第二交叉耦合電路(Qll，QlO)的集電極相連，用于對(duì)外界輸入的預(yù)置信號(hào)采樣并輸出。
5.根據(jù)權(quán)利要求1所述的可預(yù)置D觸發(fā)器，其特征在于選擇電路(4)包括晶體管Q7、 晶體管Q14和晶體管Q18，該晶體管Q7的發(fā)射極與晶體管Q18的發(fā)射極相連，組成一個(gè)差分對(duì)，用作選擇工作模式的開(kāi)關(guān)，同時(shí)該晶體管Q7的基極與晶體管Q14的基極相連，以使晶體管Q7和晶體管Q14能同時(shí)開(kāi)啟和關(guān)斷；該晶體管Q14的發(fā)射極與晶體管Q18的發(fā)射極相連，組成一個(gè)差分對(duì)，用作選擇工作模式的開(kāi)關(guān)；所述晶體管Q7、晶體管Q14和晶體管Q18 的發(fā)射極均與用作電流源的晶體管Q19的集電極相連，以得到一個(gè)穩(wěn)定的電流。
全文摘要
本發(fā)明公開(kāi)了一種基于HBT器件的可預(yù)置D觸發(fā)器，主要解決現(xiàn)有技術(shù)工作速度慢、相位噪聲高和工作頻率低的問(wèn)題。它包括第一鎖存器(1)、第二鎖存器(2)、預(yù)置電路(3)和選擇電路(4)。第二鎖存器的差分輸出與預(yù)置電路連接，該預(yù)置電路用于對(duì)外部電路輸入的預(yù)置信號(hào)進(jìn)行采樣并輸出，第一鎖存器、第二鎖存器和預(yù)置電路的電流信號(hào)輸入端與選擇電路連接，該選擇電路用于選擇工作電路；所述單元電路中所有晶體管均采用異質(zhì)結(jié)雙極晶體管。本發(fā)明在選擇信號(hào)的控制下能實(shí)現(xiàn)觸發(fā)器功能或預(yù)置功能，具有工作速度快、相位噪聲低以及工作頻率高等優(yōu)點(diǎn)，可應(yīng)用于高速程序分頻器中。
文檔編號(hào)H03K3/013GK102324913SQ20111018261
公開(kāi)日2012年1月18日 申請(qǐng)日期2011年6月30日 優(yōu)先權(quán)日2011年6月30日
發(fā)明者呂紅亮, 張玉娟, 張玉明, 張金燦, 楊實(shí), 項(xiàng)萍 申請(qǐng)人:西安電子科技大學(xué)