專利名稱：用于ISO14443 TypeA協(xié)議的凹槽信號(hào)恢復(fù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非接觸式卡領(lǐng)域,特別是涉及一種用于IS014443 TypeA(類型A)協(xié)議的凹槽信號(hào)恢復(fù)電路。
背景技術(shù)：
在IS014443 TypeA協(xié)議中，凹槽信號(hào)和時(shí)鐘信號(hào)為異步關(guān)系，且凹槽信號(hào)到來時(shí)，可能會(huì)出現(xiàn)沒有時(shí)鐘信號(hào)的情況。在這樣的情況下，后續(xù)的解碼電路使用的是異步解碼。由于目前針對(duì)IS014443 TypeA協(xié)議的解碼使用的是異步電路，因此，易受凹槽信號(hào)期間時(shí)鐘信號(hào)毛刺、競(jìng)爭(zhēng)冒險(xiǎn)等問題的影響，導(dǎo)致芯片可能會(huì)出現(xiàn)隱患。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種用于IS014443 TypeA協(xié)議的凹槽信號(hào)恢復(fù)電路，能減少時(shí)鐘信號(hào)毛刺和競(jìng)爭(zhēng)冒險(xiǎn)對(duì)電路的影響。為解決上述技術(shù)問題，本發(fā)明的用于IS014443 TypeA協(xié)議的凹槽信號(hào)恢復(fù)電路，包括一數(shù)據(jù)鎖存器，輸入的凹槽信號(hào)pause輸入到其使能端EN，其數(shù)據(jù)輸入端D輸入時(shí)鐘信號(hào)CLK,用于使能鎖存輸入時(shí)鐘信號(hào)CLK,該數(shù)據(jù)鎖存器輸出端Q輸出的信號(hào)sysclk作為電路的時(shí)鐘信號(hào)；第一 D觸發(fā)器，其數(shù)據(jù)輸入端D固定接高電平“1”，用于產(chǎn)生第一級(jí)凹槽信號(hào)的同步號(hào)；第二 D觸發(fā)器，與所述第一 D觸發(fā)器串聯(lián)連接，用于產(chǎn)生第二級(jí)凹槽信號(hào)的同步信號(hào);第三D觸發(fā)器，與所述第二 D觸發(fā)器串聯(lián)連接，用于產(chǎn)生第三級(jí)凹槽的同步信號(hào)；一數(shù)據(jù)同或門電路，其輸入端分別與所述第二 D觸發(fā)器和第三D觸發(fā)器的輸出端相連接，用于同或第二D觸發(fā)器和第三D觸發(fā)器的輸出；第四D觸發(fā)器，其數(shù)據(jù)輸入端D與所述數(shù)據(jù)同或門電路的輸出端相連接，用于采樣得到所需要的凹槽信號(hào)；一時(shí)鐘分頻器，其輸入端與所述第四D觸發(fā)器的輸出端相連接，用于對(duì)電路的時(shí)鐘信號(hào)進(jìn)行分頻；所述第一 D觸發(fā)器、第二 D觸發(fā)器、第三D觸發(fā)器、第四D觸發(fā)器和時(shí)鐘分頻器的時(shí)鐘輸入端與數(shù)據(jù)鎖存器的輸出端相連接；一 TypeA同步解碼電路，其輸入端分別與所述時(shí)鐘分頻器、第四D觸發(fā)器、數(shù)據(jù)鎖存器的輸出端相連接，使用同步的方式對(duì)凹槽信號(hào)進(jìn)行解碼。采用本發(fā)明的用于IS014443 TypeA協(xié)議的凹槽信號(hào)恢復(fù)電路，可以使IS014443TypeA協(xié)議的凹槽信號(hào)和時(shí)鐘信號(hào)產(chǎn)生同步關(guān)系，從而使后續(xù)解碼電路可以對(duì)凹槽信號(hào)進(jìn)行同步處理，即使用同步的方式對(duì)IS014443 TypeA協(xié)議的凹槽信號(hào)進(jìn)行解碼，減少時(shí)鐘毛刺和競(jìng)爭(zhēng)冒險(xiǎn)等對(duì)電路的影響，使芯片穩(wěn)定工作。


下面結(jié)合附圖與具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明附圖是用于IS014443 TypeA協(xié)議的凹槽信號(hào)恢復(fù)電路一實(shí)施例原理圖。
具體實(shí)施例方式參見附圖所示，所述用于IS014443 TypeA協(xié)議的凹槽信號(hào)恢復(fù)電路在本實(shí)施例中包括數(shù)據(jù)鎖存器100、第一 D觸發(fā)器110、第二 D觸發(fā)器120、第三D觸發(fā)器130、數(shù)據(jù)同或門電路140、第四D觸發(fā)器150、時(shí)鐘分頻器160和TypeA同步解碼電路170。數(shù)據(jù)鎖存器100，使用輸入的凹槽信號(hào)pause作為使能信號(hào)，輸入時(shí)鐘信號(hào)CLK作為其數(shù)據(jù)輸入端D的信號(hào)，通過數(shù)據(jù)鎖存器100后，在凹槽信號(hào)低電平期間的時(shí)鐘信號(hào)會(huì)被屏蔽，這樣，可以有效的屏蔽凹槽信號(hào)期間的時(shí)鐘信號(hào)毛刺，及在凹槽信號(hào)變化期間的競(jìng)爭(zhēng)·冒險(xiǎn)關(guān)系。數(shù)據(jù)鎖存器100輸出端Q的輸出信號(hào)sysclk可以作為電路的時(shí)鐘信號(hào)。輸入的凹槽信號(hào)pause和時(shí)鐘信號(hào)CLK為異步關(guān)系，且輸入的凹槽信號(hào)pause滿足IS014443類型A協(xié)議的要求。第一 D觸發(fā)器110，其反相復(fù)位端RSTN使用輸入的凹槽信號(hào)pause作為異步復(fù)位信號(hào)，使用數(shù)據(jù)鎖存器100的輸出作為時(shí)鐘信號(hào)，數(shù)據(jù)輸入端D固定接高電平“1”，用于產(chǎn)生第一級(jí)凹槽信號(hào)的同步信號(hào)。第二 D觸發(fā)器120，其反相復(fù)位端RSTN使用輸入的凹槽信號(hào)pause作為異步復(fù)位信號(hào)，使用數(shù)據(jù)鎖存器100的輸出作為時(shí)鐘信號(hào)，數(shù)據(jù)輸入端D與第一 D觸發(fā)器110的輸出端Q相連接，用于產(chǎn)生第二級(jí)凹槽信號(hào)的同步信號(hào)。第三D觸發(fā)器130，其反相復(fù)位端RSTN使用輸入的凹槽信號(hào)pause作為異步復(fù)位信號(hào)，使用數(shù)據(jù)鎖存器100的輸出作為時(shí)鐘信號(hào)，數(shù)據(jù)輸入端D與第二 D觸發(fā)器120的輸出端Q相連接，用于產(chǎn)生第三級(jí)凹槽信號(hào)的同步信號(hào)。數(shù)據(jù)同或門電路140，使用第二 D觸發(fā)器120的輸出信號(hào)和第三D觸發(fā)器130的輸出信號(hào)作為輸入信號(hào)，對(duì)兩個(gè)輸入信號(hào)進(jìn)行同或，得到的輸出信號(hào)作為第四D觸發(fā)器150的輸入信號(hào)。第四D觸發(fā)器150，其反相復(fù)位端RSTN使用上電復(fù)位信號(hào)POR作為異步復(fù)位信號(hào)，使用數(shù)據(jù)鎖存器100的輸出作為時(shí)鐘信號(hào)，數(shù)據(jù)輸入端D與數(shù)據(jù)同或門電路140的輸出端相連接；用于采樣得到所需要的凹槽信號(hào)；第四D觸發(fā)器150的輸出信號(hào)Inter_pauSe作為經(jīng)過恢復(fù)的凹槽信號(hào)，給TypeA同步解碼電路170進(jìn)行解碼使用。所述第四D觸發(fā)器輸出的凹槽信號(hào)Inter_pause和電路的時(shí)鐘信號(hào)sysclk之間為同步關(guān)系，且凹槽信號(hào)Inter_pause滿足IS014443類型A協(xié)議的要求。時(shí)鐘分頻器160，其時(shí)鐘輸入端使用數(shù)據(jù)鎖存器100的輸出作為時(shí)鐘信號(hào)進(jìn)行同步分頻，其輸入端與所述第四D觸發(fā)器的輸出端相連接，該時(shí)鐘分頻器160使用第四D觸發(fā)器150的輸出信號(hào)Inter_pause作為標(biāo)志信號(hào)進(jìn)行同步復(fù)位,對(duì)時(shí)鐘信號(hào)sysclk進(jìn)行分頻。TypeA同步解碼電路170，使用數(shù)據(jù)鎖存器100的輸出和時(shí)鐘分頻器160的分頻時(shí)鐘作為時(shí)鐘信號(hào)，對(duì)第四D觸發(fā)器150的輸出信號(hào)Inter_pauSe進(jìn)行同步解碼，完成IS014443 TypeA的數(shù)據(jù)解碼。本發(fā)明通過對(duì)IS014443 TypeA協(xié)議的凹槽信號(hào)進(jìn)行同步恢復(fù),使后續(xù)的解碼電路可以使用同步的方法進(jìn)行解碼，排除時(shí)鐘毛刺和競(jìng)爭(zhēng)冒險(xiǎn)等問題的干擾，使芯片穩(wěn)定工作。以上通過具體實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對(duì)本發(fā)明的限 制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種用于IS014443類型A協(xié)議的凹槽信號(hào)恢復(fù)電路，其特征在于，包括 一數(shù)據(jù)鎖存器，輸入的凹槽信號(hào)pause輸入到其使能端EN，其數(shù)據(jù)輸入端D輸入時(shí)鐘信號(hào)CLK,用于使能鎖存輸入時(shí)鐘信號(hào)CLK,該數(shù)據(jù)鎖存器輸出端Q輸出的信號(hào)sysclk作為電路的時(shí)鐘信號(hào)； 第一 D觸發(fā)器，其數(shù)據(jù)輸入端D固定接高電平“ I ”，用于產(chǎn)生第一級(jí)凹槽信號(hào)的同步信號(hào); 第二 D觸發(fā)器，與所述第一 D觸發(fā)器串聯(lián)連接，用于產(chǎn)生第二級(jí)凹槽信號(hào)的同步信號(hào)； 第三D觸發(fā)器，與所述第二 D觸發(fā)器串聯(lián)連接，用于產(chǎn)生第三級(jí)凹槽信號(hào)的同步信號(hào)； 一數(shù)據(jù)同或門電路，其輸入端分別與所述第二 D觸發(fā)器和第三D觸發(fā)器的輸出端相連接，用于同或第二D觸發(fā)器和第三D觸發(fā)器的輸出； 第四D觸發(fā)器，其數(shù)據(jù)輸入端D與所述數(shù)據(jù)同或門電路的輸出端相連接，用于采樣得到所需要的凹槽信號(hào)Ihter_pause ； 一時(shí)鐘分頻器，其輸入端與所述第四D觸發(fā)器的輸出端相連接，用于對(duì)電路的時(shí)鐘信號(hào)進(jìn)行分頻； 所述第一 D觸發(fā)器、第二 D觸發(fā)器、第三D觸發(fā)器、第四D觸發(fā)器和時(shí)鐘分頻器的時(shí)鐘輸入端與數(shù)據(jù)鎖存器的輸出端相連接； 一類型A同步解碼電路，其輸入端分別與所述時(shí)鐘分頻器、第四D觸發(fā)器、數(shù)據(jù)鎖存器的輸出端相連接，使用同步的方式對(duì)所述凹槽信號(hào)進(jìn)行解碼。
2.如權(quán)利要求I所述的凹槽信號(hào)恢復(fù)電路，其特征在于輸入的凹槽信號(hào)pause和時(shí)鐘信號(hào)CLK為異步關(guān)系，且輸入的凹槽信號(hào)pause滿足IS014443類型A協(xié)議的要求。
3.如權(quán)利要求I所述的凹槽信號(hào)恢復(fù)電路，其特征在于所述第四D觸發(fā)器輸出的凹槽信號(hào)Inter_pause和電路的時(shí)鐘信號(hào)sysclk之間為同步關(guān)系,且凹槽信號(hào)Inter_pause滿足IS014443類型A協(xié)議的要求。
4.如權(quán)利要求I所述的凹槽信號(hào)恢復(fù)電路，其特征在于所述時(shí)鐘分頻器使用同步后的凹槽信號(hào)Inter_pause進(jìn)行同步復(fù)位。
5.如權(quán)利要求I所述的凹槽信號(hào)恢復(fù)電路，其特征在于所述第一D觸發(fā)器、第二 D觸發(fā)器和第三D觸發(fā)器的反相復(fù)位端RSTN使用輸入的凹槽信號(hào)pause作為異步復(fù)位信號(hào)。
6.如權(quán)利要求I所述的凹槽信號(hào)恢復(fù)電路，其特征在于所述第四D觸發(fā)器的反相復(fù)位端RSTN使用上電復(fù)位信號(hào)POR作為異步復(fù)位信號(hào)。
全文摘要
本發(fā)明公開了一種用于ISO14443類型A協(xié)議的凹槽信號(hào)恢復(fù)電路，包括一數(shù)據(jù)鎖存器，用于使能鎖存輸入時(shí)鐘信號(hào)CLK，該數(shù)據(jù)鎖存器輸出端Q輸出的信號(hào)sysclk作為電路的時(shí)鐘信號(hào)；第一D觸發(fā)器，用于產(chǎn)生第一級(jí)凹槽信號(hào)的同步信號(hào)；第二D觸發(fā)器，用于產(chǎn)生第二級(jí)凹槽信號(hào)的同步信號(hào)；第三D觸發(fā)器，用于產(chǎn)生第三級(jí)凹槽信號(hào)的同步信號(hào)；數(shù)據(jù)同或門電路，用于同或第二D觸發(fā)器和第三D觸發(fā)器的輸出；第四D觸發(fā)器，用于采樣得到所需要的凹槽信號(hào)；時(shí)鐘分頻器，用于對(duì)電路的時(shí)鐘信號(hào)進(jìn)行分頻；類型A同步解碼電路，使用同步的方式對(duì)所述凹槽信號(hào)進(jìn)行解碼。本發(fā)明能減少時(shí)鐘信號(hào)毛刺和競(jìng)爭(zhēng)冒險(xiǎn)對(duì)電路的影響。
文檔編號(hào)H03L7/10GK102957424SQ20111024079
公開日2013年3月6日 申請(qǐng)日期2011年8月22日 優(yōu)先權(quán)日2011年8月22日
發(fā)明者覃鈞彥 申請(qǐng)人:上海華虹集成電路有限責(zé)任公司