專(zhuān)利名稱(chēng)：基于可逆主從d觸發(fā)器的八位二進(jìn)制加法計(jì)數(shù)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及信息領(lǐng)域的低功耗的時(shí)序邏輯電路設(shè)計(jì)，特別是基于可逆主從D觸發(fā)器的八位二進(jìn)制加法計(jì)數(shù)器。
背景技術(shù)：
計(jì)數(shù)器的應(yīng)用十分廣泛，它不僅能用于對(duì)時(shí)鐘脈沖個(gè)數(shù)進(jìn)行計(jì)數(shù)，還可以用作分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖，以滿(mǎn)足實(shí)現(xiàn)數(shù)字測(cè)量、運(yùn)算、程序控制、事件統(tǒng)計(jì)及系統(tǒng)定時(shí)等應(yīng)用的需要。但是傳統(tǒng)的計(jì)數(shù)器由傳統(tǒng)邏輯門(mén)構(gòu)造，進(jìn)行不可逆計(jì)算時(shí)帶來(lái)信息位的擦除，不可避免地帶來(lái)了能量的損耗。Landauer指出，傳統(tǒng)不可逆邏輯電路的能量損耗根源是信息位的丟失，每一位信息的丟失對(duì)應(yīng)KT*Ln2焦耳的熱量產(chǎn)生，其中K是波爾茲曼常量，T是絕對(duì)溫度，在室溫下， 雖然能量的散失很少，但對(duì)于低功耗電路設(shè)計(jì)不能忽略。同時(shí)，能耗產(chǎn)生的熱量會(huì)極大地限制芯片的性能和計(jì)算速度。Deutsch提出量子邏輯門(mén)構(gòu)造量子計(jì)算機(jī)的思想，而量子邏輯門(mén)具備可逆操作的特性，其通過(guò)級(jí)聯(lián)的方式可以綜合設(shè)計(jì)量子邏輯電路，量子電路由于其特殊的結(jié)構(gòu)性，不存在信息位的丟失和電能與熱能的轉(zhuǎn)換，從根本上解決了傳統(tǒng)不可逆邏輯電路的熱耗問(wèn)題; 本發(fā)明人正是基于此種技術(shù)，研究提供本發(fā)明所記載的技術(shù)方案。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題，是針對(duì)前述背景技術(shù)中的缺陷和不足，提供一種基于可逆主從D觸發(fā)器的八位二進(jìn)制加法計(jì)數(shù)器，其可解決不可逆電路運(yùn)算中因信息位的丟失而帶來(lái)的能量損耗問(wèn)題，大大降低了電路的功耗。本發(fā)明為解決以上技術(shù)問(wèn)題，所采用的技術(shù)方案是一種基于可逆主從D觸發(fā)器的八位二進(jìn)制加法計(jì)數(shù)器，包括8個(gè)可逆主從D觸發(fā)器和7個(gè)用于復(fù)制信號(hào)的re門(mén)，其中，7個(gè)re門(mén)的Β輸入端均接低電平，用于復(fù)制信號(hào)；第 ι個(gè)可逆主從D觸發(fā)器的反向輸出端經(jīng)第一 re門(mén)復(fù)制后，分別連接該第ι個(gè)可逆主從D觸發(fā)器的D輸入端和第2個(gè)可逆主從D觸發(fā)器的CLK輸入端；而第2個(gè)可逆主從D觸發(fā)器的反向輸出端經(jīng)第二 re門(mén)復(fù)制后，分別連接該第2個(gè)可逆主從D觸發(fā)器的D輸入端和第3個(gè)可逆主從D觸發(fā)器的CLK輸入端；第3個(gè)可逆主從D觸發(fā)器的反向輸出端經(jīng)第三TO門(mén)復(fù)制后，分別連接該第3個(gè)可逆主從D觸發(fā)器的D輸入端和第4個(gè)可逆主從D觸發(fā)器的CLK輸入端；第4個(gè)可逆主從D觸發(fā)器的反向輸出端經(jīng)第四re門(mén)復(fù)制后，分別連接該第4個(gè)可逆主從D觸發(fā)器的D輸入端和第5個(gè)可逆主從D觸發(fā)器的CLK輸入端；第5個(gè)可逆主從D觸發(fā)器的反向輸出端經(jīng)第五re門(mén)復(fù)制后，分別連接該第5個(gè)可逆主從D觸發(fā)器的D輸入端和第6個(gè)可逆主從D觸發(fā)器的CLK輸入端；第6個(gè)可逆主從D觸發(fā)器的反向輸出端經(jīng)第六TO 門(mén)復(fù)制后，分別連接該第6個(gè)可逆主從D觸發(fā)器的D輸入端和第7個(gè)可逆主從D觸發(fā)器的 CLK輸入端；第7個(gè)可逆主從D觸發(fā)器的反向輸出端經(jīng)第七TO門(mén)復(fù)制后，分別連接該第7個(gè)可逆主從D觸發(fā)器的D輸入端和第8個(gè)可逆主從D觸發(fā)器的CLK輸入端；而第8個(gè)可逆主從D觸發(fā)器的反向輸出端直接連接該第8個(gè)可逆主從D觸發(fā)器的D輸入端；并以第1個(gè)可逆主從D觸發(fā)器的CLK輸入端作為時(shí)鐘信號(hào)輸入端，第1至8可逆主從D觸發(fā)器的正向輸出端分別作為八位二進(jìn)制加法計(jì)數(shù)器的第0位到第7位輸出。上述可逆主從D觸發(fā)器由兩個(gè)基本可逆D觸發(fā)器和一個(gè)非門(mén)級(jí)聯(lián)構(gòu)成，其中，第一基本可逆D觸發(fā)器的第一輸入端作為可逆主從D觸發(fā)器的CLK輸入端，第二輸入端作為可逆主從D觸發(fā)器的D輸入端，而第三輸入端接低電平信號(hào)，其第一輸出端經(jīng)由非門(mén)連接第二基本可逆D觸發(fā)器的第一輸入端，第一基本可逆D觸發(fā)器的第二輸出端直接連接第二基本可逆D觸發(fā)器的第二輸入端，第一基本可逆D觸發(fā)器的第三輸出端向第二基本可逆D觸發(fā)器的第三輸入端輸入低電平信號(hào)；第二基本可逆D觸發(fā)器的第一輸出端懸空，第二輸出端作為可逆主從D觸發(fā)器的正向輸出端，而第二輸出端作為可逆主從D觸發(fā)器的反向輸出端。上述基本可逆D觸發(fā)器由一個(gè)Fredkin門(mén)和兩個(gè)TO門(mén)級(jí)聯(lián)構(gòu)成，其中，F(xiàn)redkin門(mén)的第一輸入端作為基本可逆D觸發(fā)器的第一輸入端，F(xiàn)redkin門(mén)的第二輸入端作為基本可逆D觸發(fā)器的第二輸入端，F(xiàn)redkin門(mén)的第一輸出端作為基本可逆D觸發(fā)器的第一輸出端， 第二輸出端懸空，而第三輸出端連接第一 re門(mén)的第一輸入端；第一 re門(mén)的第二輸入端接低電平，第一 re門(mén)的第一輸出端連接第二 re門(mén)的第一輸入端，而第二輸出端連接Fredkin門(mén)的第三輸入端；第二re門(mén)的第二輸入端接高電平，第一輸出端作為基本可逆D觸發(fā)器輸出正向信號(hào)的第二輸出端，而第二 re門(mén)的第二輸出端作為基本可逆D觸發(fā)器輸出反向信號(hào)的第三輸出端。采用上述方案后，本發(fā)明的有益效果在于本發(fā)明設(shè)計(jì)的基于可逆主從D觸發(fā)器的八位二進(jìn)制加法計(jì)數(shù)器中所有的基本門(mén)電路，采用量子邏輯門(mén)進(jìn)行電路設(shè)計(jì)，借助量子邏輯門(mén)特殊的結(jié)構(gòu)性，相比傳統(tǒng)電路不存在信息位的丟失和電能與熱能的轉(zhuǎn)換，從根本上有效地減少了系統(tǒng)的功耗。利用本發(fā)明的基于可逆主從D觸發(fā)器的八位二進(jìn)制加法計(jì)數(shù)器，采用串聯(lián)擴(kuò)展方式，可以實(shí)現(xiàn)更多位數(shù)的計(jì)數(shù)器。


圖1是本發(fā)明中Fredkin門(mén)的結(jié)構(gòu)示意圖；圖2是本發(fā)明中re門(mén)的結(jié)構(gòu)示意圖；圖3a是本發(fā)明中基本可逆D觸發(fā)器的實(shí)現(xiàn)架構(gòu)圖；圖3b是本發(fā)明中基本可逆D觸發(fā)器的結(jié)構(gòu)示意圖；圖4a是本發(fā)明中可逆主從D觸發(fā)器的實(shí)現(xiàn)架構(gòu)圖；圖4b是本發(fā)明中可逆主從D觸發(fā)器的結(jié)構(gòu)示意圖；圖5是本發(fā)明的實(shí)現(xiàn)架構(gòu)圖。
具體實(shí)施例方式以下將結(jié)合附圖，對(duì)本發(fā)明的技術(shù)方案進(jìn)行詳細(xì)說(shuō)明。如圖5所示，本發(fā)明提供一種基于可逆主從D觸發(fā)器的八位二進(jìn)制加法計(jì)數(shù)器，包括8個(gè)可逆主從D觸發(fā)器和7個(gè)用于復(fù)制信號(hào)的TO門(mén)，其中，圖4b所示是可逆主從D觸發(fā)器的結(jié)構(gòu)示意圖，其具有兩個(gè)輸入端(D輸入端和CLK輸入端)和兩個(gè)輸出端(正向輸出端
4和反向輸出端)，而圖2所示是re門(mén)的結(jié)構(gòu)示意圖，其具有兩個(gè)輸入端和兩個(gè)輸出端，其邏輯關(guān)系為設(shè)其第一、二輸入端分別輸入信號(hào)A和B，第一、二輸出端分別輸出信號(hào)P和Q， 則P = A0 = J十 5由上式可知，當(dāng)B = 0時(shí)，Q = Α，因此，此時(shí)TO門(mén)的作用是復(fù)制信號(hào)。圖5所示本發(fā)明的連接結(jié)構(gòu)為7個(gè)re門(mén)的B輸入端均接低電平，從而使得re門(mén)起到復(fù)制信號(hào)的作用，此時(shí)它的兩個(gè)輸出端輸出信號(hào)相同；第1個(gè)可逆主從D觸發(fā)器的反向輸出端么經(jīng)第一 re門(mén)復(fù)制后，分別連接該第1個(gè)可逆主從D觸發(fā)器的D輸入端和第2個(gè)可逆主從D觸發(fā)器的CLK輸入端；而第2個(gè)可逆主從D觸發(fā)器的反向輸出端這經(jīng)第二 TO門(mén)復(fù)制后，分別連接該第2個(gè)可逆主從D觸發(fā)器的D輸入端和第3個(gè)可逆主從D觸發(fā)器的CLK 輸入端；第3個(gè)可逆主從D觸發(fā)器的反向輸出端仏經(jīng)第三re門(mén)復(fù)制后，分別連接該第3個(gè)可逆主從D觸發(fā)器的D輸入端和第4個(gè)可逆主從D觸發(fā)器的CLK輸入端；第4個(gè)可逆主從 D觸發(fā)器的反向輸出端艮經(jīng)第四re門(mén)復(fù)制后，分別連接該第4個(gè)可逆主從D觸發(fā)器的D輸入端和第5個(gè)可逆主從D觸發(fā)器的CLK輸入端；第5個(gè)可逆主從D觸發(fā)器的反向輸出端^4 經(jīng)第五TO門(mén)復(fù)制后，分別連接該第5個(gè)可逆主從D觸發(fā)器的D輸入端和第6個(gè)可逆主從D 觸發(fā)器的CLK輸入端；第6個(gè)可逆主從D觸發(fā)器的反向輸出端&經(jīng)第六re門(mén)復(fù)制后，分別連接該第6個(gè)可逆主從D觸發(fā)器的D輸入端和第7個(gè)可逆主從D觸發(fā)器的CLK輸入端；第 7個(gè)可逆主從D觸發(fā)器的反向輸出端^6經(jīng)第七TO門(mén)復(fù)制后，分別連接該第7個(gè)可逆主從D 觸發(fā)器的D輸入端和第8個(gè)可逆主從D觸發(fā)器的CLK輸入端；而第8個(gè)可逆主從D觸發(fā)器的反向輸出端^7直接連接該第8個(gè)可逆主從D觸發(fā)器的D輸入端；并以第1個(gè)可逆主從D 觸發(fā)器的CLK輸入端作為時(shí)鐘信號(hào)輸入端，第1至8可逆主從D觸發(fā)器的輸出端QpQpQp Q3、Q4、Q5、Q6、Q7分別作為八位二進(jìn)制加法計(jì)數(shù)器的第0位到第7位輸出。由圖中可以看出，除第8個(gè)可逆主從D觸發(fā)器的反向輸出信號(hào)。只作為本可逆主從D觸發(fā)器的D輸入信號(hào)外，每一個(gè)可逆主從D觸發(fā)器的輸出信號(hào)。分別作為本可逆主從D 觸發(fā)器的D輸入信號(hào)和下一個(gè)可逆主從D觸發(fā)器的時(shí)鐘信號(hào)。在本實(shí)施例中，各可逆主從D觸發(fā)器可由兩個(gè)基本可逆D觸發(fā)器和一個(gè)非門(mén)級(jí)聯(lián)構(gòu)成，而所述的基本可逆D觸發(fā)器可由一個(gè)Fredkin門(mén)和兩個(gè)TO門(mén)級(jí)聯(lián)構(gòu)成，以下將結(jié)合

其連接架構(gòu)。首先參考圖1所示，是Fredkin門(mén)的結(jié)構(gòu)示意圖，其具有3個(gè)輸入端和3個(gè)輸出端， 設(shè)第一至三輸入端的輸入信號(hào)分別為A、B、C，第一至三輸出端的輸出信號(hào)分別為P、Q、R，則其邏輯關(guān)系分別為P = A0 = 15 十 JCR = ]C AB配合圖3b所示，是基本可逆D觸發(fā)器的結(jié)構(gòu)示意圖，具有3個(gè)輸入端和3個(gè)輸出端，其中，3個(gè)輸入端分別用于輸入CLK信號(hào)、D信號(hào)和低電平信號(hào)，而3個(gè)輸出端分別用于輸出CLK信號(hào)、正向信號(hào)和反向信號(hào)；其是由一個(gè)圖1所示的Fredkin門(mén)與兩個(gè)圖2所示的TO門(mén)級(jí)聯(lián)而成，具體連接架構(gòu)可參考圖3a所示，F(xiàn)redkin門(mén)的第一輸入端用于輸入CLK 信號(hào)，作為基本可逆D觸發(fā)器輸入CLK信號(hào)的第一輸入端，第二輸入端用于輸入D信號(hào)，作為基本可逆D觸發(fā)器輸入D信號(hào)的第二輸入端，而第三輸入端與第一 re門(mén)的第二輸出端連接；Fredkin門(mén)的第一輸出端輸出CLK信號(hào)，作為基本可逆D觸發(fā)器輸出CLK信號(hào)的第一輸出端，第二輸出端懸空，而第三輸出端連接第一re門(mén)的第一輸入端；第一re門(mén)的第一輸出端連接第二 re門(mén)的第一輸入端，而第二 re門(mén)的第二輸入端接高電平；第二 re門(mén)的第一輸出端作為基本可逆D觸發(fā)器輸出正向信號(hào)的第二輸出端，而第二 re門(mén)的第二輸出端作為基本可逆D觸發(fā)器輸出反向信號(hào)的第三輸出端。再請(qǐng)參考圖4a所示，是將兩個(gè)基本可逆D觸發(fā)器和一個(gè)非門(mén)級(jí)聯(lián)構(gòu)成可逆主從D 觸發(fā)器的架構(gòu)圖，其中，第一基本可逆D觸發(fā)器的第一至三輸入端分別用于輸入CLK信號(hào)、 D信號(hào)和低電平，第一輸入端作為圖4b中的CLK輸入端，第二輸入端作為圖4b中的D輸入端；而第一基本可逆D觸發(fā)器的第一輸出端經(jīng)由非門(mén)連接第二基本可逆D觸發(fā)器的第一輸入端，第一基本可逆D觸發(fā)器的第二輸出端直接連接第二基本可逆D觸發(fā)器的第二輸入端， 第一基本可逆D觸發(fā)器的第三輸出端向第二基本可逆D觸發(fā)器的第三輸入端輸入低電平信號(hào)；第二基本可逆D觸發(fā)器的第一輸出端懸空，第二輸出端作為圖4b中的正向輸出端，而第二輸出端作為圖4b中的反向輸出端。該電路結(jié)構(gòu)的工作原理為當(dāng)?shù)谝换究赡鍰觸發(fā)器的輸入信號(hào)CLK = 1時(shí)，由于其中Fredkin門(mén)的控制交換作用，其第二輸出端輸出D信號(hào)，此時(shí)，由于CLK信號(hào)經(jīng)過(guò)非門(mén)作為第二基本可逆D觸發(fā)器的第一輸入端輸入信號(hào)，導(dǎo)致第二基本可逆D觸發(fā)器被鎖，此時(shí)它的第二輸出端輸出信號(hào)為前一時(shí)刻的第二輸入端輸入信號(hào)，即保持原狀態(tài)不變；當(dāng)CLK =0時(shí)，第一基本可逆D觸發(fā)器被鎖，第二基本可逆D觸發(fā)器的第二輸出端輸出第一基本可逆D觸發(fā)器的第二輸入端輸入信號(hào)，即輸出D信號(hào)，即在CLK的下降沿，輸出信號(hào)Q發(fā)生反轉(zhuǎn)。由于此電路除了觸發(fā)器的輸入、輸出端以外，只有用于re門(mén)復(fù)制信號(hào)的常量輸入 0，因而狀態(tài)表中只需列出八個(gè)觸發(fā)器的各種現(xiàn)態(tài)取值組合及相應(yīng)的次態(tài)，見(jiàn)表1 (設(shè)各觸發(fā)器的初始狀態(tài) Q7Q6Q5Q4Q3Q2Q1Qtl = 00000000)。本發(fā)明所述基于可逆主從D觸發(fā)器的八位二進(jìn)制加法計(jì)數(shù)器的工作原理為假設(shè)第1個(gè)可逆主從D觸發(fā)器的正向輸出端輸出信號(hào)Qtl為0，則。。為1，在CLK的下降沿時(shí)，第1 個(gè)可逆主從D觸發(fā)器的輸出信號(hào)Qtl發(fā)生反轉(zhuǎn)，。0也發(fā)生反轉(zhuǎn)。在下一個(gè)CLK的下降沿時(shí)，第 1個(gè)觸發(fā)器的Q。再次發(fā)生反轉(zhuǎn)，。0也發(fā)生反轉(zhuǎn)，從而第1個(gè)可逆主從D觸發(fā)器的輸出信號(hào)。。 作為第2個(gè)可逆主從D觸發(fā)器的時(shí)鐘輸入信號(hào)；同理第2個(gè)可逆主從D觸發(fā)器的輸出這作為第三個(gè)可逆主從D觸發(fā)器的時(shí)鐘輸入信號(hào)。以此類(lèi)推，直到第8個(gè)可逆主從D觸發(fā)器。CLK每個(gè)下降沿時(shí)，第1個(gè)可逆主從D觸發(fā)器輸出改變一次。第1個(gè)可逆主從D觸發(fā)器輸出。。，。。信號(hào)每個(gè)下降沿時(shí)，第2個(gè)可逆主從D觸發(fā)器輸出改變一次。第2個(gè)可逆主從D觸發(fā)器輸出這，這信號(hào)每個(gè)下降沿時(shí)，第3個(gè)可逆主從D觸發(fā)器輸出改變一次。以此類(lèi)推。整個(gè)八位二進(jìn)制加法計(jì)數(shù)器按照此方式進(jìn)行二進(jìn)制加法計(jì)數(shù)。表1八位二進(jìn)制加法計(jì)數(shù)器狀態(tài)表
權(quán)利要求
1.一種基于可逆主從D觸發(fā)器的八位二進(jìn)制加法計(jì)數(shù)器，其特征在于包括8個(gè)可逆主從D觸發(fā)器和7個(gè)用于復(fù)制信號(hào)的FG門(mén)，其中，7個(gè)TO門(mén)的B輸入端均接低電平；第1個(gè)可逆主從D觸發(fā)器的反向輸出端經(jīng)第一 re門(mén)復(fù)制后，分別連接該第1個(gè)可逆主從D觸發(fā)器的D輸入端和第2個(gè)可逆主從D觸發(fā)器的CLK輸入端；而第2個(gè)可逆主從D觸發(fā)器的反向輸出端經(jīng)第二 TO門(mén)復(fù)制后，分別連接該第2個(gè)可逆主從D觸發(fā)器的D輸入端和第3個(gè)可逆主從D觸發(fā)器的CLK輸入端；第3個(gè)可逆主從D觸發(fā)器的反向輸出端經(jīng)第三TO門(mén)復(fù)制后， 分別連接該第3個(gè)可逆主從D觸發(fā)器的D輸入端和第4個(gè)可逆主從D觸發(fā)器的CLK輸入端； 第4個(gè)可逆主從D觸發(fā)器的反向輸出端經(jīng)第四TO門(mén)復(fù)制后，分別連接該第4個(gè)可逆主從D 觸發(fā)器的D輸入端和第5個(gè)可逆主從D觸發(fā)器的CLK輸入端；第5個(gè)可逆主從D觸發(fā)器的反向輸出端經(jīng)第五陽(yáng)門(mén)復(fù)制后，分別連接該第5個(gè)可逆主從D觸發(fā)器的D輸入端和第6個(gè)可逆主從D觸發(fā)器的CLK輸入端；第6個(gè)可逆主從D觸發(fā)器的反向輸出端經(jīng)第六TO門(mén)復(fù)制后，分別連接該第6個(gè)可逆主從D觸發(fā)器的D輸入端和第7個(gè)可逆主從D觸發(fā)器的CLK輸入端；第7個(gè)可逆主從D觸發(fā)器的反向輸出端經(jīng)第七re門(mén)復(fù)制后，分別連接該第7個(gè)可逆主從D觸發(fā)器的D輸入端和第8個(gè)可逆主從D觸發(fā)器的CLK輸入端；而第8個(gè)可逆主從D 觸發(fā)器的反向輸出端直接連接該第8個(gè)可逆主從D觸發(fā)器的D輸入端；并以第1個(gè)可逆主從D觸發(fā)器的CLK輸入端作為時(shí)鐘信號(hào)輸入端，第1至8可逆主從D觸發(fā)器的正向輸出端分別作為八位二進(jìn)制加法計(jì)數(shù)器的第0位到第7位輸出。
2.如權(quán)利要求1所述的基于可逆主從D觸發(fā)器的八位二進(jìn)制加法計(jì)數(shù)器，其特征在于 所述可逆主從D觸發(fā)器由兩個(gè)基本可逆D觸發(fā)器和一個(gè)非門(mén)級(jí)聯(lián)構(gòu)成，其中，第一基本可逆 D觸發(fā)器的第一輸入端作為可逆主從D觸發(fā)器的CLK輸入端，第二輸入端作為可逆主從D觸發(fā)器的D輸入端，而第三輸入端接低電平信號(hào)，其第一輸出端經(jīng)由非門(mén)連接第二基本可逆D 觸發(fā)器的第一輸入端，第一基本可逆D觸發(fā)器的第二輸出端直接連接第二基本可逆D觸發(fā)器的第二輸入端，第一基本可逆D觸發(fā)器的第三輸出端向第二基本可逆D觸發(fā)器的第三輸入端輸入低電平信號(hào)；第二基本可逆D觸發(fā)器的第一輸出端懸空，第二輸出端作為可逆主從D觸發(fā)器的正向輸出端，而第二輸出端作為可逆主從D觸發(fā)器的反向輸出端。
3.如權(quán)利要求2所述的基于可逆主從D觸發(fā)器的八位二進(jìn)制加法計(jì)數(shù)器，其特征在于 所述基本可逆D觸發(fā)器由一個(gè)Fredkin門(mén)和兩個(gè)TO門(mén)級(jí)聯(lián)構(gòu)成，其中，F(xiàn)redkin門(mén)的第一輸入端作為基本可逆D觸發(fā)器的第一輸入端，F(xiàn)redkin門(mén)的第二輸入端作為基本可逆D觸發(fā)器的第二輸入端，F(xiàn)redkin門(mén)的第一輸出端作為基本可逆D觸發(fā)器的第一輸出端，第二輸出端懸空，而第三輸出端連接第一 re門(mén)的第一輸入端；第一 re門(mén)的第二輸入端接低電平， 第一 re門(mén)的第一輸出端連接第二 re門(mén)的第一輸入端，而第二輸出端連接Fredkin門(mén)的第三輸入端；第二 re門(mén)的第二輸入端接高電平，第一輸出端作為基本可逆D觸發(fā)器輸出正向信號(hào)的第二輸出端，而第二 re門(mén)的第二輸出端作為基本可逆D觸發(fā)器輸出反向信號(hào)的第三輸出端。
全文摘要
本發(fā)明公開(kāi)一種基于可逆主從D觸發(fā)器的八位二進(jìn)制加法計(jì)數(shù)器，包括8個(gè)可逆主從D觸發(fā)器和7個(gè)用于復(fù)制信號(hào)的FG門(mén)。此結(jié)構(gòu)可解決不可逆電路運(yùn)算中因信息位的丟失而帶來(lái)的能量損耗問(wèn)題，大大降低了電路的功耗。
文檔編號(hào)H03K23/50GK102427362SQ201110389499
公開(kāi)日2012年4月25日 申請(qǐng)日期2011年11月30日 優(yōu)先權(quán)日2011年11月30日
發(fā)明者周影輝, 張培喜, 張砦, 王友仁 申請(qǐng)人:南京航空航天大學(xué)