專利名稱：半導(dǎo)體芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于ー種漏電流防止電路及一種半導(dǎo)體芯片，特別是指防止提升 (pull-up)電阻漏電的ー種漏電流防止電路及一種半導(dǎo)體芯片。
背景技術(shù)：
高清晰度多媒體界面(HighDefinition Multimedia Interface, HDMI)是ー種用于傳輸未壓縮、已加密數(shù)字串流的音頻/視頻連接器界面，可以將多數(shù)音頻/視頻來(lái)源 (例如機(jī)上盒、藍(lán)光碟片播放機(jī)等)耦合到一音頻裝置及/或視頻監(jiān)視器(例如數(shù)字電視機(jī))。參閱圖1，其顯示由多個(gè)具有HDMI界面的影音裝置所構(gòu)成的影音系統(tǒng)的示意圖。 如圖1所示，HDMI規(guī)格書(shū)有規(guī)范ー消費(fèi)性電子產(chǎn)品控制(Consumer Electronics Control, CEC)信號(hào)線11，可以用來(lái)控制所有耦合到HDMI界面的裝置，例如圖1中所示的數(shù)字?jǐn)z影機(jī)(camcorder) 100、數(shù)字視頻記錄器(Digital Video Recorder, DVR)200、游戲機(jī)(game console) 300、及電視機(jī)(TV)400 等。參閱圖2，其顯示圖1中部份裝置的詳細(xì)電路示意圖。圖2中所示的影音裝置12、 13可為圖1中的影音裝置的任二者，其間具有CEC信號(hào)線11的連接。一般來(lái)說(shuō)，每一裝置 12、13包含一電路板121、131及一設(shè)置在相對(duì)應(yīng)電路板121、131上的芯片122、132，且每ー 芯片122、132在輸出端123、133以開(kāi)漏極(open-drain)或類似的方式來(lái)驅(qū)動(dòng)CEC信號(hào)線 11。因此，HDMI規(guī)格書(shū)建議在每一裝置12、13的電路板121、131上設(shè)置ー個(gè)27ΚΩ的提升電阻124、134，以給定輸出端123、133的高電壓位準(zhǔn)。每ー提升電阻124、134的電阻值的偏移比例一般在士5%的范圍內(nèi)。當(dāng)其中ー個(gè)裝置(例如裝置12)沒(méi)有被供應(yīng)電カ而另ー裝置(例如裝置13)被供應(yīng)電カ吋，必須防止電流從裝置13經(jīng)由CEC信號(hào)線11及裝置12的電阻1 泄漏到裝置12的電源端126，反之亦然。因此，HDMI規(guī)格書(shū)建議在每一裝置12、 13的電路板121、131上設(shè)置一與相對(duì)應(yīng)電阻124、134串聯(lián)的ニ極管125、135，以限制電流的方向。如果采用HDMI規(guī)格書(shū)的建議，必須多準(zhǔn)備電阻124、134及ニ極管125、135這些元件，且ニ極管125、135的價(jià)格也高，會(huì)導(dǎo)致每一裝置12、13的生產(chǎn)成本較高，而且，每ー個(gè)ニ 極管125、135在順向偏壓時(shí)所產(chǎn)生的電壓降不為0，會(huì)使相對(duì)應(yīng)電阻124、134的等效電阻值變大，且誤差會(huì)隨著相對(duì)應(yīng)電源端126、136的電壓VDD降低而升高
發(fā)明內(nèi)容
因此，本發(fā)明的目的即在提供一種可以降低生產(chǎn)成本及消除電壓降的漏電流防止電路。于是，本發(fā)明漏電流防止電路適用于耦合到一電源端及一輸出端，且包含一開(kāi)關(guān)單元及一偏壓產(chǎn)生單元。該開(kāi)關(guān)單元包括一P型晶體管。該P(yáng)型晶體管包括一耦合到該電源端的第一端、一耦合到該輸出端的第二端、一柵極及一基極。該偏壓產(chǎn)生單元輸出一偏置電壓到該P(yáng)型晶體管的基極，并在該電源端被供應(yīng)電力時(shí)，使該偏置電壓實(shí)質(zhì)上等于該電源端的電壓，而在該電源端沒(méi)有被供應(yīng)電力時(shí)，使該偏置電壓實(shí)質(zhì)上等于該輸出端的電壓。而本發(fā)明的另一目的即在提供一種可以降低生產(chǎn)成本的半導(dǎo)體芯片。于是，本發(fā)明半導(dǎo)體芯片適用于耦合到一電源端及一輸出端，且包含一核心電路、 一電阻單元及一單向電流單元。該核心電路耦合于該輸出端。該電阻單元耦合于該輸出端。該單向電流單元耦合于該電阻單元及該電源端之間，用來(lái)在該電源端被供應(yīng)電力時(shí)，允許電流自該電源端導(dǎo)通至該輸出端，而在該電源端沒(méi)有被供應(yīng)電力時(shí)，實(shí)質(zhì)上防止電流自該輸出端導(dǎo)通至該電源端。其中，該核心電路、該電阻單元、及該單向電流單元設(shè)置于同一半導(dǎo)體基底當(dāng)中。


圖1是一 示意圖，說(shuō)明由多個(gè)具有HDMI界面的影音裝置所構(gòu)成的影音系統(tǒng)
圖2是一 電路示意圖，說(shuō)明公知如何防止漏電流；
圖3是一 電路示意圖，說(shuō)明本發(fā)明漏電流防止電路的第一實(shí)施例；
圖4是一 電路示意圖，說(shuō)明本發(fā)明漏電流防止電路的第二實(shí)施例；
圖5是一 電路示意圖，說(shuō)明第二實(shí)施例的工作原理；
圖6是一 電路示意圖，說(shuō)明第二實(shí)施例的一偏壓產(chǎn)生單元；
圖7是一 電路示意圖，說(shuō)明第二實(shí)施例的一開(kāi)關(guān)單元；
圖8是一 電路示意圖，說(shuō)明第二實(shí)施例的一可變電阻單元的第一實(shí)施例；及
圖9是一 電路示意圖，說(shuō)明第二實(shí)施例的可變電阻單元的第二實(shí)施例。
圖中標(biāo)號(hào)說(shuō)明如下
100數(shù)字?jǐn)z影機(jī)
200數(shù)字錄放影機(jī)
300游戲機(jī)
400電視機(jī)
IlCEC信號(hào)線
12、13 影音裝置
121、131電路板
122,132 芯片
123、133輸出端
124、134提升電阻
125,235二極管
126、136電源端
2漏電流防止電路
21提升電阻22 二極管3電路板30 芯片31輸出端32核心芯片4電源端5漏電流防止電路51偏壓產(chǎn)生單元511 513PM0S514 515NM0S516 518 電阻53開(kāi)關(guān)單元531 534PM0S535 537NM0S538 541 電阻55,55'可變電阻單元551 開(kāi)關(guān)552 電阻553 開(kāi)關(guān)554 電阻6電路板60 芯片61輸出端62核心電路7電源端8接地端9PM0S91、92結(jié)型二極管
具體實(shí)施例方式有關(guān)本發(fā)明的前述及其他技術(shù)內(nèi)容、特點(diǎn)與功效，在以下配合參考圖式的二個(gè)實(shí)施例的詳細(xì)說(shuō)明中，將可清楚地呈現(xiàn)。此外，雖然本發(fā)明以HDMI界面中的CEC信號(hào)輸出端為例來(lái)進(jìn)行說(shuō)明，但是本領(lǐng)域技術(shù)人員應(yīng)可理解，本發(fā)明的應(yīng)用領(lǐng)域并不以此為限，其他于影音界面中以開(kāi)漏極或是類似開(kāi)漏極方式輸出信號(hào)的低速信號(hào)傳輸規(guī)格，例如DVI、 DisplayPort, UDI等影音界面，均可采用本發(fā)明的技術(shù)。參閱圖3，其顯示依據(jù)本發(fā)明第一實(shí)施例所示的漏電流防止電路2的電路示意圖。 漏電流防止電路2是內(nèi)建在一芯片30中，且耦合到一電源端4及一輸出端31。芯片30是設(shè)置在一電路板3上，且包括一耦合到輸出端31的核心電路32。漏電流防止電路2包含一提升電阻21及一個(gè)二極管22。二極管22的陽(yáng)極耦合到電源端4，而其陰極經(jīng)由提升電阻21耦合到輸出端31，藉由內(nèi)建于芯片30中的二極管22，則當(dāng)芯片30或組裝有芯片30 的影音裝置關(guān)閉電源時(shí)(此時(shí)電源端4的電壓VDD等于0)，由于二極管22處于逆向偏壓 (reverse biased)的狀態(tài)，位于CEC信號(hào)線上的信號(hào)將不會(huì)透過(guò)內(nèi)建于芯片30的提升電阻 21產(chǎn)生漏電流至電源端4。在此須注意的是，由于半導(dǎo)體制程偏移，提升電阻21的電阻值的偏移比例一般在士20%的范圍內(nèi)?？梢酝ㄟ^(guò)調(diào)整半導(dǎo)體制程來(lái)縮小提升電阻21的電阻值的偏移比例到士5%的范圍內(nèi)，以使提升電阻21具有較精確的電阻值。本實(shí)施例通過(guò)將提升電阻21及二極管22內(nèi)建在芯片30中，不需要多準(zhǔn)備電阻及二極管這些元件，可以降低生產(chǎn)成本，但是，二極管22在順向偏壓時(shí)所產(chǎn)生的電壓降會(huì)影響提升電阻21的等效電阻值的問(wèn)題仍然存在。此外，于上述實(shí)施例中雖然以內(nèi)建于芯片30 中的二極管22為例說(shuō)明，但是本發(fā)明并不以此為限，其他能夠等效達(dá)到二極管逆向偏壓效果以避免漏電流產(chǎn)生的內(nèi)建于芯片中的半導(dǎo)體電路元件或電路組態(tài)，也屬于本發(fā)明保護(hù)范圍，以下所將描述的本發(fā)明的第二實(shí)施例即為一例。參閱圖4，其顯示依據(jù)本發(fā)明第二實(shí)施例所示的漏電流防止電路5的電路示意圖。 漏電流防止電路5是內(nèi)建在一芯片60中，且耦合到一電源端7、一接地端8及一輸出端61。 芯片60是設(shè)置在一電路板6上，且包括一耦合到輸出端61的核心電路。漏電流防止電路5 包含一偏壓產(chǎn)生單元51、一開(kāi)關(guān)單元53、及一可變電阻單元55。在詳細(xì)說(shuō)明這些單元51、 53,55之前，以下將先說(shuō)明本實(shí)施例的工作原理。參閱圖5，其顯示本發(fā)明第二實(shí)施例的漏電流防止電路5的工作原理。一典型的P 型金屬氧化物半導(dǎo)體(PMOS) 9的剖面圖如圖5(a)所示，而如圖5(b)所示，PMOS 9包括一耦合到電源端7的源極S、一耦合到輸出端61的漏極D、一柵極G及一基極B (bulk/body,于圖中的PMOS的情形下即N型井)。于一般正常操作時(shí)，會(huì)希望使PMOS 9的基極B與源極 S等電位(圖中以耦合在一起來(lái)表示)，以消除PMOS 9的基體效應(yīng)(body effect) 0然而， 當(dāng)電源端7沒(méi)有被供應(yīng)電力時(shí)(此時(shí)電源端7的電壓VDD等于0)，即便PMOS 9不導(dǎo)通，電流仍可能從輸出端61經(jīng)由PMOS 9的漏極D與基極B之間的寄生結(jié)型二極管91 (此時(shí)為順向偏壓)泄漏到電源端7。如圖5(c)所示，在這種情況下，如果使PMOS 9的基極B與漏極 D等電位(圖中以耦合在一起來(lái)表示)，則電流將無(wú)法從輸出端61經(jīng)由PMOS 9的基極B與源極S之間的寄生結(jié)型二極管92(此時(shí)為逆向偏壓)泄漏到電源端7。因此，若將圖3中的二極管22替換成PMOS 9，并于電源端4被供應(yīng)電力時(shí)，使PMOS 9操作于基極B與電源端4 等電位，將可以消除PMOS 9的基體效應(yīng)；而于電源端4沒(méi)有被供應(yīng)電力時(shí)，使PMOS 9不導(dǎo)通，并使PMOS 9操作于基極B與輸出端31等電位，則可以防止漏電流。此外，又由于PMOS 9在導(dǎo)通時(shí)所產(chǎn)生的電壓降非常接近0 (遠(yuǎn)小于二極管22在順向偏壓時(shí)所產(chǎn)生的電壓降)， 則將二極管22替換成PMOS 9亦可以消除二極管22在順向偏壓時(shí)所產(chǎn)生的電壓降對(duì)提升電阻21的等效電阻值的影響。在了解如圖5中針對(duì)本實(shí)施例的工作原理的說(shuō)明之后，接下來(lái)詳細(xì)說(shuō)明偏壓產(chǎn)生單元51、開(kāi)關(guān)單元53及可變電阻單元55是如何實(shí)現(xiàn)的。由于MOS原本作為源極S的端點(diǎn)及原本作為漏極D的端點(diǎn)可能隨著電壓變化而分別轉(zhuǎn)換作為漏極D與源極S，為了避免混淆，在以下描述電路耦合關(guān)系時(shí)，分別改用第一端Tl及第二端T2來(lái)表示，當(dāng)?shù)谝欢薚l作為源極S時(shí)，第二端T2則作為漏極D，而當(dāng)?shù)谝欢薚l作為漏極D時(shí)，第二端T2則作為源極S。
7
參閱圖6，其顯示圖4中所示的偏壓產(chǎn)生單元51的電路示意圖。偏壓產(chǎn)生單元51 輸出一偏置電壓VBIAS，并在電源端7被供應(yīng)電力時(shí)，使偏置電壓VBIAS實(shí)質(zhì)上等于電源端 7的電壓VDD，而在電源端7沒(méi)有被供應(yīng)電力時(shí)，使偏置電壓VBIAS實(shí)質(zhì)上等于輸出端61的電壓。偏壓產(chǎn)生單元51包括一第一 PMOS 511、一第二 PMOS 512、一第三PMOS 513、一第一 N型金屬氧化物半導(dǎo)體(NMOS) 514、一第二 NMOS 515、一第一電阻516、一第二電阻517及一第三電阻518。第一 PMOS 511包括一耦合到輸出端61的第一端Tl、一耦合到輸出偏置電壓 VBIAS的節(jié)點(diǎn)的第二端T2、一經(jīng)由第一電阻516耦合到電源端7的柵極G、及一耦合到偏置電壓VBIAS的基極B。第二 PMOS 512包括一耦合到電源端7的第一端Tl、一耦合到輸出偏置電壓VBIAS的節(jié)點(diǎn)的第二端T2、一柵極G、及一耦合到偏置電壓VBIAS的基極B。第三 PMOS 513包括一耦合到輸出端61的第一端Tl、一耦合到第二 PMOS 512的柵極G的第二端 T2、一經(jīng)由第二電阻517耦合到電源端7的柵極G，及一耦合到偏置電壓VBIAS的基極B。第一 NMOS 514包括一第一端Tl、一耦合到第二 PMOS 512的柵極G的第二端T2、一經(jīng)由第三電阻518耦合到電源端7的柵極G，及一耦合到接地端8的基極B。第二 NMOS 515包括一耦合到接地端8的第一端Tl、一耦合到第一 NMOS 514的第一端Tl的第二端T2、一接收一偏置電壓控制信號(hào)(來(lái)自核心電路62)的柵極G，及一耦合到接地端8的基極B。當(dāng)電源端7被供應(yīng)電力(此時(shí)電源端7的電壓VDD大于0)且輸出端61的電壓不大于電源端7的電壓VDD時(shí)，第三PMOS 513不導(dǎo)通，而第一 NOMS 514導(dǎo)通，如果偏置電壓控制信號(hào)使第二 NMOS 515導(dǎo)通，則接地端8的電壓會(huì)被傳遞到第二 PMOS 512的柵極G，以使第二 PMOS 512導(dǎo)通，而由于此時(shí)第一 PMOS 511不導(dǎo)通，最后將導(dǎo)致偏置電壓VBIAS等于電源端7的電壓VDD。當(dāng)電源端7沒(méi)有被供應(yīng)電力(此時(shí)電源端7的電壓VDD等于0)且輸出端61的電壓大于電源端7的電壓VDD時(shí)，第三PMOS 513導(dǎo)通，而第一 NOMS 514不導(dǎo)通，輸出端61的電壓會(huì)被傳遞到第二 PMOS 512的柵極G，以使第二 PMOS 512不導(dǎo)通，而由于此時(shí)第一 PMOS 511導(dǎo)通，最后將導(dǎo)致偏置電壓VBIAS等于輸出端61的電壓，此時(shí)，由于沒(méi)有從輸出端61到電源端7及接地端8的電流路徑，可以防止漏電流的發(fā)生。值得注意的是，第一至第三電阻516 518是選擇性的(optional)，是為了防止 MOS 511、513、514 在靜電放電(Electrical Static Discharge, ESD)期間受損而加上的， 在不需要考慮ESD的情況下，可以移除這些電阻516 518，此時(shí)，MOS 511、513、514的柵極 G都耦合到電源端7。第二 NM0S515及偏置電壓控制信號(hào)也是選擇性的，是為了共用輸出端 61而加上的，或者為了在電源端7被供應(yīng)電力且輸出端61電壓大于電源端7的電壓時(shí)防止電流從輸出端61逆流到電源端7而加上的，在其它情況下，可以移除第二 NM0S515及偏置電壓控制信號(hào)，此時(shí)，該第一 NMOS 514的第一端Tl耦合到接地端8。參閱圖7，開(kāi)關(guān)單元53包括一第四PMOS 531、一第五PMOS 532、一第六PMOS 533、 一第七PMOS 534、一第三NMOS 535、一第四 NMOS 536、一第五NMOS 537、一第四電阻538、一第五電阻539、一第六電阻540及一第七電阻Ml。其中特別需要注意的是，第四PMOS 531 取代了圖3中二極管22的位置而發(fā)揮了同樣的功能，亦即于電源端7未被供應(yīng)電力時(shí)不會(huì)產(chǎn)生自輸出端61至電源端7的漏電流現(xiàn)象。第四PMOS 531包括一耦合到電源端7的第一端Tl、一耦合到可變電阻單元55的第二端T2、一柵極G、及一接收偏置電壓VBIAS的基極B。第五PMOS 532包括一接收一切換控制信號(hào)(來(lái)自核心電路62)的第一端Tl、一耦合到第四PMOS 531的柵極G的第二端T2、 一柵極G、及一接收偏置電壓VBIAS的基極B。第六PMOS 533包括一耦合到輸出端61的第一端Tl、一耦合到第四PMOS 531的柵極G的第二端T2、一經(jīng)由第四電阻538耦合到電源端 7的柵極G、及一接收偏置電壓VBIAS的基極B。第七PMOS 534包括一耦合到輸出端61的第一端Tl、一耦合到第五PMOS 532的柵極G的第二端T2、一經(jīng)由第五電阻539耦合到電源端7的柵極G、及一接收偏置電壓VBIAS的基極B。第三NMOS 535包括一接收切換控制信號(hào)的第一端Tl、一耦合到第四PMOS 531的柵極G的第二端T2、一經(jīng)由第六電阻540耦合到電源端7的柵極G、及一耦合到接地端8的基極B。第四NMOS 536包括一第一端Tl、一耦合到第五PMOS 532的柵極G的第二端T2、一經(jīng)由第七電阻541耦合到電源端7的柵極G、及一耦合到接地端8的基極B。第五NMOS 537包括一耦合到接地端8的第一端Tl、一耦合到第四NMOS 536的第一端Tl的第二端T2、一接收一輸出致能信號(hào)(來(lái)自核心電路62)的柵極G、及一耦合到接地端8的基極B。當(dāng)電源端7被供應(yīng)電力(此時(shí)電源端7的電壓VDD大于0)且輸出端61的電壓不大于電源端7的電壓VDD時(shí)，第七PMOS 534不導(dǎo)通，而第四NOMS 536導(dǎo)通，如果輸出致能信號(hào)使第五NMOS 537導(dǎo)通，則接地端8的電壓會(huì)被傳遞到第五PMOS 532的柵極G，以使第五 PMOS 532導(dǎo)通，此時(shí)同時(shí)第三NMOS 535導(dǎo)通，而第六PMOS 533不導(dǎo)通，則切換控制信號(hào)會(huì)被傳遞到第四PMOS 531的柵極G，以控制第四PMOS 531是否導(dǎo)通。當(dāng)電源端7沒(méi)有被供應(yīng)電力(此時(shí)電源端7的電壓VDD等于0)且輸出端61的電壓大于電源端7的電壓VDD時(shí)， 第七PMOS 5；34導(dǎo)通，而第四NMOS 536不導(dǎo)通，輸出端61的電壓會(huì)被傳遞到第五PMOS 532 的柵極G，以使第五PMOS 532不導(dǎo)通，且此時(shí)第三NMOS 535亦不導(dǎo)通，而第六PMOS 533導(dǎo)通，輸出端61的電壓會(huì)被傳遞到第四PMOS 531的柵極G，以使第四PM0S531不導(dǎo)通，此時(shí)， 由于沒(méi)有從輸出端61到電源端7、接地端8及切換控制信號(hào)的電流路徑，可以防止漏電流。值得注意的是，第四至第七電阻538 541是選擇性的，是為了防止M0S533 536 在ESD期間受損而加上的，在不需要考慮ESD的情況下，可以移除這些電阻538 M1，此時(shí)，MOS 533 536的柵極G都耦合到電源端7。第五NMOS 537及輸出致能信號(hào)也是選擇性的，是為了共用輸出端61而加上的，或者為了在電源端7被供應(yīng)電力且輸出端61電壓大于電源端7的電壓時(shí)防止電流從輸出端61逆流到電源端7而加上的，在其它情況下，可以移除第五NMOS 537及輸出致能信號(hào)，此時(shí)，第四NMOS 536的第一端Tl耦合到接地端8。切換控制信號(hào)用于控制可變電阻單元55是否作為一提升電阻，在切換控制信號(hào)使第四PMOS 531導(dǎo)通時(shí)，可變電阻單元55可以給定輸出端61的高電壓位準(zhǔn)，而在切換控制信號(hào)使第四 PMOS 531不導(dǎo)通時(shí)，可變電阻單元55沒(méi)有作用。參閱圖8及圖9，可變電阻單元55、55，包括復(fù)數(shù)開(kāi)關(guān)551、553及復(fù)數(shù)電阻552、 554。在本實(shí)施例中，每一開(kāi)關(guān)551、553是以一 PMOS來(lái)實(shí)現(xiàn)，且每一 PMOS包括一接收偏置電壓VBIAS的基極。開(kāi)關(guān)551、553可被控制，以改變電阻552、554的耦合狀態(tài)，進(jìn)而改變可變電阻單元陽(yáng)的電阻值。因此，即便電阻552、554的電阻值隨著半導(dǎo)體制程偏移而改變， 仍可以通過(guò)控制開(kāi)關(guān)551、553，使可變電阻單元55的電阻值達(dá)到預(yù)設(shè)的電阻值。值得注意的是，在圖8中，可變電阻單元55是以串聯(lián)的方式來(lái)實(shí)現(xiàn)，而在圖9中， 可變電阻單元陽(yáng)是以并聯(lián)的方式來(lái)實(shí)現(xiàn)，但在其它實(shí)施例中，可變電阻單元陽(yáng)也能以串并聯(lián)組合的方式來(lái)實(shí)現(xiàn)，且這些實(shí)現(xiàn)方式是本領(lǐng)域普通技術(shù)人員公知的，此處將不多加說(shuō)明。
綜上所述，本實(shí)施例是內(nèi)建在芯片60中，可以降低生產(chǎn)成本；并利用開(kāi)關(guān)單元53 的第四PMOS 531來(lái)取代圖1中的二極管125、135，可以消除電壓降；且在電源端7沒(méi)有被供應(yīng)電力時(shí)，使偏壓產(chǎn)生單元51、開(kāi)關(guān)單元53及可變電阻單元55中每一 PMOS的基極與輸出端61等電位，再配合適當(dāng)?shù)卦O(shè)定這些單元51、53、55中每一 MOS的導(dǎo)通/不導(dǎo)通狀態(tài)，可以防止漏電流；再者，圖8及圖9中的可變電阻單元55、55’亦提供內(nèi)建于芯片的電阻單元能夠精準(zhǔn)校正(calibration)的能力。因此，確實(shí)可以達(dá)到本發(fā)明的目的。本發(fā)明也提供一種半導(dǎo)體芯片(例如圖3中的芯片30，或圖4中的芯片60)，包含一核心電路(例如圖3中的核心電路32，或圖4中的核心電路62)、一電阻單元(例如 圖3中的提升電阻21，或圖4中的可變電阻單元55)及一單向電流單元(例如圖3中的二極管22，或圖4中的偏壓產(chǎn)生單元51及開(kāi)關(guān)單元5 。核心電路、電阻單元及單向電流單元是設(shè)置在同一半導(dǎo)體基底中。以上所述的僅是本發(fā)明的實(shí)施例而已，應(yīng)當(dāng)不能以此限定本發(fā)明實(shí)施的范圍，即只要依權(quán)利要求及發(fā)明說(shuō)明內(nèi)容所作的簡(jiǎn)單的等效變化與修飾，都仍屬本發(fā)明專利涵蓋的范圍內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體芯片，適用于耦合到一電源端及一輸出端，且包含 一核心電路，耦合于該輸出端；一電阻單元，耦合于該輸出端；以及一單向電流單元，耦合于該電阻單元及該電源端之間，用來(lái)在該電源端被供應(yīng)電力時(shí)， 允許電流自該電源端導(dǎo)通至該輸出端，而在該電源端沒(méi)有被供應(yīng)電力時(shí)，實(shí)質(zhì)上防止電流自該輸出端導(dǎo)通至該電源端；其中，該核心電路、該電阻單元、及該單向電流單元設(shè)置于同一半導(dǎo)體基底當(dāng)中。
2.如權(quán)利要求1所述的半導(dǎo)體芯片，其中，該單向電流單元包括一個(gè)二極管，該二極管具有一耦合到該電源端的陽(yáng)極，及一耦合到該電阻單元的陰極。
3.如權(quán)利要求1所述的半導(dǎo)體芯片，其中，該單向電流單元包括 一開(kāi)關(guān)單元，包括一 P型晶體管，包括一耦合到該電源端的第一端、一耦合到該電阻單元的第二端、一柵極、及一基極；及一偏壓產(chǎn)生單元，輸出一偏置電壓到該P(yáng)型晶體管的基極，并在該電源端被供應(yīng)電力時(shí)，使該偏置電壓實(shí)質(zhì)上等于該電源端的電壓，而在該電源端沒(méi)有被供應(yīng)電力時(shí)，使該偏置電壓實(shí)質(zhì)上等于該輸出端的電壓。
4.如權(quán)利要求3所述的半導(dǎo)體芯片，適用于更耦合到一接地端，其中，該偏壓產(chǎn)生單元包括一第一 P型晶體管，包括一耦合到該輸出端的第一端、一耦合到輸出該偏置電壓的節(jié)點(diǎn)的第二端、一耦合到該電源端的柵極，及一接收該偏置電壓的基極；一第二 P型晶體管，包括一耦合到該電源端的第一端、一耦合到輸出該偏置電壓的節(jié)點(diǎn)的第二端、一柵極，及一接收該偏置電壓的基極；一第三P型晶體管，包括一耦合到該輸出端的第一端、一耦合到該第二 P型晶體管的柵極的第二端、一耦合到該電源端的柵極，及一接收該偏置電壓的基極；及一第一 N型晶體管，包括一耦合到該接地端的第一端、一耦合到該第二 P型晶體管的柵極的第二端、一耦合到該電源端的柵極，及一耦合到該接地端的基極。
5.如權(quán)利要求3所述的半導(dǎo)體芯片，其中，該核心電路更輸出一切換控制信號(hào)，該開(kāi)關(guān)單元在該電源端被供應(yīng)電力時(shí)，傳遞該切換控制信號(hào)到該P(yáng)型晶體管的柵極，而在該電源端沒(méi)有被供應(yīng)電力時(shí)，傳遞該輸出端的電壓到該P(yáng)型晶體管的柵極。
6.如權(quán)利要求5所述的半導(dǎo)體芯片，適用于更耦合到一接地端，其中，該開(kāi)關(guān)單元更包括一第五P型晶體管，包括一接收該切換控制信號(hào)的第一端、一耦合到該P(yáng)型晶體管的柵極的第二端、一柵極，及一接收該偏置電壓的基極；一第六P型晶體管，包括一耦合到該輸出端的第一端、一耦合到該P(yáng)型晶體管的柵極的第二端、一耦合到該電源端的柵極，及一接收該偏置電壓的基極；一第七P型晶體管，包括一耦合到該輸出端的第一端、一耦合到該第五P型晶體管的柵極的第二端、一耦合到該電源端的柵極，及一接收該偏置電壓的基極；一第三N型晶體管，包括一接收該切換控制信號(hào)的第一端、一耦合到該P(yáng)型晶體管的柵極的第二端、一耦合到該電源端的柵極，及一耦合到該接地端的基極；及一第四N型晶體管，包括ー耦合到該接地端的第一端、ー耦合到該第五P型晶體管的柵極的第二端、一耦合到該電源端的柵極，及ー耦合到該接地端的基板。
全文摘要
本發(fā)明提供一種漏電流防止電路及一種半導(dǎo)體芯片。該半導(dǎo)體芯片適用于耦合到一電源端及一輸出端，且包含一核心電路、一電阻單元及一單向電流單元。該核心電路耦合于該輸出端。該電阻單元耦合于該輸出端。該單向電流單元耦合于該電阻單元及該電源端之間，用來(lái)在該電源端被供應(yīng)電力時(shí)，允許電流自該電源端導(dǎo)通至該輸出端，而在該電源端沒(méi)有被供應(yīng)電力時(shí)，實(shí)質(zhì)上防止電流自該輸出端導(dǎo)通至該電源端。其中，該核心電路、該電阻單元、及該單向電流單元設(shè)置于同一半導(dǎo)體基底當(dāng)中。
文檔編號(hào)H03K19/0185GK102545878SQ20111040796
公開(kāi)日2012年7月4日 申請(qǐng)日期2008年4月17日 優(yōu)先權(quán)日2008年4月17日
發(fā)明者劉劍, 曹太和, 曾子建 申請(qǐng)人:瑞昱半導(dǎo)體股份有限公司