專利名稱：基于壓控振蕩器量化器的時分∑△調(diào)制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于模擬集成電路設(shè)計領(lǐng)域，特別涉及一種基于壓控振蕩器量化器的時分 Σ Δ調(diào)制器。
背景技術(shù)：
20世紀年代以來，隨著亞微米、超深亞微米技術(shù)的發(fā)展和系統(tǒng)芯片技術(shù)的日益成熟，采用電池供電的便攜式電子產(chǎn)品獲得了迅猛發(fā)展和快速普及。由于電池技術(shù)的發(fā)展遠遠跟不上電子系統(tǒng)的發(fā)展，從心臟起搏器到助聽器、移動電話和各種各樣產(chǎn)品都對電子產(chǎn)品的供電電壓提出了嚴格的限制。另一方面，隨著器件尺寸不斷的縮小，工藝的擊穿電壓也在降低，亦對電源電壓提出了嚴格的限制。電子器件性能要求越來越高，開發(fā)周期越來越短，對開發(fā)與生產(chǎn)成本的制約也日趨嚴格，使低壓低功耗模擬集成電路受到了極大的關(guān)注。模數(shù)轉(zhuǎn)換器是模擬電路中最重要的電路單元，廣泛應(yīng)用于模擬電路和混合信號處理電路中，但是由于便攜式設(shè)備低功耗的要求，所以在電源能量受限的環(huán)境下，模數(shù)轉(zhuǎn)換器的功耗格外引人關(guān)注。為了降低整體系統(tǒng)的功耗，就必須降低數(shù)模轉(zhuǎn)換器的功耗，這就促成了 Σ AADC的產(chǎn)生與發(fā)展。由于其固有的低功耗優(yōu)勢，在現(xiàn)在以及未來，會越來越受到重視。近幾年來，Σ Δ調(diào)制器已大量涌現(xiàn)，各大公司也紛紛推出自己相應(yīng)的產(chǎn)品。其應(yīng)用十分廣泛，可用在手機、便攜式系統(tǒng)、傳感器等各種電路當中。與傳統(tǒng)的數(shù)模轉(zhuǎn)換器相比， Σ Δ調(diào)制主要具有以下幾個特點(1)低功耗。(2)高信噪比和高精度。(3)良好的系統(tǒng)穩(wěn)定性與抗干擾性。但是，傳統(tǒng)的Σ Δ調(diào)制器存在以下不足1.相比于其他類型的模數(shù)轉(zhuǎn)換器器，其帶寬比較窄。2.傳統(tǒng)的Σ Δ中的量化器一般采用Flash結(jié)構(gòu)，這種結(jié)構(gòu)引入的誤差比較大，降低了系統(tǒng)的精度。3.在功耗要求嚴格的情況下，難以進一步降低帶寬。

發(fā)明內(nèi)容
本發(fā)明的目的是為克服已有技術(shù)的不足之處，提出一種基于壓控振蕩器量化器的時分Σ Δ調(diào)制器，其特征在于，所述壓控振蕩器量化器的時分Σ Δ調(diào)制器采用CMOS工藝實現(xiàn)；該調(diào)制器包括輸入信號采樣器其置于調(diào)制器輸入級之前，對輸入信號起降頻作用，降頻之后的輸入信號作用于調(diào)制器輸入端，實現(xiàn)了分時的作用；積分器通道以及非完整積分器輸出模塊置于輸入信號采樣器之后，實現(xiàn)時分多路系統(tǒng)所需的各個輸出值；基于壓控振蕩器的量化器其置于積分器輸出模塊之后，由壓控振蕩器和計數(shù)器組成，實現(xiàn)對積分器輸出的量化；完整輸出產(chǎn)生模塊置于壓控振蕩器量化器之后，其作用是將量化器輸出的值通過計算疊加，得到了真正需要的各個通道的輸出；反饋模塊、數(shù)模轉(zhuǎn)換模塊其置于完整積分輸出模塊與積分通道模塊之間，完成反饋，使得系統(tǒng)工作在穩(wěn)定狀態(tài)下；輸出多路開關(guān)其置于完整輸出產(chǎn)生模塊之后，實現(xiàn)了對多路輸出信號的合并，提高了輸出的速率；所述基于壓控振蕩器量化器的時分Σ Δ調(diào)制器的輸入信號先通過一個輸入信號采樣器進行降頻，并把信號分成多條通路，然后通過積分器通道以及非完整積分器輸出模塊，輸出各個支路所需的輸出值或者是非完整的輸出值，之后再進入壓控振蕩器量化器，將各個通路的輸出值進行量化，接著再進入完整輸出產(chǎn)生模塊，通過計算疊加，得到了真正需要的各個通道的輸出，最后，進入輸出多路開關(guān)，對多路輸出信號的合并，多路合為一路，從而提高了輸出的速率和信號帶寬。本發(fā)明的有益效果是這種新型的基于壓控振蕩器量化器的時分Σ Δ調(diào)制器與傳統(tǒng)設(shè)計方案相比具有幾個明顯的優(yōu)點不增加功耗的情況下倍增兩倍以上信號帶寬的能力；提高了系統(tǒng)的信噪比；增加了系統(tǒng)的穩(wěn)定性等諸多優(yōu)點。


圖1為新型的基于壓控振蕩器量化器的時分Σ Δ調(diào)制器的結(jié)構(gòu)圖。圖2為本發(fā)明的新型的基于壓控振蕩器量化器的時分Σ Δ調(diào)制器的兩通道電路實例結(jié)構(gòu)圖。圖3為本發(fā)明的新型的基于壓控振蕩器量化器的兩通道時分Σ Δ調(diào)制器的輸出頻譜圖。
具體實施例方式本發(fā)明提出的一種基于壓控振蕩器量化器的兩通道時分Σ Δ調(diào)制器。在圖2中， 所述基于壓控振蕩器量化器的兩通道時分Σ Δ調(diào)制器采用CMOS工藝實現(xiàn)；包括兩個輸入信號采樣器，其置于調(diào)制器輸入級之前，對輸入信號起降頻作用，降頻之后的輸入信號作用于調(diào)制器輸入端，實現(xiàn)了分時的作用；一個積分器通道以及一個非完整積分器輸出模塊，置于輸入信號采樣器之后，實現(xiàn)時分多路系統(tǒng)所需的兩路輸出值；另外， 還有兩個基于壓控振蕩器的量化器，其置于積分器輸出模塊之后，由壓控振蕩器和計數(shù)器組成，實現(xiàn)對兩條支路積分器輸出的量化；一個完整輸出產(chǎn)生模塊，置于壓控振蕩器量化器之后，其作用是將量化器輸出的值通過計算疊加，得到了真正需要的第二條通道的輸出；一個反饋模塊和兩個數(shù)模轉(zhuǎn)換模塊，其置于完整積分輸出模塊與積分通道模塊之間，完成反饋，使得系統(tǒng)工作在穩(wěn)定狀態(tài)下；最后還有一個輸出多路開關(guān)，其置于完整輸出產(chǎn)生模塊之后，實現(xiàn)了對多路輸出信號的合并，提高了輸出的速率；所述基于壓控振蕩器量化器的時分Σ Δ調(diào)制器的輸入信號先通過一個輸入信號采樣器進行降頻，并把信號分成兩條通路，然后通過積分器通道以及非完整積分器輸出模塊，輸出兩條支路所需的輸出值和非完整的輸出值，之后在進入壓控振蕩器量化器，將兩條通路的輸出值進行量化，接著在進入完整輸出產(chǎn)生模塊，通過計算疊加，得到了真正需要的兩條通道的輸出，最后，進入輸出兩路開關(guān)，對兩路輸出信號的合并，多路合為一路，從而提高了輸出的速率和信號帶寬。圖3為本發(fā)明的新型的基于壓控振蕩器量化器的兩通道時分Σ Δ調(diào)制器的輸出頻譜圖。從圖中可以看出，本發(fā)明的新型基于壓控振蕩器量化器的兩通道時分Σ Δ調(diào)制器的信號帶寬相比于傳統(tǒng)二階調(diào)制器提高了一倍以上。同時，系統(tǒng)的信噪比提高了 21dB，實現(xiàn)了帶寬和信噪比的同時提高，將大大降低系統(tǒng)的功耗，更有利于實現(xiàn)在低功耗系統(tǒng)中。
權(quán)利要求
1.一種基于壓控振蕩器的量化器的時分Σ δ調(diào)制器，其特征在于，在時分Σ Δ調(diào)制器中采用基于壓控振蕩器的量化器作為積分器輸出的量化模塊。
2.根據(jù)權(quán)利要求1，所述時分Σ△調(diào)制器，其特征在于，其將單路輸入信號先經(jīng)輸入采樣器分時采樣，分解成多條通路信號，然后分別進行積分和量化，最后再將多路的分時信號合為一路完整的輸出信號。
3.根據(jù)權(quán)利要求1，所述時分Σ△調(diào)制器，其特征在于，基于壓控振蕩器的量化器是由壓控振蕩器和計數(shù)器組成。
全文摘要
本發(fā)明公開了屬于模擬集成電路設(shè)計領(lǐng)域的一種基于壓控振蕩器量化器的時分∑Δ調(diào)制器。該調(diào)制器包括輸入信號采樣器，實現(xiàn)對輸入信號的降頻采樣、積分器通道以及非完整積分器輸出模塊，實現(xiàn)時分多路系統(tǒng)所需的各個輸出值、由壓控振蕩器和計數(shù)器組成的基于壓控振蕩器的量化器，實現(xiàn)對積分器輸出的量化、完整輸出產(chǎn)生模塊、反饋模塊、數(shù)模轉(zhuǎn)換模塊以及輸出多路開關(guān)，實現(xiàn)了對多路輸出信號的合并；本發(fā)明具有在不增加功耗的情況下倍增兩倍以上信號帶寬的能力；同時提高了系統(tǒng)的信噪比；增加了系統(tǒng)的穩(wěn)定性等諸多優(yōu)點。
文檔編號H03M1/12GK102437851SQ201110409929
公開日2012年5月2日 申請日期2011年12月9日 優(yōu)先權(quán)日2011年12月9日
發(fā)明者方華軍, 梁仁榮, 王敬, 許軍, 趙曉 申請人:清華大學