專利名稱：包括共源極感測fet的電路布置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及使用所謂的感測晶體管的晶體管負(fù)載電流的電流感測的領(lǐng)域。
背景技術(shù)：
使用所謂的電流感測晶體管(或“感測FET”)的電流感測電路已被普遍使用多年。這些電流感測技術(shù)在測量由多個(gè)晶體管單元組成的功率場效應(yīng)晶體管(功率FET)的負(fù)載電流時(shí)是特別有用的，如例如美國專利申請公布號2001/0020732 Al中說明的那樣。這些功率場效應(yīng)晶體管具有針對組成功率晶體管部件的所有晶體管單元的共漏極區(qū)域。共漏極區(qū)域由布置在晶片背面上的一個(gè)漏極電極連接，而源極區(qū)域和相應(yīng)源極電極在晶片正面上接觸并且并聯(lián)連接。一個(gè)晶體管單元(被稱為“感測單元”)的源極電極可以分離地連接以抽取(tap)表示流過負(fù)載晶體管的多個(gè)晶體管單元的負(fù)載電流的電流信號。當(dāng)然，少數(shù)晶體管單元可以并聯(lián)連接以形成感測晶體管。在包括負(fù)載晶體管/感測晶體管對的電路布置中，感測電流的源極電流與負(fù)載晶體管的源極電流成正比，由此比例因子得自負(fù)載晶體管的電流傳導(dǎo)面積與感測晶體管的電流傳導(dǎo)面積的比，其(至少大致上)等同于負(fù)載晶體管中的晶體管單元的數(shù)目與分別地感測晶體管的比。僅當(dāng)兩個(gè)晶體管(負(fù)載晶體管和感測晶體管)在相同的操作點(diǎn)中操作時(shí)，即當(dāng)兩個(gè)晶體管被提供相同的柵極-源極電壓并且暴露于相同的漏極-源極電壓時(shí)，滿足上述比例條件。已知為確保兩個(gè)晶體管在相同的操作點(diǎn)中操作而可以應(yīng)用的許多電路。僅作為示例，對于共漏極MOS技術(shù)，可以使用運(yùn)算放大器將感測晶體管的源極電壓設(shè)定為與負(fù)載晶體管的源極電壓匹配。由于共漏極電極，實(shí)現(xiàn)了相等的漏極-源極電壓。此外，感測晶體管和負(fù)載晶體管的柵極電極被連接以便向兩個(gè)晶體管提供相同的柵極-源極電壓。盡管感測晶體管和負(fù)載晶體管由于適當(dāng)?shù)碾娐范谙嗤牟僮鼽c(diǎn)中操作，但是這兩個(gè)晶體管之間的另外不合需要的副作用和交互可能使相應(yīng)源極電流之間的嚴(yán)格比例劣化。例如，將確保遍及(兩個(gè)晶體管的)晶體管單元的均勻漏極電流密度。不均勻的漏極電流流動(dòng)可能導(dǎo)致內(nèi)部橫向電流，因此使感測晶體管和負(fù)載晶體管的源極電流之間的嚴(yán)格比例關(guān)系扭曲。由于晶體管的結(jié)構(gòu)(在晶片背面上的共漏極，針對感測晶體管單元的分離的源極接觸)，η型晶體管(例如，η溝道M0SFET)必須被用作高側(cè)開關(guān)而P型晶體管(例如，P溝道MOSFET)必須被用于低側(cè)開關(guān)。在這兩種情況下，源極電極暴露于全電壓擺動(dòng)，因此需要適當(dāng)?shù)谋Ｗo(hù)電路以便保護(hù)典型地未被設(shè)計(jì)為承受高電壓差的柵極氧化物。

發(fā)明內(nèi)容
鑒于上文，一般需要改進(jìn)的電流感測電路布置，其(至少部分地)解決或緩解在使用已知的感測晶體管電路時(shí)出現(xiàn)的問題。公開了 一種電流感測電路布置。根據(jù)本發(fā)明的一個(gè)示例，該電路布置包括負(fù)載晶體管，其用于控制去往耦接到負(fù)載晶體管的漏極電極的負(fù)載的負(fù)載電流。感測晶體管耦接到負(fù)載晶體管。感測晶體管具有提供表示負(fù)載電流的測量電流的漏極電極。負(fù)載晶體管和感測晶體管是具有共源極電極的場效應(yīng)晶體管。測量電路被配置為從感測晶體管接收測量電流并且根據(jù)其生成輸出信號，該輸出信號表不負(fù)載電流。根據(jù)本發(fā)明的另一示例，一種電路布置包括第一負(fù)載晶體管，其用于控制去往耦接到第一負(fù)載晶體管的漏極電極的第一負(fù)載的負(fù)載電流。第二負(fù)載晶體管控制去往耦接到第二負(fù)載晶體管的漏極電極的第二負(fù)載的負(fù)載電流。感測晶體管被配置為根據(jù)開關(guān)信號耦接到第一或第二負(fù)載晶體管。感測晶體管具有提供表示與其耦接的負(fù)載晶體管的負(fù)載電流的測量電流的漏極電極，并且第一和第二負(fù)載晶體管以及感測晶體管是具有共源極電極的場效應(yīng)晶體管。測量電路被配置為從感測晶體管接收測量電流并且根據(jù)其生成輸出信號，該輸出信號表示耦接到感測晶體管的負(fù)載晶體管的負(fù)載晶體管的負(fù)載電流。


參照下面的附圖和描述可以更好地理解本發(fā)明。圖中的部件不必依比例繪制，而是重點(diǎn)在于說明本發(fā)明的原理。此外，在圖中相同的附圖標(biāo)記指示對應(yīng)的部分。在附圖中:
圖1是穿過本發(fā)明的各種示例中使用的豎直共源極功率MOSFET部件的橫截面視圖； 圖2說明了圖1的晶體管的不意 圖3說明了作為本發(fā)明的第一示例的電流感測電路布置，其包括根據(jù)圖1的示例的感測晶體管/負(fù)載晶體管對；
圖4說明了作為本發(fā)明的第二示例的電路布置，其與圖3的示例相似；
圖5說明了作為本發(fā)明的第三示例的電路布置，其與圖3的示例相似，對比圖3的示例在低側(cè)晶體管處執(zhí)行電流感測；
圖6說明了作為本發(fā)明的另一示例的電路布置，其包括共享一個(gè)可切換感測晶體管的兩個(gè)高側(cè)負(fù)載晶體管；以及
圖7說明了作為本發(fā)明的另一示例的電路布置，其包括共享一個(gè)可切換感測晶體管的兩個(gè)低側(cè)負(fù)載晶體管。
具體實(shí)施例方式下文詳細(xì)討論了目前優(yōu)選的實(shí)施例的實(shí)施和使用。然而，應(yīng)認(rèn)識到，本發(fā)明提供了許多可應(yīng)用的發(fā)明概念，其可以在廣泛的多種具體背景下實(shí)施。所討論的具體實(shí)施例僅說明了用于實(shí)施和使用本發(fā)明的具體方式而并非限制本發(fā)明的范圍。圖1是(至少部分地)說明具有共源極電極但是具有分離的漏極電極的兩個(gè)分離的場效應(yīng)晶體管(FET)部件的橫截面視圖。多個(gè)晶體管單元集成在半導(dǎo)體本體100中。從這些晶體管單元中，至少一個(gè)晶體管單元101形成感測晶體管并且大多數(shù)晶體管單元102形成負(fù)載晶體管。對比典型的豎直功率晶體管部件，布置在半導(dǎo)體本體100的頂表面103(即，半導(dǎo)體本體100的正面)上的金屬化層形成由若干個(gè)晶體管部件共享的共源極電極41。在本示例中，共源極電極41由形成感測晶體管的(一個(gè)或多個(gè))晶體管單元101和形成負(fù)載晶體管的晶體管單元102共享。晶體管單元由所謂的槽17限定，該槽17從半導(dǎo)體本體100的頂表面103開始延伸到半導(dǎo)體本體100中。柵極電極15(典型地由多晶硅制成)布置在槽17內(nèi)并且借助于隔離層16與周圍的半導(dǎo)體本體100隔離，該隔離層16典型地是氧化物層。半導(dǎo)體本體100包括源極區(qū)域lipIl2，本體區(qū)域％、122、漂移區(qū)域13^ 132和漏極區(qū)域HpH215其中角標(biāo)I指示對應(yīng)的區(qū)域?qū)儆谪?fù)載晶體管102，而角標(biāo)2指示相應(yīng)區(qū)域?qū)儆诟袦y晶體管101。根據(jù)所使用的生產(chǎn)技術(shù)，可以使用摻雜材料的外延生長、離子注入或擴(kuò)散來產(chǎn)生源極區(qū)域、本體區(qū)域、漂移區(qū)域和漏極區(qū)域。源極區(qū)域Il1Ul2沿半導(dǎo)體本體100的頂表面103延伸(并且基本上與其平行)并且由共源極電極41直接接觸。漏極區(qū)域I+、142沿半導(dǎo)體本體100的底表面104延伸并且由布置在半導(dǎo)體本體100的底表面104上的漏極電極42p422直接接觸。在源極區(qū)域Il1Ul2和漏極區(qū)域14ρ142之間，本體區(qū)域12工、122以及漂移區(qū)域13pl32與半導(dǎo)體100的頂表面和底表面103、104平行地延伸。本體區(qū)域12pl22被布置為與槽17相鄰。即，槽從半導(dǎo)體本體100的頂表面103延伸到半導(dǎo)體本體中如此深以致槽底部達(dá)到對應(yīng)的漂移區(qū)O1 (或者分別地132)。在有源晶體管中，負(fù)載電流分別經(jīng)由對應(yīng)的本體區(qū)域12p212和漂移區(qū)域13pl32分別從源極區(qū)域Il1Ul2流到漏極區(qū)域11、142，由此在由于荷電柵極電極15引起的電場的影響下，電荷載流子的溝道形成了槽17的側(cè)壁的長邊。覆蓋槽17的隔離層33使布置在槽17中的柵極電極15與布置在半導(dǎo)體本體103的頂表面上的共源極電極41隔離。一些深槽17’從半導(dǎo)體本體100的頂表面103向下延伸到底表面104，以便允許直通連接21。為此目的，深槽17’通常填充有多晶硅，其形成電直通連接21。與柵極電極15相似，形成直通連接21的多晶硅借助于絕緣層22與周圍的半導(dǎo)體本體100隔離，該絕緣層22通常是氧化硅層。屬于具體晶體管部件(例如，負(fù)載晶體管102)的柵極電極典型地與對應(yīng)的直通連接21電互連以便促成半導(dǎo)體本體100的底表面104處的柵極的電連接。出于該原因，直通連接21被形成柵極接觸電極43i和432的底表面103處的相應(yīng)金屬化層覆蓋。如果晶體管部件101、102的柵極電極43i和432應(yīng)并聯(lián)連接，則僅需一個(gè)深槽17’，其允許接觸布置在槽17中的共柵極電極。布置在槽中的柵極電極15和布置在深槽中的直通連接21之間的電連接可以通過橫槽(未示出)實(shí)現(xiàn)，該橫槽在與圖1中所示的橫截面平行的平面中延伸，因此連接對應(yīng)的槽17和深槽17’。如可以從圖1中所見，深槽17’使兩個(gè)不同的晶體管部件(在本示例中即感測晶體管101和負(fù)載晶體管102)分離。對比已知的豎直晶體管，其中大多數(shù)晶體管單元共享共漏極電極(例如參見美國專利公布號2001/0020732 Al)，圖1中所示的晶體管單元共享共源極電極，具有分離的漏極電極以及(可選地)分離的柵極電極。由于深槽17’提供兩個(gè)不同的晶體管部件101、102的本體和漂移區(qū)的完全分離，因此在漂移區(qū)中實(shí)現(xiàn)了更均勻的電流分布。此外，通過禁止漂移區(qū)13pl32中的傳輸電流，抑制了寄生半導(dǎo)體部件。這些優(yōu)點(diǎn)使得共源極、分離的漏極晶體管對于電流感測而言更適當(dāng)?shù)枚?。圖2在電路圖中示意性地說明了圖1的晶體管部件101、102，由此在圖2中晶體管部件101被標(biāo)為P-MOS感測晶體管T2并且負(fù)載晶體管部件102被標(biāo)為P-MOS負(fù)載晶體管Tl。兩個(gè)晶體管的源極端子必定并聯(lián)連接，因?yàn)樾纬删w管的晶體管單元共享共源極電極(參見圖1中的共源極電極41)。 圖3說明了如圖2中所示的共源極、分離的漏極晶體管對(感測晶體管、負(fù)載晶體管)的一個(gè)應(yīng)用。在圖3的示例中，共源極晶體管!^!^是高側(cè)配置中的P溝道MOSFET。BP,感測晶體管T2和負(fù)載晶體管T1的共源極端子S (并且因此共源極電極，參見圖1中的附圖標(biāo)記41)連接到高側(cè)供電電位VB。在圖5中說明了使用低側(cè)配置中的η溝道MOSFET的相似電路。在圖3的示例中，負(fù)載阻抗&連接在負(fù)載晶體管T1的漏極端子DdP低側(cè)供電電位(還被稱為參考電位，其可以是地)之間。負(fù)載晶體管控制經(jīng)由輸出端子OUT供應(yīng)給(例如，外部)負(fù)載阻抗\的負(fù)載電流ip根據(jù)分別供應(yīng)給負(fù)載晶體管T1和感測晶體管T2的柵極端子匕和匕(并且因此供應(yīng)給柵極接觸電極，參見圖1中的附圖標(biāo)記431、432)的柵極信號Se，執(zhí)行負(fù)載電流控制。當(dāng)兩個(gè)晶體管T1和T2在相同的操作點(diǎn)(還被稱為偏置點(diǎn)或靜態(tài)點(diǎn))中操作時(shí)，流過感測晶體管的源極-漏極路徑的測量電流iM (大致)與流過負(fù)載晶體管的源極-漏極路徑的負(fù)載電流k成正比。為此目的，采用控制電路，其被配置為將感測晶體管T2的漏極電壓調(diào)節(jié)為等于負(fù)載晶體管T1的漏極電壓。在圖3中說明了適當(dāng)?shù)目刂齐娐返囊粋€(gè)示例。據(jù)此控制電路包括運(yùn)算放大器OA1和另一晶體管T3以調(diào)節(jié)感測晶體管T2的漏極電位以便與負(fù)載晶體管T1的漏極電位匹·配。隨后通過相應(yīng)晶體管的面積之間的比或者大致地相應(yīng)晶體管的有源晶體管單元的數(shù)目的比來確定測量電流iM和負(fù)載電流k之間的比iM/\。另一晶體管T3的負(fù)載路徑(源極-漏極電流路徑)串聯(lián)連接到感測晶體管T3的負(fù)載路徑。另一晶體管T3的柵極從而耦接到運(yùn)算放大器OA1的輸出并且由其驅(qū)動(dòng)，該運(yùn)算放大器OA1的輸入分別連接到負(fù)載晶體管T1和感測晶體管T2的漏極端子D1和D2。此外，提供了測量電路，其被配置為生成表示負(fù)載電流的輸出信號。在非常簡單的配置中，測量電路包括電阻器rm，其與感測晶體管T2串聯(lián)連接(并且如果存在另一晶體管T3則與之串聯(lián)連接)以便生成可以用作輸出信號的跨越電阻器Rm的壓降VM=iM Rm。使用P溝道MOSFET作為高側(cè)晶體管減小了用于生成適當(dāng)?shù)臇艠O信號Ve的柵極驅(qū)動(dòng)器(未示出)的所需復(fù)雜度。由于源極電位是恒定的(在本示例中是供電電位VB)，因此需要較小的努力來保護(hù)柵極絕緣(參見柵極氧化物層16)免受過壓擊穿。此外，由于晶體管T1和T2完全分離并且因此通過深槽17’(參見圖1)解耦，因此漏極電流iM和k之間的比例明顯改進(jìn)并且因此電流感測的質(zhì)量明顯改進(jìn)。此外，由于感測晶體管和負(fù)載晶體管的柵極-源極電壓總是保持相同，因此柵極-源極路徑的分離保護(hù)不是必要的。相反地，這在使用η溝道高側(cè)晶體管時(shí)總是問題。圖4說明了與圖3的示例非常相似的示例。圖3的電路與圖4的電路對應(yīng)。然而，在圖4的電路中，控制電路包括附加晶體管Ttll，其并聯(lián)耦接到負(fù)載晶體管以便允許負(fù)載晶體管T1的漏極電位的較小電流連接。當(dāng)負(fù)載晶體管T1和感測晶體管T2被有源地驅(qū)動(dòng)到導(dǎo)通狀態(tài)時(shí)，附加晶體管Ttll也是導(dǎo)通的，并且將負(fù)載晶體管T1的漏極電位提供給運(yùn)算放大器OAl。在減小負(fù)載晶體管T1處的漏極電壓的情況下(例如當(dāng)驅(qū)動(dòng)晶體管進(jìn)入截止?fàn)顟B(tài)時(shí))附加晶體管Ttll保護(hù)運(yùn)算放大器的輸入，因?yàn)榫w管Ttll的漏極-源極路徑接管了壓降。盡管附加晶體管Ttll用于抽取負(fù)載晶體管的漏極電位，但是圖3和圖4的示例的功能是相同的。圖5說明了另一示例，其可以被視為圖3的示例的“反轉(zhuǎn)”版本。據(jù)此，η溝道MOSFET用作感測晶體管T2和負(fù)載晶體管!\。感測晶體管T2和負(fù)載晶體管T1被連接為低側(cè)晶體管，即它們的共源極端子S (并且因此它們的共源極電極，參見圖1的附圖標(biāo)記41)連接到低側(cè)供電電位，在本示例中該低側(cè)供電電位是地電位。與圖3的示例相似，負(fù)載阻抗A連接在負(fù)載晶體管T1的漏極端子D1和高側(cè)供電電位Vb之間。由負(fù)載晶體管T1供應(yīng)給負(fù)載阻抗\的負(fù)載電流再次被標(biāo)為L如圖3的示例中的那樣，兩個(gè)晶體管的柵極接收由適當(dāng)?shù)臇艠O驅(qū)動(dòng)器電路(未示出)提供的相同的柵極驅(qū)動(dòng)器信號Se。因此，如果感測晶體管T2的漏極電極(參見圖1中的附圖標(biāo)記432)的電位等于負(fù)載晶體管T1的漏極電極(參見圖1中的附圖標(biāo)記43。的電位，則感測晶體管的漏極電流iM (大致地)與負(fù)載電流k成比例。在當(dāng)前示例中，用于調(diào)節(jié)感測晶體管T2的漏極電位的控制電路可以包括運(yùn)算放大器OA1和另一晶體管T3，它們與圖3的示例中類似地連接到晶體管T1和T2。然而，對比圖3的示例，由感測晶體管T2提供的測量電流iM僅可得到(accessible)用于電路布置的高側(cè)處的測量。為了獲得關(guān)于低側(cè)供電電位(即，地電位)的輸出信號，可以將電流鏡20連接到測量電流iM的電流路徑以便提供第二測量電流iM1，其等于測量電流iM或者與其成比例并且因此與負(fù)載電流k成比例。與圖3的電路相似，“鏡像”電流iM1可以被饋送到電阻器Rm中以便提供表不負(fù)載電流k的輸出電壓信號Vm=Rm iM1。圖6的示例說明了圖3的示例的增強(qiáng)方案。據(jù)此，以與圖3中相同的方式使用感測晶體管τ2。然而，感測晶體管T2可以借助于(例如，半導(dǎo)體)開關(guān)SW1和SW2可切換地連接到第一負(fù)載晶體管Tla或第二負(fù)載晶體管Tlb。一旦連接到具體負(fù)載晶體管(負(fù)載晶體管Tla或Tlb)，則關(guān)于所連接的負(fù)載晶體管，電路布置的操作與圖3的示例相同。因此，一個(gè)感測晶體管T2可以用于許多不同的負(fù)載晶體管Tla、Tlb處的電流測量。為此目的，柵極端子G2根據(jù)控制開關(guān)SW1的開關(guān)狀態(tài)的開關(guān)信號可切換地(參見開關(guān)SW1)連接到第一負(fù)載晶體管Tla或第二負(fù)載晶體管Tlb的柵極。此外，運(yùn)算放大器OA1的一個(gè)輸入根據(jù)控制開關(guān)SW2的開關(guān)狀態(tài)的開關(guān)信號可切換地(參見開關(guān)SW2)連接到第一負(fù)載晶體管Tla或第二負(fù)載晶體管Tlb的漏極。對于開關(guān)SW1和SW2兩者，開關(guān)信號可以相同。 圖7的電路以與圖5的電路與圖3的電路對應(yīng)相同的方式與圖6的電路對應(yīng)。圖7的示例包括連接在低側(cè)配置中的η溝道共源極晶體管，其中一個(gè)感測晶體管以與圖6的示例類似的方式由至少兩個(gè)負(fù)載晶體管共享。當(dāng)使用傳統(tǒng)的共漏極功率MOSFET作為負(fù)載和感測晶體管時(shí)，感測晶體管T2由至少兩個(gè)負(fù)載晶體管“共享”將是不可能的。因?yàn)樵诠搽娐分懈袦y晶體管的源極電位必須跟隨負(fù)載晶體管的源極電位。這是必要的，因?yàn)樵礃O電極不能承受高電壓。然而，當(dāng)使用如根據(jù)上述實(shí)施例的共源極技術(shù)時(shí)，該問題不存在。盡管已公開了本發(fā)明的各種示例性實(shí)施例，但是對于本領(lǐng)域技術(shù)人員將明顯的是，在不偏離本發(fā)明的精神和范圍的情況下可以進(jìn)行各種改變和修改，其將實(shí)現(xiàn)本發(fā)明的一些優(yōu)點(diǎn)。對于本領(lǐng)域合理技術(shù)人員將顯見的是，可以適當(dāng)?shù)卮闷渌麍?zhí)行相同功能的部件。應(yīng)提及，參照具體圖所解釋的特征可以與其他圖(甚至在并未明確提及的那些圖中)的特征組合。此外，本發(fā)明的方法可以在使用適當(dāng)?shù)奶幚砥髦噶畹乃熊浖?shí)現(xiàn)方案中實(shí)現(xiàn)或者在利用硬件邏輯和軟件邏輯的組合以實(shí)現(xiàn)相同結(jié)果的混合實(shí)現(xiàn)方案中實(shí)現(xiàn)。這些針對發(fā)明概念的修改旨在由所附權(quán)利要求覆蓋。
權(quán)利要求
1.一種電路布置,包括 負(fù)載晶體管，配置為控制去往耦接到所述負(fù)載晶體管的漏極電極的負(fù)載的負(fù)載電流； 感測晶體管，耦接到所述負(fù)載晶體管，所述感測晶體管具有提供表示所述負(fù)載電流的測量電流的漏極電極，所述負(fù)載晶體管和所述感測晶體管包括具有共源極電極的場效應(yīng)晶體管；以及 測量電路，配置為從所述感測晶體管接收所述測量電流并且根據(jù)其生成輸出信號，所述輸出信號表不所述負(fù)載電流。
2.根據(jù)權(quán)利要求1所述的電路布置，其中所述負(fù)載晶體管和所述感測晶體管包括P溝道MOS晶體管，它們的共源極電極耦接到高側(cè)供電電位。
3.根據(jù)權(quán)利要求1所述的電路布置，其中所述負(fù)載晶體管和所述感測晶體管包括η溝道MOS晶體管，它們的共源極電極耦接到低側(cè)供電電位。
4.根據(jù)權(quán)利要求1所述的電路布置，其中 所述負(fù)載晶體管和所述感測晶體管具有接收相同的柵極信號的柵極接觸電極；以及 所述測量電路包括控制電路，所述控制電路被配置為將所述感測晶體管的漏極電位調(diào)節(jié)為等于所述負(fù)載晶體管的漏極電位。
5.根據(jù)權(quán)利要求4所述的電路布置，其中所述測量電路進(jìn)一步包括輸出電路，所述輸出電路接收所述測量電流并且被配置為提供作為輸出信號的、表示所述測量電流的電壓信號。
6.根據(jù)權(quán)利要求5所述的電路布置，其中所述輸出電路包括電阻器，跨越所述電阻器的壓降是表示所述測量電流的電壓信號。
7.根據(jù)權(quán)利要求4所述的電路布置，其中所述測量電路進(jìn)一步包括輸出電路，所述輸出電路包括電流鏡，所述電流鏡接收所述測量電流并且被配置為提供作為輸出信號的、與所述測量電流成比例的電流信號。
8.根據(jù)權(quán)利要求1所述的電路布置，進(jìn)一步包括: 半導(dǎo)體本體；以及 多個(gè)晶體管單元，集成在所述半導(dǎo)體本體中，所述晶體管單元中的至少一個(gè)形成所述感測晶體管并且多個(gè)晶體管單元形成所述負(fù)載晶體管。
9.根據(jù)權(quán)利要求8所述的電路布置， 其中每個(gè)晶體管單元包括柵極、源極區(qū)域、本體區(qū)域、漂移區(qū)域和漏極區(qū)域； 其中形成所述負(fù)載晶體管的晶體管單元的柵極和漏極區(qū)域并聯(lián)連接； 其中形成所述感測晶體管的晶體管單元的漏極區(qū)域與形成所述負(fù)載晶體管的晶體管單元的漏極區(qū)域隔離；以及 其中所有所述多個(gè)晶體管單元的源極區(qū)域通過所述半導(dǎo)體本體的正面上的頂部金屬化而并聯(lián)電連接。
10.根據(jù)權(quán)利要求9所述的電路布置，其中漏極電極和柵極接觸電極布置在所述半導(dǎo)體本體的背面上，其中形成所述負(fù)載晶體管的晶體管單元的柵極經(jīng)由從所述半導(dǎo)體本體的正面延伸到背面的直通連接而連接到對應(yīng)的柵極接觸。
11.一種電路布置，包括: 第一負(fù)載晶體管，配置為控制去往耦接到所述第一負(fù)載晶體管的漏極電極的第一負(fù)載的負(fù)載電流； 第二負(fù)載晶體管，配置為控制去往耦接到所述第二負(fù)載晶體管的漏極電極的第二負(fù)載的負(fù)載電流； 感測晶體管，配置為根據(jù)開關(guān)信號耦接到所述第一負(fù)載晶體管或所述第二負(fù)載晶體管，所述感測晶體管具有提供表示與其耦接的負(fù)載晶體管的負(fù)載電流的測量電流的漏極電極，其中所述第一負(fù)載晶體管和所述第二負(fù)載晶體管以及所述感測晶體管包括具有共源極電極的場效應(yīng)晶體管；以及 測量電路，配置為從所述感測晶體管接收所述測量電流并且根據(jù)其生成輸出信號，所述輸出信號表示耦接到所述感測晶體管的負(fù)載晶體管的負(fù)載晶體管的負(fù)載電流。
12.根據(jù)權(quán)利要求11所述的電路布置，進(jìn)一步包括: 第一開關(guān)，配置為根據(jù)所述開關(guān)信號使所述感測晶體管的柵極接觸電極與所述第一負(fù)載晶體管的柵極接觸電極耦接或者與所述第二負(fù)載晶體管的柵極接觸電極耦接。
13.根據(jù)權(quán)利要求11所述的電路布置，其中所述第一負(fù)載晶體管和所述第二負(fù)載晶體管以及所述感測晶體管包括P溝道MOS晶體管，它們的共源極電極耦接到高側(cè)供電電位。
14.根據(jù)權(quán)利要求11所述的電路布置，其中所述第一負(fù)載晶體管和所述第二負(fù)載晶體管以及所述感測晶體管包括η溝道MOS晶體管，它們的共源極電極耦接到低側(cè)供電電位。
15.根據(jù)權(quán)利要求11所述的電路布置，其中所述測量電路包括控制電路，所述控制電路被配置為將所述感測晶體管的漏極電位調(diào)節(jié)為等于耦接到所述感測晶體管的負(fù)載晶體管的漏極電位。
16.根據(jù)權(quán)利要求15所述的電路布置，其中所述測量電路進(jìn)一步包括輸出電路，所述輸出電路接收所述測量電流并且被配置為提供作為輸出信號的、表示所述測量電流的電壓信號。
17.根據(jù)權(quán)利要求16所述的電路布置，其中所述輸出電路包括電阻器，跨越所述電阻器的壓降是表示所述測量電流的電壓信號。
18.根據(jù)權(quán)利要求15所述的電路布置，其中所述測量電路進(jìn)一步包括輸出電路，所述輸出電路包括電流鏡，所述電流鏡接收所述測量電流并且被配置為提供作為輸出信號的、與所述測量電流成比例的電流信號。
19.根據(jù)權(quán)利要求11所述的電路布置，進(jìn)一步包括: 半導(dǎo)體本體；以及 多個(gè)晶體管單元，集成在所述半導(dǎo)體本體中，所述晶體管單元中的至少一個(gè)形成所述感測晶體管并且多個(gè)晶體管單元形成負(fù)載晶體管。
20.根據(jù)權(quán)利要求19所述的電路布置， 其中每個(gè)晶體管單元包括柵極、源極區(qū)域、本體區(qū)域、漂移區(qū)域和漏極區(qū)域； 其中形成負(fù)載晶體管的晶體管單元的柵極和漏極區(qū)域并聯(lián)連接； 其中形成所述感測晶體管的晶體管單元的漏極區(qū)域與形成負(fù)載晶體管的晶體管單元的漏極區(qū)域隔離；以及 其中所有所述多個(gè)晶體管單元的源極區(qū)域通過所述半導(dǎo)體本體的正面上的頂部金屬化而并聯(lián)電連接。
21.根據(jù)權(quán)利要求19所述的電路布置，其中漏極電極和柵極接觸電極布置在所述半導(dǎo)體本體的背面上,其中形成負(fù)載晶體管的晶體管單元的柵極經(jīng)由從所述半導(dǎo)體本體的正面延伸到背面的直通連接而連接到對應(yīng)的柵極接觸。
全文摘要
本發(fā)明涉及包括共源極感測FET的電路布置。公開了一種電流感測電路布置。該電路布置包括負(fù)載晶體管，其用于控制去往耦接到負(fù)載晶體管的漏極電極的負(fù)載的負(fù)載電流。感測晶體管耦接到負(fù)載晶體管。感測晶體管具有提供表示負(fù)載電流的測量電流的漏極電極。負(fù)載晶體管和感測晶體管是具有共源極電極的場效應(yīng)晶體管。測量電路被配置為從感測晶體管接收測量電流并且根據(jù)其生成輸出信號，該輸出信號表示負(fù)載電流。
文檔編號H03K17/081GK103095263SQ201110453448
公開日2013年5月8日 申請日期2011年12月30日 優(yōu)先權(quán)日2010年12月30日
發(fā)明者A.邁澤, S.蒂勒 申請人:英飛凌科技股份有限公司