專(zhuān)利名稱(chēng)：用于電力負(fù)荷管理終端的防止漏計(jì)脈沖數(shù)據(jù)的電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及電網(wǎng)的電力負(fù)荷管理終端，更具體地說(shuō)，是涉及一種用于電力負(fù)荷管理終端的防止漏計(jì)脈沖數(shù)據(jù)的電路。
背景技術(shù)：
智能電網(wǎng)是08年由國(guó)家電網(wǎng)公司提出，并實(shí)施建設(shè)。智能電網(wǎng)的負(fù)控終端一般由電力公司的主站通過(guò)專(zhuān)網(wǎng)或公網(wǎng)通信信道，向位于各個(gè)廠礦企業(yè)的智能電網(wǎng)的終端發(fā)送各種命令，并應(yīng)答碼中提取數(shù)據(jù)。智能電網(wǎng)的負(fù)控終端一般都安裝于各個(gè)廠礦企業(yè)，終端的遙控輸出接各企業(yè)的線路開(kāi)關(guān)，分別控制生產(chǎn)用電和生活用電。終端接收主控站的遙控命令，控制所控線路開(kāi)關(guān)的開(kāi)與合，同時(shí)也采集各廠礦企業(yè)的用電數(shù)據(jù)，上報(bào)主控站，作為電力公司電網(wǎng)管理的依據(jù)。 電力公司在用電負(fù)荷比較大時(shí)，需要控制各用電單位的用電量，確保居民用電。智能電網(wǎng)的負(fù)控終端從目前來(lái)看，各企業(yè)對(duì)智能電網(wǎng)的終端還在研究階段，目前還沒(méi)有成熟的產(chǎn)品在市場(chǎng)上應(yīng)用。在智能電網(wǎng)的終端應(yīng)用之前，實(shí)現(xiàn)同樣功能的類(lèi)似產(chǎn)品是電力負(fù)荷管理終端，在此進(jìn)行說(shuō)明如下。電力負(fù)荷管理終端的軟件一般都采用前后臺(tái)系統(tǒng)的方式工作，負(fù)控終端開(kāi)機(jī)經(jīng)過(guò)初始化后，加載應(yīng)用程序，電力負(fù)荷管理終端就開(kāi)始運(yùn)行并采集各類(lèi)數(shù)據(jù)，初始化及加載引用程序的過(guò)程非常短暫，一般只需幾個(gè)毫秒就可完成，不會(huì)影響電力負(fù)荷管理終端的數(shù)據(jù)采集功能。隨著電子技術(shù)的飛速發(fā)展，特別是國(guó)家電力公司在09年提出并頒布了新的技術(shù)標(biāo)準(zhǔn)，對(duì)電力負(fù)荷管理終端的硬件和軟件提出了新的技術(shù)要求。在此背景下，目前電力負(fù)荷管理終端一般都采用操作系統(tǒng)(例如Linux或WinCE)，對(duì)電力負(fù)荷管理終端的硬件設(shè)備及應(yīng)用程序進(jìn)行有序調(diào)度及管理。電能表脈沖數(shù)據(jù)是電力公司對(duì)用戶(hù)用電量考核的一種手段，也是電力公司對(duì)電網(wǎng)負(fù)荷管理及調(diào)配的一種必要依據(jù)。因此，無(wú)論是智能電網(wǎng)的終端，還是電力負(fù)荷管理終端， 對(duì)脈沖數(shù)據(jù)采集都是十分必要的。脈沖數(shù)據(jù)的采集有兩個(gè)要素脈沖個(gè)數(shù)和單位時(shí)間，即單位時(shí)間內(nèi)的脈沖數(shù)，終端根據(jù)這兩個(gè)要素，再結(jié)合相應(yīng)的算法，計(jì)算出用戶(hù)的用電量。從圖1所示的原有不帶操作系統(tǒng)的電力負(fù)荷管理終端中可以看出，原有電力負(fù)荷管理終端采用前后臺(tái)系統(tǒng)的方式進(jìn)行工作，即開(kāi)機(jī)即工作。這種工作模式因開(kāi)機(jī)后對(duì)設(shè)備初始化的時(shí)間非常短暫(一般小于IOmS)，不會(huì)影響到電力負(fù)荷管理終端對(duì)脈沖數(shù)據(jù)采集的準(zhǔn)確性和完整性，在應(yīng)用中也已得到了證明，這種工作模式是可行的。但是，國(guó)家電網(wǎng)公司在09年頒布了新的電力負(fù)荷管理終端管理終端標(biāo)準(zhǔn)，根據(jù)新標(biāo)準(zhǔn)的要求，前后臺(tái)系統(tǒng)工作模式越來(lái)越不適應(yīng)新標(biāo)準(zhǔn)的要求，例如新標(biāo)準(zhǔn)要求終端必須具備USB接口、終端具備以太網(wǎng)通信接口等等新的要求。這些新要求的提出，在原有電力負(fù)荷管理終端的方案下實(shí)施起來(lái)非常麻煩，同時(shí)，硬件成本也非常昂貴。09年國(guó)家電網(wǎng)公司頒布新標(biāo)準(zhǔn)后，在電力負(fù)荷管理終端行業(yè)內(nèi)，各制造廠商紛紛推出了帶操作系統(tǒng)的電力負(fù)荷管理終端產(chǎn)品。這類(lèi)產(chǎn)品的開(kāi)機(jī)工作流程如圖2所示。從圖 2可以看出，帶操作系統(tǒng)的電力負(fù)荷管理終端從開(kāi)機(jī)到應(yīng)用程序運(yùn)行，這段時(shí)間大約需要 20-30秒鐘左右的時(shí)間，也就是說(shuō)在這段時(shí)間內(nèi)，終端處于開(kāi)機(jī)啟動(dòng)階段(類(lèi)似于計(jì)算機(jī)開(kāi)機(jī)后的Windows操作系統(tǒng)加載階段)。此時(shí)，終端的應(yīng)用程序還沒(méi)有運(yùn)行，因此，終端不能正常采集數(shù)據(jù)，會(huì)丟失部分脈沖數(shù)據(jù)，這對(duì)電力公司來(lái)說(shuō)是不允許的。

實(shí)用新型內(nèi)容為解決現(xiàn)有技術(shù)存在的問(wèn)題，本實(shí)用新型提供一種可用于電力負(fù)荷管理終端及未來(lái)智能電網(wǎng)的終端的防止漏計(jì)脈沖數(shù)據(jù)的電路。本實(shí)用新型為解決上述技術(shù)問(wèn)題而采用的技術(shù)方案是提出用于電力負(fù)荷管理終端及未來(lái)智能電網(wǎng)的終端的防止漏計(jì)脈沖數(shù)據(jù)的電路，包括脈沖輸入調(diào)理電路、隔離電路、 脈沖計(jì)數(shù)電路、脈沖計(jì)時(shí)電路和微控制器。該脈沖計(jì)數(shù)電路連接隔離電路，能夠累計(jì)外部輸入脈沖并輸出脈沖計(jì)數(shù)數(shù)據(jù)。該脈沖計(jì)時(shí)電路連接隔離電路，能夠在接收到外部輸入脈沖后開(kāi)始對(duì)外部輸入脈沖進(jìn)行計(jì)時(shí)，并輸出脈沖時(shí)間數(shù)據(jù)。微控制器在開(kāi)機(jī)啟動(dòng)時(shí)輸出清零信號(hào)至脈沖計(jì)數(shù)電路和脈沖計(jì)時(shí)電路，以令脈沖計(jì)數(shù)電路和脈沖計(jì)時(shí)電路先于電力負(fù)荷管理終端的操作系統(tǒng)的啟動(dòng)而開(kāi)始工作，并且微控制器在每一脈沖采樣周期讀取脈沖計(jì)數(shù)數(shù)據(jù)和所述脈沖時(shí)間數(shù)據(jù)。在本實(shí)用新型的一實(shí)施例中，上述的防止漏計(jì)脈沖數(shù)據(jù)的電路還包括定時(shí)器，向所述脈沖計(jì)時(shí)電路提供計(jì)時(shí)脈沖。在本實(shí)用新型的一實(shí)施例中，脈沖計(jì)時(shí)電路包括D觸發(fā)器和計(jì)時(shí)器，上述D觸發(fā)器的CLR端接上述清零信號(hào)，上述D觸發(fā)器的CLK端接上述外部輸入脈沖，上述D觸發(fā)器的Q 端接上述計(jì)時(shí)器。在本實(shí)用新型的一實(shí)施例中，上述計(jì)時(shí)器由對(duì)位計(jì)數(shù)器構(gòu)成。在本實(shí)用新型的一實(shí)施例中，上述計(jì)數(shù)器為16位計(jì)數(shù)器。在本實(shí)用新型的一實(shí)施例中，上述微控制器每讀取一次脈沖計(jì)數(shù)數(shù)據(jù)和脈沖時(shí)間數(shù)據(jù)，輸出一次上述清零信號(hào)。本實(shí)用新型由于采用以上技術(shù)方案，使之與現(xiàn)有技術(shù)相比，通過(guò)設(shè)置脈沖計(jì)數(shù)電路和脈沖計(jì)時(shí)電路并使二者在開(kāi)機(jī)啟動(dòng)時(shí)即開(kāi)始工作，可以使得帶操作系統(tǒng)的終端在開(kāi)機(jī)啟動(dòng)階段也不會(huì)出現(xiàn)丟失脈沖或漏記脈沖的現(xiàn)象。

為讓本實(shí)用新型的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，
以下結(jié)合附圖對(duì)本實(shí)用新型的具體實(shí)施方式
作詳細(xì)說(shuō)明，其中圖1示出不帶操作系統(tǒng)的電力負(fù)荷管理終端的啟動(dòng)流程。圖2示出帶操作系統(tǒng)的電力負(fù)荷管理終端的啟動(dòng)流程。圖3示出本實(shí)用新型一實(shí)施例的電力負(fù)荷管理終端用防止漏計(jì)脈沖數(shù)據(jù)的電路的電原理框圖。圖4A-4D示出本實(shí)用新型一實(shí)施例的防止漏計(jì)脈沖數(shù)據(jù)的電路的各部分電路圖。圖5是本實(shí)用新型一實(shí)施例的MCU讀取脈沖計(jì)數(shù)的流程圖。
4[0025]圖6是本實(shí)用新型一實(shí)施例的MCU讀取脈沖計(jì)時(shí)的流程圖。
具體實(shí)施方式
圖3示出本實(shí)用新型一實(shí)施例的電力負(fù)荷管理終端用防止漏計(jì)脈沖數(shù)據(jù)的電路的電原理框圖。如圖3所示，電路整體上主要包括脈沖輸入調(diào)理電路10、隔離電路20、脈沖計(jì)數(shù)電路30、脈沖計(jì)時(shí)電路40及MCU 50。脈沖輸入調(diào)理電路10及隔離電路20是電力負(fù)荷管理終端的原有設(shè)計(jì)。外部脈沖輸入后，需經(jīng)過(guò)調(diào)理和隔離才能讓終端所接收。設(shè)置隔離電路20的目的是防止外部干擾影響終端的正常工作。脈沖輸入調(diào)理電路10的作用是對(duì)脈沖輸入進(jìn)行整形和電平轉(zhuǎn)換。在本實(shí)用新型的實(shí)施例中，在隔離電路20的輸出與MCU 50之間增加脈沖計(jì)數(shù)電路30及脈沖計(jì)時(shí)電路40。脈沖計(jì)數(shù)電路30可以累計(jì)外部輸入脈沖的次數(shù)，輸出脈沖計(jì)數(shù)數(shù)據(jù)。脈沖計(jì)時(shí)電路40可以測(cè)量外部輸入脈沖的持續(xù)時(shí)間，輸出脈沖時(shí)間數(shù)據(jù)。這樣，帶操作系統(tǒng)的終端在開(kāi)機(jī)啟動(dòng)階段，不會(huì)出現(xiàn)脈沖輸入漏計(jì)或丟失的現(xiàn)象， 從而達(dá)到本實(shí)用新型的目的。脈沖計(jì)數(shù)電路30可由一個(gè)或多個(gè)計(jì)數(shù)器構(gòu)成。脈沖計(jì)時(shí)電路40可由觸發(fā)器41 和一個(gè)或多個(gè)計(jì)時(shí)器42構(gòu)成。電路的工作原理是終端在開(kāi)機(jī)啟動(dòng)時(shí)，脈沖計(jì)數(shù)電路30、脈沖計(jì)時(shí)電路40的數(shù)據(jù)通過(guò)“清零”信號(hào)(CLR)清除數(shù)據(jù)，清零信號(hào)的有效時(shí)間只需約為l_2uS即可。終端開(kāi)機(jī)后經(jīng)過(guò)一個(gè)短暫的時(shí)間(一般1-2舊)，脈沖計(jì)數(shù)電路30及脈沖計(jì)時(shí)電路40即可工作，其起始工作時(shí)間比起不帶操作系統(tǒng)的已有方案(幾個(gè)ms)還要快?！扒辶恪毙盘?hào)(CLR)經(jīng)過(guò)l_2uS后，自動(dòng)恢復(fù)到無(wú)效狀態(tài)。此后防止漏計(jì)脈沖數(shù)據(jù)的電路進(jìn)入正常工作狀態(tài)。從脈沖輸入調(diào)理電路10輸入的脈沖信號(hào)，經(jīng)過(guò)隔離電路20輸入到脈沖計(jì)數(shù)電路30和脈沖計(jì)時(shí)電路40的觸發(fā)器41。在此，采用上升沿或下降沿工作模式可以視隔離電路20輸入脈沖模式?jīng)Q定，下面以脈沖計(jì)數(shù)電路30和觸發(fā)器41均為上升沿觸發(fā)為例進(jìn)行介紹。觸發(fā)器41在終端開(kāi)機(jī)時(shí)，MCU 50通過(guò)“清零”信號(hào)(CLR)使得觸發(fā)器41輸出“Q” 被清零(輸出低電平)，禁止計(jì)時(shí)器42工作。當(dāng)外部輸入第一個(gè)脈沖時(shí)，觸發(fā)器41的“CLK” 端接收到脈沖的上升沿，置觸發(fā)器41輸出端“Q”輸出高電平，允許計(jì)時(shí)器42工作。計(jì)時(shí)器 42的工作分辨率(“CLK”)視終端要求的計(jì)時(shí)精度決定，一般為lms-5ms左右，在本實(shí)施例的電路中選用1ms。計(jì)時(shí)器42在“EN”允許的情況下，“CLK”每輸入一個(gè)脈沖信號(hào)進(jìn)行一次累加，計(jì)時(shí)器42的位寬根據(jù)輸入“CLK”的分辨率和MCU 50讀取數(shù)據(jù)的時(shí)間確定。脈沖計(jì)數(shù)電路30在外部輸入脈沖的上升沿累加一次數(shù)據(jù)，脈沖計(jì)數(shù)電路30的累加位寬視輸入脈沖的頻率和MCU 50讀取數(shù)據(jù)的時(shí)間確定。在MCU 50需要讀取脈沖計(jì)數(shù)電路數(shù)據(jù)和脈沖計(jì)時(shí)電路數(shù)據(jù)時(shí)，通過(guò)片選信號(hào)、讀信號(hào)和數(shù)據(jù)總線，分別讀取脈沖計(jì)數(shù)電路30和脈沖計(jì)時(shí)電路40的數(shù)據(jù)。MCU 50讀取這兩個(gè)數(shù)據(jù)后，終端根據(jù)特定的算法，計(jì)算出該用戶(hù)的電量及實(shí)時(shí)功率。由于采用了上述技術(shù)方案，可避免帶操作系統(tǒng)的終端在開(kāi)機(jī)啟動(dòng)階段丟失脈沖數(shù)據(jù)的可能。圖4A-4D進(jìn)一步示出防止漏計(jì)脈沖數(shù)據(jù)的電路的電原理圖。在圖4A-4D中，“[D7...D0]”、“RD”為MCU 50的系統(tǒng)數(shù)據(jù)線及數(shù)據(jù)讀取線，“CLR”為MCU 50的一根IO 口線，由 MCU 50 直接控制?！癈S_P_r，、“CS_P_2，，、“CS_T_l，，、“CS_T_2，，、“CS_T_3，，為 MCU 50 讀取脈沖計(jì)數(shù)數(shù)據(jù)及單位脈沖所需時(shí)間數(shù)據(jù)的片選線，這些片選信號(hào)可由MCU 50的IO 口線產(chǎn)生或由MCU 50的系統(tǒng)地址線譯碼產(chǎn)生。由于這些信號(hào)并非本實(shí)用新型的重點(diǎn)，而且為本領(lǐng)域技術(shù)人員所熟知，在此不詳細(xì)描述。圖4A示出根據(jù)本實(shí)用新型一實(shí)施例的外部脈沖輸入調(diào)理電路和隔離電路。外部脈沖輸入連接到D1(TLP181光電隔離器)的2P。Dl的IP通過(guò)限流電阻及指示燈連接到12V 電源。Dl的3P(P_CLK)作為脈沖輸出，供其他電路使用。Dl的4P直接連接到5V電源。外部脈沖輸入端口從電氣邏輯來(lái)看就是一個(gè)開(kāi)關(guān)，平時(shí)該開(kāi)關(guān)處于斷開(kāi)狀態(tài)。在沒(méi)有脈沖輸入時(shí)，Dl (光電隔離器)的初級(jí)處于關(guān)斷狀態(tài)，Dl的3P(P_CLK)輸出低電平；當(dāng)有脈沖輸入時(shí)，Dl的初級(jí)處于導(dǎo)通狀態(tài)，Dl的3P(P_CLK)輸出高電平。圖4C示出本實(shí)用新型一實(shí)施例的脈沖計(jì)數(shù)電路的電原理圖。參照?qǐng)D4C所示， 終端在上電時(shí)，MCU 50對(duì)各電路模塊輸出一個(gè)CLR信號(hào)(低電平有效)，清除芯片D2、 D3(74HC590是8位兩進(jìn)制計(jì)數(shù)器)內(nèi)部寄存器的數(shù)據(jù)，強(qiáng)制使這些芯片內(nèi)部的數(shù)據(jù)寄存器全部被清除為0。首先，脈沖計(jì)數(shù)電路的電路連接如下芯片D2、D3的15P與MCU(微控制器)的數(shù)據(jù)總線DO連接。芯片D2、D3的IP與MCU(微控制器)的數(shù)據(jù)總線Dl連接。芯片D2、D3的2P與MCU(微控制器)的數(shù)據(jù)總線D2連接。芯片D2、D3的3P與MCU(微控制器)的數(shù)據(jù)總線D3連接。芯片D2、D3的4P與MCU(微控制器)的數(shù)據(jù)總線D4連接。芯片D2、D3的5P與MCU(微控制器)的數(shù)據(jù)總線D5連接。芯片D2、D3的6P與MCU(微控制器)的數(shù)據(jù)總線D6連接。芯片D2、D3的7P與MCU(微控制器)的數(shù)據(jù)總線D7連接。MCU 50 的數(shù)據(jù)總線 D0-D7 為雙向端口，芯片 D2、D3 的 Q0-Q7 (15P、1P、2P、3P、4P、 5P、6P、7P)為三態(tài)輸出。當(dāng)芯片D2、D3的14P為高電平時(shí)，Q0-Q7輸出為高阻狀態(tài)，芯片D2、 D3的14P為低電平時(shí)，Q0-Q7輸出為計(jì)數(shù)器的值。芯片D2、D3的13P與MCU 50的系統(tǒng)讀信號(hào)連接，當(dāng)MCU 50需要讀取輸出時(shí)，輸出一個(gè)低脈沖信號(hào)，MCU 50即可讀取脈沖計(jì)數(shù)電路30的數(shù)據(jù)。RD信號(hào)平時(shí)為高電平。芯片D2、D3的14P為片選信號(hào)線(CS_P_1、CS_P_2)，與MCU的系統(tǒng)地址線經(jīng)過(guò)譯碼器(圖未示)后的輸出相連接。芯片D2、D3的12P是計(jì)數(shù)器的允許計(jì)數(shù)控制端，低電平允許計(jì)數(shù)，高電平禁止計(jì)數(shù)，這里該控制引腳接地，表示不禁止計(jì)數(shù)。芯片D2的IlP是脈沖輸入引腳，與外部脈沖輸入P_CLK連接，接收外部脈沖，并進(jìn)行計(jì)數(shù)。芯片D3的IlP是脈沖輸入引腳，與D2的級(jí)聯(lián)引腳RC0(9P)經(jīng)過(guò)反相器(D2A)連接，組成一個(gè)16位兩進(jìn)制計(jì)數(shù)器。芯片D2、D3的IOP是清除引腳(Clr)，與MCU 50的一根IO 口線連接；MCU輸出一個(gè)低電平脈沖，清除計(jì)數(shù)器的數(shù)據(jù)。[0057]芯片D2的9P是一個(gè)級(jí)聯(lián)引腳，該引腳輸出后經(jīng)過(guò)一個(gè)反相器(D2A)，與D3的脈沖輸入連接，組成一組16位兩進(jìn)制計(jì)數(shù)器。脈沖計(jì)數(shù)電路的工作原理及工作過(guò)程如下。根據(jù)輸入脈沖的特性(最多200個(gè)脈沖/秒)及終端對(duì)脈沖采樣周期的時(shí)間，在本實(shí)施例電路中確定脈沖計(jì)數(shù)電路為16位兩進(jìn)制計(jì)數(shù)器。終端在上電時(shí)，MCU 50通過(guò)CLR輸出一個(gè)低電平脈沖信號(hào)到D2、D3的10腳，清除 D2、D3芯片內(nèi)部寄存器的數(shù)據(jù)。D2、D3的脈沖計(jì)數(shù)數(shù)據(jù)被清除后，馬上可進(jìn)入下一個(gè)脈沖采樣周期，中間無(wú)需額外等待。此時(shí)，從外部輸入一個(gè)脈沖給D2的11腳(P_CLK)時(shí)，16位計(jì)數(shù)器進(jìn)行一次累加。根據(jù)終端脈沖輸入的特點(diǎn)，外部輸入脈沖是一種低速信號(hào)，每秒最多輸入200個(gè)脈沖。結(jié)合帶操作系統(tǒng)的終端的開(kāi)機(jī)時(shí)間(約25秒左右)及終端脈沖采樣周期(60秒) 的規(guī)定，在本實(shí)用新型中采用一組16位脈沖計(jì)數(shù)器，該計(jì)數(shù)器由兩個(gè)8位兩進(jìn)制計(jì)數(shù)器D2 和D3組成，最大累計(jì)65536個(gè)脈沖，最長(zhǎng)可累計(jì)時(shí)間為327秒。MCU 50讀取脈沖數(shù)據(jù)。當(dāng)終端經(jīng)過(guò)一次脈沖采樣周期后，MCU讀取脈沖計(jì)數(shù)器的數(shù)據(jù)時(shí)，如圖5所示，其過(guò)程如下MCU通過(guò)系統(tǒng)地址總線經(jīng)過(guò)譯碼器產(chǎn)生D2的片選信號(hào)CS_P_1 (步驟51)，這表示 D2計(jì)數(shù)器的輸出被允許，接著MCU的產(chǎn)生讀信號(hào)RD (步驟5 ，通過(guò)數(shù)據(jù)總線D0-D7，讀取 16位計(jì)數(shù)器的低8位數(shù)據(jù)(D2)(步驟53) ；MCU取消D2的片選信號(hào)CS_P_1 (步驟54)；再重復(fù)上述幾個(gè)步驟讀取16位計(jì)數(shù)器的高8位數(shù)據(jù)(D!3)(步驟55-58)，MCU讀取計(jì)數(shù)器的數(shù)據(jù)之后，MCU產(chǎn)生一個(gè)CLR信號(hào)，清除前一次采樣值，并開(kāi)始新的一次采樣周期(步驟59)。綜上所述，本實(shí)施例的脈沖計(jì)數(shù)電路，在開(kāi)機(jī)啟動(dòng)階段脈沖計(jì)數(shù)電路就已經(jīng)開(kāi)始工作，不會(huì)出現(xiàn)丟失脈沖的現(xiàn)象。圖4D示出本實(shí)用新型一實(shí)施例的脈沖計(jì)時(shí)電路的電原理圖。參照?qǐng)D4D所示，終端在上電時(shí)，MCU 50對(duì)脈沖計(jì)時(shí)電路40輸出一個(gè)CLR信號(hào)(低電平有效)，清除芯片D12、 D13及D17 (74HC590是8位兩進(jìn)制計(jì)數(shù)器)內(nèi)部寄存器的數(shù)據(jù)，強(qiáng)制迫使這些芯片內(nèi)部的數(shù)據(jù)寄存器全部為0。首先說(shuō)明脈沖計(jì)時(shí)電路40的電路連接如下芯片D12、D13、D17的15P與MCU(微控制器)的數(shù)據(jù)總線DO連接。芯片D12、D13、D17的IP與MCU(微控制器)的數(shù)據(jù)總線Dl連接。芯片D12、D13、D17的2P與MCU(微控制器)的數(shù)據(jù)總線D2連接。芯片D12、D13、D17的3P與MCU(微控制器)的數(shù)據(jù)總線D3連接。芯片D12、D13、D17與MCU(微控制器)的數(shù)據(jù)總線D4連接。芯片D12、D13、D17與MCU(微控制器)的數(shù)據(jù)總線D5連接。芯片D12、D13、D17的6P與MCU(微控制器)的數(shù)據(jù)總線D6連接。芯片D12、D13、D17的7P與MCU(微控制器)的數(shù)據(jù)總線D7連接。MCU 50 的數(shù)據(jù)總線 D0-D7 為雙向端口，芯片 D12、D13、D17 的 Q0-Q7 (15P、1P、2P、 3P、4P、5P、6P、7P)為三態(tài)輸出。當(dāng)芯片D12、D13、D17的14P為高電平時(shí)，Q0-Q7輸出為高阻狀態(tài)，芯片D12、D13、D17的14P為低電平時(shí)，Q0-Q7輸出為計(jì)數(shù)器的值。芯片D12、D13、D17的13P與MCU 50的系統(tǒng)讀信號(hào)連接，當(dāng)MCU 50需要讀取輸出時(shí)，輸出一個(gè)低脈沖信號(hào)，平時(shí)該信號(hào)為高電平。芯片D12、D13、D17的14P為片選信號(hào)線(CS_T_1、CS_T_2、CS_T_3)，與微控制器的地址線經(jīng)過(guò)譯碼器(圖未示出)后的輸出相連接。芯片D12、D13、D17的12P是計(jì)數(shù)器的允許計(jì)數(shù)控制端，低電平允許計(jì)數(shù)，高電平禁止計(jì)數(shù)，接D6D的8P。芯片D12的IlP是脈沖輸入引腳，與外部脈沖輸入P_CLK連接，接收外部脈沖，并進(jìn)行計(jì)數(shù)。芯片D13的IlP是脈沖輸入引腳，與D12的級(jí)聯(lián)引腳RC0(9P)經(jīng)過(guò)反相器(D16A) 連接，組成一個(gè)M位兩進(jìn)制計(jì)數(shù)器。芯片D17的IlP是脈沖輸入引腳，與D13的級(jí)聯(lián)引腳RC0(9P)經(jīng)過(guò)反相器(D16B) 連接，組成一個(gè)M位兩進(jìn)制計(jì)數(shù)器。芯片D12、D13、D17的IOP是清除引腳(Clr)，與MCU的一根IO 口線連接；MCU輸出一個(gè)低電平脈沖，清除計(jì)數(shù)器的數(shù)據(jù)。芯片D12的9P是一個(gè)級(jí)聯(lián)引腳，該引腳輸出后經(jīng)過(guò)一個(gè)反相器(D16A)，與D13的脈沖輸入連接，組成一組M位兩進(jìn)制計(jì)數(shù)器。芯片D13的9P是一個(gè)級(jí)聯(lián)引腳，該引腳輸出后經(jīng)過(guò)一個(gè)反相器(D16B)，與D17的脈沖輸入連接，組成一組M位兩進(jìn)制計(jì)數(shù)器。芯片D21A(D觸發(fā)器)的IP接清除引腳(Clr)，與MCU的一根IO 口線連接；MCU輸出一個(gè)低電平脈沖，清除D觸發(fā)器6 ^端)的輸出。芯片D21A(D觸發(fā)器)的2P (D端)、4P (SET端)接電源。芯片D21A(D觸發(fā)器)的3P(CLK)接外部脈沖P_CLK，表示接收外部脈沖的觸發(fā)。脈沖計(jì)時(shí)部分工作原理及工作過(guò)程如下。為了對(duì)外部脈沖的時(shí)間進(jìn)行精確計(jì)時(shí)， 終端內(nèi)部有一個(gè)Ims定時(shí)器60，產(chǎn)生IKHz的頻率提供給脈沖計(jì)時(shí)電路40 (P_lms)。根據(jù)終端采樣周期的時(shí)間，在本實(shí)施例中確定脈沖計(jì)時(shí)電路為M位兩進(jìn)制計(jì)數(shù)器。為了對(duì)外部脈沖的持續(xù)時(shí)間進(jìn)行精確計(jì)時(shí)，本實(shí)施例電路設(shè)置了一個(gè)D觸發(fā)器 41 (D21A)，D觸發(fā)器的電路請(qǐng)參照?qǐng)D4B所示。觸發(fā)器在終端上電或MCU讀取數(shù)據(jù)后產(chǎn)生CLR信號(hào)后，Q輸出被清除(輸出低電平)，禁止M位計(jì)數(shù)脈沖工作，此后在檢測(cè)到外部脈沖輸入的上升沿后，觸發(fā)器(D21A)輸出高電平，重新允許脈沖計(jì)時(shí)電路工作。終端在上電時(shí)，MCU通過(guò)CLR輸出一個(gè)低電平脈沖信號(hào)到D12、D13、D17的10腳，清除D12、D13、D17芯片內(nèi)部寄存器的數(shù)據(jù)。D12、D13、D17的脈沖計(jì)時(shí)數(shù)據(jù)被清除后，馬上可進(jìn)入下一個(gè)采樣周期。此時(shí)，脈沖計(jì)時(shí)電路處于等待狀態(tài)，脈沖計(jì)時(shí)電路的D觸發(fā)器等待外部輸入脈沖的上升沿，在MCU輸出CLR信號(hào)后的第一個(gè)外部輸入脈沖的上升沿到來(lái)時(shí)，D觸發(fā)器的5P輸出高電平，該信號(hào)經(jīng)過(guò)D6D反相器后，連接到D12、D13、D17的12P (EN_TIMER)， 允許脈沖計(jì)時(shí)電路工作。終端定時(shí)器(例如Ims定時(shí)器)輸出IKHz的頻率(P_lms)給D12的11腳，24位計(jì)數(shù)器每次接收到P_lms脈沖，進(jìn)行一次累加。根據(jù)終端脈沖輸入的特點(diǎn)，外部輸入脈沖是一種低速信號(hào)，每秒最多輸入200個(gè)脈沖。結(jié)合帶操作系統(tǒng)的終端的開(kāi)機(jī)時(shí)間(約25秒左右)及終端脈沖采樣周期(60秒)的規(guī)定，在本實(shí)用新型實(shí)施例中采用如上述的M位脈沖計(jì)數(shù)器，該計(jì)數(shù)器由三個(gè)8位兩進(jìn)制計(jì)數(shù)器D2、D3、D17組成，最大累計(jì)16777215個(gè)脈沖，最長(zhǎng)可累計(jì)時(shí)間為16777秒。當(dāng)終端經(jīng)過(guò)一次脈沖采樣周期后，MCU讀取脈沖計(jì)數(shù)器的數(shù)據(jù)時(shí)，參照?qǐng)D6所示， 其過(guò)程如下MCU通過(guò)系統(tǒng)地址總線經(jīng)過(guò)譯碼器產(chǎn)生D12的片選信號(hào)CS_T_1 (步驟601)，這表示D12計(jì)數(shù)器的輸出被允許，接著MCU的產(chǎn)生讀信號(hào)RD (步驟60 ，通過(guò)數(shù)據(jù)總線D0-D7，讀取M位計(jì)數(shù)器的低8位數(shù)據(jù)(D12)(步驟603)；之后MCU取消D12的片選信號(hào)CS_T_1 (步驟604)；再重復(fù)上述幾個(gè)步驟讀取M位計(jì)數(shù)器的中間8位數(shù)據(jù)(D13)(步驟605-608)；再次重復(fù)上述幾個(gè)步驟讀取M位計(jì)數(shù)器的高8位數(shù)據(jù)(D17)(步驟609-61 ；MCU讀取計(jì)數(shù)器的數(shù)據(jù)之后，MCU產(chǎn)生一個(gè)Clr信號(hào)，清除前一次采樣值，并開(kāi)始新的一次采樣周期(步驟613)。綜上所述，本實(shí)用新型的脈沖計(jì)時(shí)電路，在開(kāi)機(jī)啟動(dòng)階段脈沖計(jì)時(shí)電路就已經(jīng)開(kāi)始工作，不會(huì)出現(xiàn)計(jì)時(shí)紊亂的現(xiàn)象。本實(shí)用新型上述實(shí)施例描述的電路，可使得帶操作系統(tǒng)的終端在開(kāi)機(jī)啟動(dòng)階段不會(huì)出現(xiàn)丟失脈沖或漏記脈沖的現(xiàn)象，從而可給電力公司對(duì)用電決策提供可靠的依據(jù)。雖然本實(shí)用新型已以較佳實(shí)施例揭示如上，然其并非用以限定本實(shí)用新型，任何本領(lǐng)域技術(shù)人員，在不脫離本實(shí)用新型的精神和范圍內(nèi)，當(dāng)可作些許的修改和完善，因此本實(shí)用新型的保護(hù)范圍當(dāng)以權(quán)利要求書(shū)所界定的為準(zhǔn)。
權(quán)利要求1.用于電力負(fù)荷管理終端的防止漏計(jì)脈沖數(shù)據(jù)的電路，包括脈沖輸入調(diào)理電路和隔離電路，其特征在于，所述防止漏計(jì)脈沖數(shù)據(jù)的電路還包括脈沖計(jì)數(shù)電路，連接所述隔離電路，所述脈沖計(jì)數(shù)電路對(duì)外部輸入的脈沖進(jìn)行累計(jì)，并輸出脈沖計(jì)數(shù)數(shù)據(jù)；脈沖計(jì)時(shí)電路，連接所述隔離電路，所述脈沖計(jì)時(shí)電路在接收到外部輸入脈沖后開(kāi)始對(duì)外部輸入脈沖進(jìn)行計(jì)時(shí)，并輸出脈沖時(shí)間數(shù)據(jù)；微控制器，在開(kāi)機(jī)啟動(dòng)時(shí)輸出清零信號(hào)至所述脈沖計(jì)數(shù)電路和所述脈沖計(jì)時(shí)電路，以令所述脈沖計(jì)數(shù)電路和所述脈沖計(jì)時(shí)電路先于電力負(fù)荷管理終端的操作系統(tǒng)的啟動(dòng)而開(kāi)始工作，并且所述微控制器在每一脈沖采樣周期讀取所述脈沖計(jì)數(shù)數(shù)據(jù)和所述脈沖時(shí)間數(shù)據(jù)。
2.如權(quán)利要求1所述的防止漏計(jì)脈沖數(shù)據(jù)的電路，其特征在于，還包括定時(shí)器，向所述脈沖計(jì)時(shí)電路提供計(jì)時(shí)脈沖。
3.如權(quán)利要求1所述的防止漏計(jì)脈沖數(shù)據(jù)的電路，其特征在于，所述脈沖計(jì)時(shí)電路包括D觸發(fā)器和計(jì)時(shí)器，所述D觸發(fā)器的CLR端接所述清零信號(hào)，所述D觸發(fā)器的CLK端接所述外部輸入脈沖，所述D觸發(fā)器的Q端接所述計(jì)時(shí)器。
4.如權(quán)利要求3所述的防止漏計(jì)脈沖數(shù)據(jù)的電路，其特征在于，所述計(jì)時(shí)器由M位計(jì)數(shù)器構(gòu)成。
5.如權(quán)利要求1所述的防止漏計(jì)脈沖數(shù)據(jù)的電路，其特征在于，所述計(jì)數(shù)器為16位計(jì)數(shù)器。
專(zhuān)利摘要本實(shí)用新型涉及一種用于電力負(fù)荷管理終端的防止漏計(jì)脈沖數(shù)據(jù)的電路，包括脈沖輸入調(diào)理電路、隔離電路、脈沖計(jì)數(shù)電路、脈沖計(jì)時(shí)電路和微控制器。該脈沖計(jì)數(shù)電路連接隔離電路，能夠累計(jì)外部輸入脈沖并輸出脈沖計(jì)數(shù)數(shù)據(jù)。該脈沖計(jì)時(shí)電路連接隔離電路，能夠在接收到外部輸入脈沖后開(kāi)始對(duì)外部輸入脈沖進(jìn)行計(jì)時(shí)，并輸出脈沖時(shí)間數(shù)據(jù)。微控制器在開(kāi)機(jī)啟動(dòng)時(shí)輸出清零信號(hào)至脈沖計(jì)數(shù)電路和脈沖計(jì)時(shí)電路，以令脈沖計(jì)數(shù)電路和脈沖計(jì)時(shí)電路先于電力負(fù)荷管理終端的操作系統(tǒng)的啟動(dòng)而開(kāi)始工作，并且微控制器在每一脈沖采樣周期讀取脈沖計(jì)數(shù)數(shù)據(jù)和所述脈沖時(shí)間數(shù)據(jù)。
文檔編號(hào)H03K23/48GK202309678SQ20112020760
公開(kāi)日2012年7月4日 申請(qǐng)日期2011年6月20日 優(yōu)先權(quán)日2011年6月20日
發(fā)明者姚鋼, 張彪, 魯奕 申請(qǐng)人:上海協(xié)同科技股份有限公司