專利名稱：一種恒定跨導(dǎo)和恒定共模輸出電流的軌到軌輸入級(jí)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種運(yùn)算放大器電路，尤其涉及一種運(yùn)用在輸入軌到軌的運(yùn)算放大器的一種恒定跨導(dǎo)和恒定共模輸出電流的軌到軌輸入級(jí)。
背景技術(shù)：
運(yùn)算放大器(常簡(jiǎn)稱為“運(yùn)放”)是廣泛應(yīng)用的、具有超高放大倍數(shù)的電路單元。 可以由分立的器件組成，也可以實(shí)現(xiàn)在半導(dǎo)體芯片當(dāng)中。隨著半導(dǎo)體技術(shù)的發(fā)展，如今絕大部分的運(yùn)放是以單片的形式存在。現(xiàn)今運(yùn)放的種類繁多，廣泛應(yīng)用于幾乎所有的行業(yè)當(dāng)中。 運(yùn)放的輸出電位通常只能在高于負(fù)電源某一數(shù)值，而低于正電源某一數(shù)值之間變化。經(jīng)過(guò)特殊設(shè)計(jì)的運(yùn)放可以允許輸出電位在從負(fù)電源到正電源的整個(gè)區(qū)間變化。這種運(yùn)放成為軌到軌(rail-to-rail)輸出運(yùn)算放大器。軌到軌輸入級(jí)可以采用NMOS (N-Mental-Oxide-Semiconductor)和 PMOS (P-Menta I-Oxide-Semiconductor)并聯(lián)互補(bǔ)的方式來(lái)實(shí)現(xiàn)。當(dāng)輸入共模電壓從一部分范圍進(jìn)入到另一部分范圍時(shí)，跨導(dǎo)(gm)甚至可以到2倍，這將妨礙運(yùn)放的頻率補(bǔ)償。因?yàn)檫\(yùn)放的單位增益帶寬與輸入級(jí)的跨導(dǎo)(gm)是成正比的。為了優(yōu)化整個(gè)輸入共模范圍內(nèi)的頻率補(bǔ)償，需要使輸入級(jí)的跨導(dǎo)(gm)恒定?，F(xiàn)有的技術(shù)中均存在一個(gè)缺點(diǎn)，即在整個(gè)輸入共模范圍內(nèi)，輸入級(jí)輸入到后面的加法電路的電流是變化的，結(jié)果加法電路的靜態(tài)偏置電流就是變化的。這帶來(lái)了一些缺點(diǎn)， 加法電路的偏置條件的改變，將使電路的頻率補(bǔ)償條件改變，無(wú)法優(yōu)化電路的頻率補(bǔ)償。這樣，運(yùn)放也許需要浮動(dòng)電流源的設(shè)計(jì)，這將使電路的設(shè)計(jì)變復(fù)雜，并且有另外的缺點(diǎn)。加法電路偏置條件的改變，造成的失配變化折合到運(yùn)放的輸入級(jí)，將減低運(yùn)放的共模抑制比 (CMRR)。

實(shí)用新型內(nèi)容為了克服現(xiàn)有技術(shù)中存在的缺點(diǎn)，本實(shí)用新型提供一種恒定跨導(dǎo)和恒定共模輸出電流的軌到軌輸入級(jí)，使加法電路的靜態(tài)偏執(zhí)電流保持恒定。為了實(shí)現(xiàn)上述實(shí)用新型目的，本實(shí)用新型公開(kāi)一種恒定跨導(dǎo)和恒定共模輸出電流的軌到軌輸入級(jí)，包括一軌到軌輸入模塊，用以實(shí)現(xiàn)共模輸出電流恒定，該軌到軌輸入模塊包括NMOS輸入模塊及PMOS輸入模塊；一尾電流切換模塊，用以控制該軌到軌輸入模塊在不同的共模輸入電壓下，該NMOS輸入模塊及PMOS輸入模塊的電流和保持恒定。更進(jìn)一步地，該NMOS模塊包括一尾電流源及電流鏡，該P(yáng)MOS模塊包括一尾電流源及電流鏡；該NMOS模塊的尾電流源鏡像折疊到PMOS電流鏡，使該NMOS尾電流源和PMOS電流鏡的電流相互抵消；該P(yáng)MOS模塊的尾電流源鏡像折疊到NMOS電流鏡，使該P(yáng)MOS尾電流源和NMOS電流鏡的電流相互抵消。更進(jìn)一步地，該匪OS模塊包括第一匪OS管，第二匪OS管，第三匪OS管，第一 PMOS管，第二 PMOS管；該第一 NMOS管與第二 NMOS管組成一差分對(duì)，該第三NMOS管構(gòu)成尾
4電流源，該第一 PMOS管與第二 PMOS管組成電流鏡；該第一第二 NMOS的柵極分別與輸入電壓相連，源級(jí)分別與第一第二 PMOS管的漏極相連，漏極均與第三NMOS管的源級(jí)相連；該第三NMOS管的柵極與該尾電流切換模塊相連，漏極接地；該第一第二PMOS管的柵極與該尾電流切換模塊相連；當(dāng)輸入共模電壓較高，第一 NMOS管與第二 NMOS管工作，第三NMOS的電流與第一第二 PMOS管相抵消。更進(jìn)一步地，該P(yáng)MOS模塊包括第四NMOS管，第五NMOS管，第三PMOS管，第四 PMOS管及第五PMOS管；該第三PMOS管與第四PMOS管組成一差分對(duì)，該第五PMOS管構(gòu)成尾電流源，該第四NMOS管與第五NMOS管組成電流鏡；該第三第四PMOS的柵極分別與輸入電壓相連，漏級(jí)分別與第四第五NMOS管的源極相連，源極均與第五NMOS管的漏級(jí)相連；該第四第五NMOS管的柵極與該尾電流切換模塊相連，漏極接地；該第五PMOS管的柵極與該尾電流切換模塊相連；當(dāng)輸入共模電壓較低，第三第四PMOS管工作，第五PMOS的電流與第四第五NMOS相抵消。更進(jìn)一步地，該尾電流切換模塊包括高電壓工作模塊，低電壓工作模塊以及切換高低電壓工作模塊的單元，該高電壓工作模塊與該低電壓工作模塊在亞閾值區(qū)域內(nèi)均工作。更進(jìn)一步地，該切換高低電壓工作模塊的單元包括第十七PMOS管、第十八PMOS管及第十五PMOS管，該第十七PMOS管與十八PMOS管組成一差分對(duì)，柵極與輸入電壓相連； 該第十五PMOS管的柵極與偏置電流相連并與高電壓工作模塊相連，漏極與差分對(duì)第十七 PMOS管與第十八PMOS管的源級(jí)相連；當(dāng)輸入高電壓，第十七第十八PMOS管不工作，當(dāng)輸入低電壓，第十七第十八PMOS管工作。更進(jìn)一步地，該高電壓工作模塊包括第十六PMOS管、第二十六NMOS管、第十三 NMOS管以及第十二 PMOS管，該第十六PMOS管與第十五PMOS管組成電流鏡，第十六PMOS 管的漏極與第二十六NMOS管連接，第二十六NMOS管的源級(jí)和柵極短接，漏極接地，第十三 NMOS管的柵極與第二十六NMOS管相連，源級(jí)與第十二 PMOS管相連，漏極接地，第十二 PMOS 管的源級(jí)和柵極短接，漏極與NMOS輸入模塊連接。更進(jìn)一步地，該低電壓工作模塊包括第十九NMOS管、第二十NMOS管、第二i^一 NMOS管、第二十二 NMOS管、第二十三NMOS管、第二十四NMOS管、第二十五PMOS管、第十四 PMOS管及第十一 NMOS管，該第十九NMOS管源級(jí)和柵極短接，漏極接地，源級(jí)與第十七PMOS 管的漏極相連，柵極與第二十一 NMOS管柵極相連，該第二十NMOS管源級(jí)和柵極短接，漏極接地，源級(jí)與第十八PMOS管的漏極相連，柵極與第二十三NMOS管柵極相連；該第二十一 NMOS管漏極接地，源級(jí)與第二十五PMOS管的漏極相連，該第二十二 NMOS管漏極接地，源級(jí)與第二十四PMOS管的漏極相連，該第二十五PMOS管漏級(jí)和柵極短接，柵極與第十四PMOS 管柵極相連，該第二十三NMOS管漏極接地，源級(jí)與第二十五PMOS管柵極相連，該第二十四 NMOS管源級(jí)和柵極短接，漏極接地，源級(jí)與第二十六NMOS管源級(jí)相連，第十四PMOS管柵極與PMOS輸入模塊相連，漏極與第十一 NMOS管源級(jí)相連，第十一 NMOS管源級(jí)和柵極短接，漏極接地，柵極與PMOS輸入模塊相連。更進(jìn)一步地，該第二十二NMOS管的寬長(zhǎng)比大于第二i^一NMOS管，該第二十四NMOS 管的寬長(zhǎng)比大于第二十三NMOS管。與現(xiàn)有技術(shù)相比較，本實(shí)用新型提供的軌到軌輸入級(jí)將輸入NMOS管和輸入PMOS管工作在亞閾值區(qū)域，可以實(shí)現(xiàn)NMOS輸入管和PMOS輸入管的跨導(dǎo)和流過(guò)NMOS管和PMOS 管的電流值是成正比的。通過(guò)控制在不同的共模輸入電壓下，NMOS和PMOS輸入管的電流和保持恒定，就能實(shí)現(xiàn)NMOS和PMOS補(bǔ)償輸入級(jí)的總的跨導(dǎo)是恒定的。將輸入級(jí)的NMOS尾電流源和PMOS尾電流源分別鏡像折疊到相應(yīng)的PMOS電流鏡和NMOS電流鏡。這樣實(shí)現(xiàn)了整個(gè)輸入共模范圍內(nèi)，NMOS尾電流源和PMOS電流鏡的電流相互抵消，PMOS尾電流源和NMOS 電流鏡的電流相互抵消。最終達(dá)到整個(gè)共模輸入范圍內(nèi)，共模輸出電流是恒定的。

關(guān)于本實(shí)用新型的優(yōu)點(diǎn)與精神可以通過(guò)以下的實(shí)用新型詳述及所附圖式得到進(jìn)一步的了解。圖1是本實(shí)用新型所公開(kāi)的PMOS檢測(cè)共模電壓的電路結(jié)構(gòu)圖；圖2是本實(shí)用新型所公開(kāi)的NMOS檢測(cè)共模電壓的電路結(jié)構(gòu)圖；圖3是輸入共模范圍跨導(dǎo)增益的仿真效果圖。
具體實(shí)施方式
以下結(jié)合附圖詳細(xì)說(shuō)明本實(shí)用新型的具體實(shí)施例。本實(shí)用新型公開(kāi)一種恒定跨導(dǎo)和恒定共模輸出電流的軌到軌輸入級(jí)，包括一軌到軌輸入模塊，用以實(shí)現(xiàn)共模輸出電流恒定。如圖ι中所示，該輸入級(jí)模塊是有Ml至MlO 構(gòu)成的互補(bǔ)NMOS和PMOS構(gòu)成的軌到軌輸入級(jí)。還包括由Mll至M26尾電流切換模塊，用以控制該軌到軌輸入模塊在不同的共模輸入電壓下，該NMOS輸入模塊及PMOS輸入模塊的電流和保持恒定。該NMOS模塊包括一尾電流源M5及電流鏡M6、M7，該P(yáng)MOS模塊包括一尾電流源M8 及電流鏡M9、M10。該NMOS模塊的尾電流源M5鏡像折疊到PMOS電流鏡M9、M10，使該NMOS 尾電流源和PMOS電流鏡的電流相互抵消；該P(yáng)MOS模塊的尾電流源M8鏡像折疊到NMOS電流鏡M6、M7，使該P(yáng)MOS尾電流源和NMOS電流鏡的電流相互抵消。如圖1中所示，該匪OS模塊包括匪OS管Ml，匪OS管M2，匪OS管M5，PMOS管M6， PMOS管M7 ；該匪OS管Ml與匪OS管M2組成一差分對(duì)，匪OS管M5構(gòu)成尾電流源，PMOS管 M6及PMOS管M7組成電流鏡。M1、M2的柵極分別與輸入電壓相連，源級(jí)分別與MSM6的漏極相連，漏極均與M5的源級(jí)相連。M5柵極與該尾電流切換模塊相連，漏極接地。M6、M7的柵極與該尾電流切換模塊相連。當(dāng)輸入共模電壓較高，Ml與M2工作，M5的電流與M6、M7相抵消。該P(yáng)MOS 模塊包括匪OS 管 M9，匪OS 管 MlO，PMOS 管 M3，PMOS 管 M3 及 PMOS 管 M8。 M3與M4組成一差分對(duì)，M8構(gòu)成尾電流源，M9、MlO組成電流鏡。M3與M4的柵極分別與輸入電壓相連，漏級(jí)分別與M9、MlO的源極相連，源極均與M8的漏級(jí)相連。M9、MlO的柵極與該尾電流切換模塊相連，漏極接地。M8的柵極與該尾電流切換模塊相連。當(dāng)輸入共模電壓較低，M3與M4工作，M5的電流與M9、M10相抵消。該尾電流切換模塊包括高電壓工作模塊，低電壓工作模塊以及切換高低電壓工作模塊的單元，該高電壓工作模塊與該低電壓工作模塊在亞閾值區(qū)域內(nèi)均工作。如圖1中所示，該切換高低電壓工作模塊的單元包括第十七PMOS管M17、第十八PMOS管M18及第十五PMOS管M15，M17與M18組成一差分對(duì)，柵極與輸入電壓相連；M15的柵極與偏置電流BIAS相連并與高電壓工作模塊相連，漏極與差分對(duì)M17與M18的源級(jí)相連；當(dāng)輸入高電壓，M17與M18不工作，當(dāng)輸入低電壓，M17與M18工作。高電壓工作模塊包括第十六PMOS管M16、第二十六NMOS管M26、第十三NMOS管 M13以及第十二 PMOS管M12，M16與M15組成電流鏡，M16的漏極與IC6連接，的源級(jí)和柵極短接，漏極接地，M13的柵極與似6相連，源級(jí)與M12相連，漏極接地，M12的源級(jí)和柵極短接，漏極與M6、M7的柵極連接。該低電壓工作模塊包括第十九NMOS管M19、第二十NMOS管M20、第二^^一 NMOS管 M21、第二十二 NMOS管M22、第二十三NMOS管M23、第二十四NMOS管M24、第二十五PMOS管 M25、第十四PMOS管M14及第i^一 NMOS管M11，M19源級(jí)和柵極短接，漏極接地，源級(jí)與M17 的漏極相連，柵極與M21柵極相連，該M20源級(jí)和柵極短接，漏極接地，源級(jí)與M18的漏極相連，柵極與M23柵極相連；該M21漏極接地，源級(jí)與M25的漏極相連，該M22漏極接地，源級(jí)與MM的漏極相連，該M25漏級(jí)和柵極短接，柵極與M14柵極相連，該M23漏極接地，源級(jí)與 M25柵極相連，該MM源級(jí)和柵極短接，漏極接地，源級(jí)與源級(jí)相連，M14柵極與M8的柵極相連，漏極與Mll相連，Mll源級(jí)和柵極短接，漏極接地，柵極與M9和MlO的柵極相連。NMOS差分對(duì)Ml和M2在輸入共模電壓較高時(shí)工作，此時(shí)尾電流源M5和相應(yīng)的消除電流鏡M6和M7工作，使得從SUMl和SUM2流出的電流為零。PMOS差分對(duì)M3和M4在輸入共模電壓較低時(shí)工作，此時(shí)尾電流源M8和相應(yīng)的消除電流鏡M9和MlO工作，使得從SUM3 和SUM4流出的電流為零。這樣就實(shí)現(xiàn)了整個(gè)共模輸入范圍內(nèi)的輸出電流恒定。當(dāng)輸入共模電壓較低，通過(guò)差分對(duì)M17，M18對(duì)輸入共模電壓測(cè)量，流過(guò)M15的BIAS 電流流經(jīng)二極管接法的M19，M20建立電壓，M22，M24導(dǎo)通，通過(guò)設(shè)計(jì)，使得M22和M24的寬長(zhǎng)比W/L比M21禾口 M23大，在M15和M16相同的尺寸設(shè)計(jì)下，M22和MM抽取M16的電流， 使得M26不能導(dǎo)通。相應(yīng)的M5，M6和M7均不導(dǎo)通，而M25導(dǎo)通，相應(yīng)的M8，M9和MlO均工作，此時(shí)只有輸入PMOS輸入對(duì)管M3和M4工作。當(dāng)輸入共模電壓較高，通過(guò)差分對(duì)M17，M18對(duì)輸入共模電壓測(cè)量，流過(guò)M15的BIAS 電流無(wú)法流過(guò)二極管接法的M19，M20建立電壓，M21，M22，M23和MM均不導(dǎo)通，造成M25不導(dǎo)通，造成M8，M9和MlO都不工作，PMOS輸入對(duì)管M3和M4不能工作。而電流源M16的電流流過(guò)M26建立電壓，使得M5，M6和M7都工作，此時(shí)只有輸入NMOS對(duì)管Ml和M2工作。當(dāng)輸入共模電壓處于中間值時(shí)，只要設(shè)計(jì)M22和MM的W/L比M21和M23略微大點(diǎn)，同時(shí)保證M22和MM有足夠能力抽取M16的電流，將可以實(shí)現(xiàn)二極管接法的M25和M26 在這個(gè)共模輸入范圍內(nèi)同時(shí)處于導(dǎo)通。通過(guò)鏡像，尾電流源M5和M8均處于導(dǎo)通狀態(tài)，使得匪OS輸入對(duì)管Ml和M2和PMOS輸入對(duì)管M3和M4均有跨導(dǎo)增益。將匪OS輸入對(duì)管Ml和 M2和PMOS輸入對(duì)管M3和M4工作在亞閾值區(qū)，晶體管的跨導(dǎo)增益和流過(guò)的電流成正比，當(dāng)輸入共模電壓處于中間值，流經(jīng)NMOS輸入對(duì)管和PMOS輸入對(duì)管的電流和是恒定的，就能實(shí)現(xiàn)輸入CMOS對(duì)管跨導(dǎo)增益的恒定。如圖3中所示，圖中顯示本設(shè)計(jì)可以實(shí)現(xiàn)整個(gè)共模輸入范圍內(nèi)，跨導(dǎo)增益偏差控制在10%以內(nèi)。本設(shè)計(jì)的電路結(jié)構(gòu)實(shí)現(xiàn)了恒定跨導(dǎo)和恒定共模輸出電流的軌到軌輸入級(jí)。采用 NMOS輸入對(duì)管檢測(cè)輸入共模電壓的結(jié)構(gòu)也是本實(shí)用新型的具體實(shí)現(xiàn)案例，如圖2所示的結(jié)構(gòu)。同時(shí)電流源采用共源共柵，二極管接法共源共柵的變形實(shí)現(xiàn)更高的輸出阻抗也是屬于本實(shí)用新型的實(shí)現(xiàn)案例。 本說(shuō)明書中所述的只是本實(shí)用新型的較佳具體實(shí)施例，以上實(shí)施例僅用以說(shuō)明本實(shí)用新型的技術(shù)方案而非對(duì)本實(shí)用新型的限制。凡本領(lǐng)域技術(shù)人員依本實(shí)用新型的構(gòu)思通過(guò)邏輯分析、推理或者有限的實(shí)驗(yàn)可以得到的技術(shù)方案，皆應(yīng)在本實(shí)用新型的范圍之內(nèi)。
權(quán)利要求1.一種恒定跨導(dǎo)和恒定共模輸出電流的軌到軌輸入級(jí)，其特征在于，包括一軌到軌輸入模塊，用以實(shí)現(xiàn)共模輸出電流恒定，所述軌到軌輸入模塊包括NMOS輸入模塊及PMOS輸入模塊；一尾電流切換模塊，用以控制所述軌到軌輸入模塊在不同的共模輸入電壓下，所述 NMOS輸入模塊及PMOS輸入模塊的電流和保持恒定。
2.如權(quán)利要求1所述的軌到軌輸入級(jí)，其特征在于，所述NMOS模塊包括一尾電流源及電流鏡，所述PMOS模塊包括一尾電流源及電流鏡；所述NMOS模塊的尾電流源鏡像折疊到 PMOS電流鏡，使所述NMOS尾電流源和PMOS電流鏡的電流相互抵消；所述PMOS模塊的尾電流源鏡像折疊到NMOS電流鏡，使所述PMOS尾電流源和NMOS電流鏡的電流相互抵消。
3.如權(quán)利要求1所述的軌到軌輸入級(jí)，其特征在于，所述NMOS模塊包括第一NMOS管， 第二 NMOS管，第三NMOS管，第一 PMOS管，第二 PMOS管；所述第一 NMOS管與第二 NMOS管組成一差分對(duì)，所述第三NMOS管構(gòu)成尾電流源，所述第一 PMOS管與第二 PMOS管組成電流鏡； 所述第一第二 NMOS的柵極分別與輸入電壓相連，源級(jí)分別與第一第二 PMOS管的漏極相連， 漏極均與第三NMOS管的源級(jí)相連；所述第三NMOS管的柵極與所述電流切換模塊相連，漏極接地；所述第一第二 PMOS管的柵極與所述尾電流切換模塊相連；當(dāng)輸入共模電壓較高，第一 NMOS管與第二 NMOS管工作，第三NMOS的電流與第一第二 PMOS管相抵消。
4.如權(quán)利要求1所述的軌到軌輸入級(jí)，其特征在于，所述PMOS模塊包括第四NMOS管， 第五NMOS管，第三PMOS管，第四PMOS管及第五PMOS管；所述第三PMOS管與第四PMOS管組成一差分對(duì)，所述第五PMOS管構(gòu)成尾電流源，所述第四NMOS管與第五NMOS管組成電流鏡；所述第三第四PMOS的柵極分別與輸入電壓相連，漏級(jí)分別與第四第五匪OS管的源極相連，源極均與第五NMOS管的漏級(jí)相連；所述第四第五NMOS管的柵極與所述電流切換模塊相連，漏極接地；所述第五PMOS管的柵極與所述電流切換模塊相連；當(dāng)輸入共模電壓較低，第三第四PMOS管工作，第五PMOS的電流與第四第五NMOS相抵消。
5.如權(quán)利要求1所述的軌到軌輸入級(jí)，其特征在于，所述尾電流切換模塊包括高電壓工作模塊，低電壓工作模塊以及切換高低電壓工作模塊的單元，所述高電壓工作模塊與所述低電壓工作模塊在亞閾值區(qū)域內(nèi)均工作。
6.如權(quán)利要求5所述的軌到軌輸入級(jí)，其特征在于，所述切換高低電壓工作模塊的單元包括第十七PMOS管、第十八PMOS管及第十五PMOS管，所述第十七PMOS管與十八PMOS 管組成一差分對(duì)，柵極與輸入電壓相連；所述第十五PMOS管的柵極與偏置電流相連并與高電壓工作模塊相連，漏極與差分對(duì)第十七PMOS管與第十八PMOS管的源級(jí)相連；當(dāng)輸入高電壓，第十七第十八PMOS管不工作，當(dāng)輸入低電壓，第十七第十八PMOS管工作。
7.如權(quán)利要求5所述的軌到軌輸入級(jí)，其特征在于，所述高電壓工作模塊包括第十六 PMOS管、第二十六NMOS管、第十三NMOS管以及第十二 PMOS管，所述第十六PMOS管與第十五 PMOS管組成電流鏡，第十六PMOS管的漏極與第二十六NMOS管連接，第二十六NMOS管的源級(jí)和柵極短接，漏極接地，第十三NMOS管的柵極與第二十六NMOS管相連，源級(jí)與第十二 PMOS管相連，漏極接地，第十二 PMOS管的源級(jí)和柵極短接，漏極與NMOS輸入模塊連接。
8.如權(quán)利要求5所述的軌到軌輸入級(jí)，其特征在于，所述低電壓工作模塊包括第十九 NMOS管、第二十NMOS管、第二i^一 NMOS管、第二十二 NMOS管、第二十三NMOS管、第二十四 NMOS管、第二十五PMOS管、第十四PMOS管及第i^一 NMOS管，所述第十九NMOS管源級(jí)和柵極短接，漏極接地，源級(jí)與第十七PMOS管的漏極相連，柵極與第二十一 NMOS管柵極相連，所述第二十NMOS管源級(jí)和柵極短接，漏極接地，源級(jí)與第十八PMOS管的漏極相連，柵極與第二十三NMOS管柵極相連；所述第二十一 NMOS管漏極接地，源級(jí)與第二十五PMOS管的漏極相連，所述第二十二 NMOS管漏極接地，源級(jí)與第二十四PMOS管的漏極相連，所述第二十五 PMOS管漏級(jí)和柵極短接，柵極與第十四PMOS管柵極相連，所述第二十三NMOS管漏極接地， 源級(jí)與第二十五PMOS管柵極相連，所述第二十四NMOS管源級(jí)和柵極短接，漏極接地，源級(jí)與第二十六NMOS管源級(jí)相連，第十四PMOS管柵極與PMOS輸入模塊相連，漏極與第十一 NMOS管源級(jí)相連，第十一 NMOS管源級(jí)和柵極短接，漏極接地，柵極與PMOS輸入模塊相連。
9.如權(quán)利要求8所述的軌到軌輸入級(jí)，其特征在于，所述第二十二 NMOS管的寬長(zhǎng)比大于第二i^一 NMOS管，所述第二十四NMOS管的寬長(zhǎng)比大于第二十三NMOS管。
專利摘要本實(shí)用新型公開(kāi)一種恒定跨導(dǎo)和恒定共模輸出電流的軌到軌輸入級(jí)，包括一軌到軌輸入模塊，用以實(shí)現(xiàn)共模輸出電流恒定，該軌到軌輸入模塊包括NMOS輸入模塊及PMOS輸入模塊；一尾電流切換模塊，用以控制該軌到軌輸入模塊在不同的共模輸入電壓下，該NMOS輸入模塊及PMOS輸入模塊的電流和保持恒定。
文檔編號(hào)H03F3/45GK202143036SQ20112024974
公開(kāi)日2012年2月8日 申請(qǐng)日期2011年7月15日 優(yōu)先權(quán)日2011年7月15日
發(fā)明者謝芳 申請(qǐng)人:上海新進(jìn)半導(dǎo)體制造有限公司