專利名稱：信號調(diào)節(jié)電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種調(diào)節(jié)電路，尤指一種結(jié)構(gòu)簡單且能夠自動調(diào)節(jié)輸出信號的輸出擺幅的信號調(diào)節(jié)電路。
背景技術(shù)：
輸出信號的輸出擺幅指的是特定負(fù)載條件下，輸出信號的最大值和最小值之差， 是判斷輸出信號能力的一種指標(biāo)。在現(xiàn)有技術(shù)中，輸出信號的輸出擺幅往往是不確定的，會隨著工藝角和負(fù)載的變化而變化，如果想要使得輸出信號的輸出擺幅滿足設(shè)計需要的范圍，通常需要人工設(shè)置來調(diào)節(jié)輸出信號的輸出擺幅，操作較復(fù)雜且花費的時間較長，因此有必要提供一種結(jié)構(gòu)簡單且能夠自動調(diào)節(jié)輸出信號的輸出擺幅的信號調(diào)節(jié)電路。
發(fā)明內(nèi)容鑒于以上內(nèi)容，有必要提供一種結(jié)構(gòu)簡單且能夠自動調(diào)節(jié)輸出信號的輸出擺幅的信號調(diào)節(jié)電路。一種信號調(diào)節(jié)電路，所述信號調(diào)節(jié)電路包括一第一數(shù)據(jù)輸入端、一第二數(shù)據(jù)輸入端、一用于輸入一需要的輸出擺幅范圍的最小電壓值的第一基準(zhǔn)電壓輸入端、一用于輸入一需要的輸出擺幅范圍的最大電壓值的第二基準(zhǔn)電壓輸入端、一用于輸入一時鐘信號的時鐘信號輸入端、一與所述第一數(shù)據(jù)輸入端及所述第二數(shù)據(jù)輸入端相連的數(shù)據(jù)驅(qū)動單元、一與所述數(shù)據(jù)驅(qū)動單元相連的第一輸出端、一與所述數(shù)據(jù)驅(qū)動單元相連的第二輸出端、一與所述第一輸出端及所述第一基準(zhǔn)電壓輸入端相連的第一比較器、一與所述第一輸出端及所述第二基準(zhǔn)電壓輸入端相連的第二比較器、一與所述第一比較器及所述第二比較器相連的編碼器及一與所述編碼器及所述時鐘信號輸入端相連的偏置控制器，所述編碼器對所述第一比較器與所述第二比較器輸出的電壓進行編碼后輸出用于調(diào)節(jié)輸出信號的輸出擺幅的數(shù)字調(diào)節(jié)信號至所述偏置控制器，所述偏置控制器在所述時鐘信號的上升沿采集并解碼所述編碼器輸出的數(shù)字調(diào)節(jié)信號，產(chǎn)生一偏置電流信號至所述數(shù)據(jù)驅(qū)動單元，所述數(shù)據(jù)驅(qū)動單元根據(jù)所述偏置電流信號將輸出信號的輸出擺幅調(diào)節(jié)至需要的范圍。優(yōu)選地，所述數(shù)據(jù)驅(qū)動單元包括一驅(qū)動器、一與所述驅(qū)動器及所述第一輸出端相連的第一電阻及一與所述驅(qū)動器及所述第二輸出端相連的第二電阻，所述第一電阻的阻值與所述第二電阻的阻值相等。優(yōu)選地，所述第一數(shù)據(jù)輸入端與所述驅(qū)動器的一正相輸入端相連，所述第二數(shù)據(jù)輸入端與所述驅(qū)動器的一反相輸入端相連，所述驅(qū)動器的一正相輸出端與所述第二輸出端及所述第二電阻的一端相連，所述驅(qū)動器的一反相輸出端與所述第一輸出端、所述第一電阻的一端、所述第一比較器的一正相輸入端及所述第二比較器的一反相輸入端相連。優(yōu)選地，所述第一基準(zhǔn)電壓輸入端與所述第一比較器的一反相輸入端相連，所述第二基準(zhǔn)電壓輸入端與所述第二比較器的一正相輸入端相連。[0009]優(yōu)選地，所述第一比較器的一輸出端與所述編碼器的一第一輸入端相連，所述第二比較器的一輸出端與所述編碼器的一第二輸入端相連。優(yōu)選地，所述編碼器的三個輸出端分別與所述偏置控制器的三個輸入端相連，所述偏置控制器的一輸出端與所述驅(qū)動器的一調(diào)節(jié)控制端相連，所述偏置控制器的一時鐘輸入端與所述時鐘信號輸入端相連。優(yōu)選地，所述編碼器分別輸出三個用于調(diào)節(jié)輸出信號的輸出擺幅的數(shù)字調(diào)節(jié)信號 A0、Al、A2至所述偏置控制器，其中信號AO代表需要增大輸出擺幅，信號Al代表需要減小輸出擺幅，信號A2代表輸出擺幅保持不變。相對現(xiàn)有技術(shù)，本實用新型信號調(diào)節(jié)電路能夠自動調(diào)節(jié)輸出信號的輸出擺幅，無需通過人工設(shè)置，結(jié)構(gòu)簡單，且保證了輸出信號的輸出擺幅不隨工藝角和負(fù)載的變化而變化。

圖I為本實用新型信號調(diào)節(jié)電路較佳實施方式的系統(tǒng)架構(gòu)圖。圖2為本實用新型信號調(diào)節(jié)電路較佳實施方式的電路圖。
具體實施方式
請參閱圖1，本實用新型信號調(diào)節(jié)電路較佳實施方式包括一第一數(shù)據(jù)輸入端、一第二數(shù)據(jù)輸入端、一第一基準(zhǔn)電壓輸入端、一第二基準(zhǔn)電壓輸入端、一時鐘信號輸入端、一與該第一數(shù)據(jù)輸入端及該第二數(shù)據(jù)輸入端相連的數(shù)據(jù)驅(qū)動單元、一與該數(shù)據(jù)驅(qū)動單元相連的第一輸出端、一與該數(shù)據(jù)驅(qū)動單兀相連的第二輸出端、一與該第一輸出端及該第一基準(zhǔn)電壓輸入端相連的第一比較器、一與該第一輸出端及該第二基準(zhǔn)電壓輸入端相連的第二比較器、一與該第一比較器及該第二比較器相連的編碼器及一與該編碼器及該時鐘信號輸入端相連的偏置控制器。請同時參閱圖2，圖2為本實用新型信號調(diào)節(jié)電路較佳實施方式的電路圖。其中， 該第一數(shù)據(jù)輸入端為圖中所示的第一數(shù)據(jù)輸入端DATA+;該第二數(shù)據(jù)輸入端為圖中所示的第二數(shù)據(jù)輸入端DATA-;該第一基準(zhǔn)電壓輸入端為圖中所不的第一基準(zhǔn)電壓輸入端VREFl ； 該第二基準(zhǔn)電壓輸入端為圖中所示的第二基準(zhǔn)電壓輸入端VREF2 ;該時鐘信號輸入端為圖中所不的時鐘信號輸入端CLK ;該數(shù)據(jù)驅(qū)動單兀包括一驅(qū)動器DRIVE、一第一電阻RL-及一第二電阻RL+;該第一輸出端為圖中所示的第一輸出端VOUT-;該第二輸出端為圖中所示的第二輸出端VOUT+;該第一比較器為圖中所示的第一比較器CMPl ;該第二比較器為圖中所示的第二比較器CMP2 ;該編碼器為圖中所示的編碼器CODE ;該偏置控制器為圖中所示的偏置控制器CTR_B。該第一數(shù)據(jù)輸入端DATA+與該第二數(shù)據(jù)輸入端DATA-用于輸入一對差分?jǐn)?shù)據(jù)信號；該第一基準(zhǔn)電壓輸入端VREFl用于輸入一滿足設(shè)計需要的輸出擺幅范圍的最小電壓值，該第二基準(zhǔn)電壓輸入端VREF2用于輸入一滿足設(shè)計需要的輸出擺幅范圍的最大電壓值；該時鐘信號輸入端CLK用于輸入一時鐘信號至該偏置控制器CTR_B ;該驅(qū)動器DRIVE用于將該第一數(shù)據(jù)輸入端DATA+與該第二數(shù)據(jù)輸入端DATA-輸入的一對差分?jǐn)?shù)據(jù)信號轉(zhuǎn)換為一對模擬的差分信號并分別驅(qū)動到該第一輸出端VOUT-與該第二輸出端VOUT+上,并根據(jù)該偏置控制器CTR_B傳送的一偏置電流信號IBIAS將輸出信號的輸出擺幅調(diào)節(jié)至設(shè)計需要的范圍；該第一電阻RL-與該第二電阻RL+為該驅(qū)動器DRIVE的負(fù)載電阻，且第一電阻 RL-的阻值與第二電阻RL+的阻值相等；該第一比較器CMPl將該第一輸出端VOUT-的輸出信號與該第一基準(zhǔn)電壓輸入端VREFl輸入的最小電壓值進行比較后輸出一第一指不電壓 Vl至該編碼器CODE ;該第二比較器CMP2將該第一輸出端VOUT-的輸出信號與該第二基準(zhǔn)電壓輸入端VREF2輸入的最大電壓值進行比較后輸出一第二指示電壓V2至該編碼器CODE ； 該編碼器CODE對接收的第一指示電壓Vl與第二指示電壓V2進行編碼后輸出三個用于調(diào)節(jié)輸出信號的輸出擺幅的數(shù)字調(diào)節(jié)信號A0、A1、A2至該偏置控制器CTR_B，其中AO代表需要增大輸出擺幅，Al代表需要減小輸出擺幅，A2代表輸出擺幅保持不變；該偏置控制器CTR_B 在該時鐘信號輸入端CLK輸入時鐘信號的上升沿采集該編碼器CODE輸出的三個數(shù)字調(diào)節(jié)信號A0、Al、A2，并對其進行解碼后產(chǎn)生相應(yīng)的偏置電流信號IBIAS至該驅(qū)動器DRIVE。本實用新型信號調(diào)節(jié)電路較佳實施方式的連接關(guān)系如下該第一數(shù)據(jù)輸入端 DATA+與該驅(qū)動器DRIVE的一正相輸入端相連，該第二數(shù)據(jù)輸入端DATA-與該驅(qū)動器DRIVE 的一反相輸入端相連，該驅(qū)動器DRIVE的一正相輸出端與該第二輸出端VOUT+及該第二電阻RL+的一端相連,該驅(qū)動器DRIVE的一反相輸出端與該第一輸出端V0UT-、該第一電阻 RL-的一端、該第一比較器CMPl的一正相輸入端及該第二比較器CMP2的一反相輸入端相連。該第一基準(zhǔn)電壓輸入端VREFl與該第一比較器CMPl的一反相輸入端相連，該第二基準(zhǔn)電壓輸入端VREF2與該第二比較器CMP2的一正相輸入端相連。該第一比較器CMPl的一輸出端與該編碼器CODE的一第一輸入端ini相連,該第二比較器CMP2的一輸出端與該編碼器CODE的一第二輸入端in2相連。該編碼器CODE的三個輸出端outO、outl、out2分別與該偏置控制器CTR_B的三個輸入端in00、ini I、in22相連，該偏置控制器CTR_B的一輸出端Iout與該驅(qū)動器DRIVE的一調(diào)節(jié)控制端CTR相連，該偏置控制器CTR_B的一時鐘輸入端 Iclk與該時鐘信號輸入端CLK相連。本實用新型信號調(diào)節(jié)電路的工作原理如下當(dāng)該第一輸出端VOUT-輸出的電壓值均小于該第一基準(zhǔn)電壓輸入端VREFl與該第二基準(zhǔn)電壓輸入端VREF2輸入的電壓值時,該第一比較器CMPl輸出的第一指不電壓Vl為低電平，該第二比較器CMP2輸出的第二指示電壓V2為高電平；當(dāng)該第一輸出端VOUT-輸出的電壓值均大于該第一基準(zhǔn)電壓輸入端VREFl與該第二基準(zhǔn)電壓輸入端VREF2輸入的電壓值時，該第一比較器CMPl輸出的第一指示電壓Vl為高電平，該第二比較器CMP2輸出的第二指不電壓V2為低電平；當(dāng)該第一輸出端VOUT-輸出的電壓值大于該第一基準(zhǔn)電壓輸入端VREFl輸入的電壓值且小于該第二基準(zhǔn)電壓輸入端VREF2輸入的電壓值時,該第一比較器CMPl輸出的第一指示電壓Vl為高電平，該第二比較器CMP2輸出的第二指示電壓V2也為聞電平。該驅(qū)動器DRIVE將該第一數(shù)據(jù)輸入端DATA+與該第二數(shù)據(jù)輸入端DATA-輸入的一對差分?jǐn)?shù)據(jù)信號轉(zhuǎn)換為一對模擬的差分信號并分別驅(qū)動到該第一輸出端VOUT-與該第二輸出端VOUT+上，假設(shè)該第二輸出端VOUT+的電壓為低電平，其電壓值與接地端GND的電壓相同，該第一輸出端VOUT-的電壓為高電平,其電壓信號的擺幅即為輸出信號的輸出擺幅。 該第一比較器CMPl比較該第一輸出端VOUT-的電壓與該第一基準(zhǔn)電壓輸入端VREFl的輸入電壓，輸出相應(yīng)的第一指示信號Vl至該編碼器CODE ;該第二比較器CMP2比較該第一輸出端VOUT-的電壓與該第二基準(zhǔn)電壓輸入端VREF2的輸入電壓，輸出相應(yīng)的第二指示電壓 V2至該編碼器CODE。該編碼器CODE對接收的第一指示電壓Vl與第二指示電壓V2進行編碼后輸出三個用于調(diào)節(jié)輸出信號的輸出擺幅的數(shù)字調(diào)節(jié)信號A0、Al、A2至該偏置控制器 CTR_B，該偏置控制器CTR_B在該時鐘信號輸入端CLK輸入時鐘信號的上升沿采集該編碼器CODE輸出的三個數(shù)字調(diào)節(jié)信號A0、Al、A2，并對其進行解碼后產(chǎn)生相應(yīng)的偏置電流信號 IBIAS至該驅(qū)動器DRIVE，該驅(qū)動器DRIVE根據(jù)該偏置電流信號IBIAS將輸出信號的輸出擺幅調(diào)節(jié)至設(shè)計需要的范圍。由于該第一輸出端VOUT-的電壓與該第一基準(zhǔn)電壓輸入端VREFl輸入的電壓及該第二基準(zhǔn)電壓輸入端VREF2輸入的電壓之間的大小關(guān)系有三種情況，現(xiàn)分別進行描述(I)當(dāng)該第一輸出端VOUT-輸出的電壓值均小于該第一基準(zhǔn)電壓輸入端VREFl與該第二基準(zhǔn)電壓輸入端VREF2輸入的電壓值時，該第一比較器CMPl輸出的第一指不電壓VI 為低電平，該第二比較器CMP2輸出的第二指示電壓V2為高電平，該編碼器CODE對接收的第一指示電壓Vl與第二指示電壓V2進行編碼后得到信號AO為高電平、信號Al為低電平、 信號A2為低電平；該偏置控制器CTR_B在該時鐘信號輸入端CLK輸入時鐘信號的上升沿采集該編碼器CODE輸出的三個數(shù)字調(diào)節(jié)信號AO、Al、A2后，并對其進行解碼后，增大偏置電流信號IBIAS的電流大小，該驅(qū)動器DRIVE根據(jù)該偏置電流信號IBIAS將輸出信號的輸出擺幅相應(yīng)增大并保持至下一個時鐘周期。(2)當(dāng)該第一輸出端VOUT-輸出的電壓值均大于該第一基準(zhǔn)電壓輸入端VREFl與該第二基準(zhǔn)電壓輸入端VREF2輸入的電壓值時，該第一比較器CMPl輸出的第一指不電壓VI 為高電平，該第二比較器CMP2輸出的第二指示電壓V2為低電平，該編碼器CODE對接收的第一指示電壓Vl與第二指示電壓V2進行編碼后得到信號AO為低電平、信號Al為高電平、 信號A2為低電平；該偏置控制器CTR_B在該時鐘信號輸入端CLK輸入時鐘信號的上升沿采集該編碼器CODE輸出的三個數(shù)字調(diào)節(jié)信號AO、Al、A2后，并對其進行解碼后，減小偏置電流信號IBIAS的電流大小，該驅(qū)動器DRIVE根據(jù)該偏置電流信號IBIAS將輸出信號的輸出擺幅相應(yīng)減小并保持至下一個時鐘周期。(3)當(dāng)該第一輸出端VOUT-輸出的電壓值大于該第一基準(zhǔn)電壓輸入端VREFl輸入的電壓值且小于該第二基準(zhǔn)電壓輸入端VREF2輸入的電壓值時，該第一比較器CMPl輸出的第一指示電壓Vl為高電平，該第二比較器CMP2輸出的第二指示電壓V2也為高電平，該編碼器CODE對接收的第一指示電壓Vl與第二指示電壓V2進行編碼后得到信號AO為低電平、信號Al為低電平、信號A2為高電平；該偏置控制器CTR_B在該時鐘信號輸入端CLK輸入時鐘信號的上升沿采集該編碼器CODE輸出的三個數(shù)字調(diào)節(jié)信號A0、Al、A2后，并對其進行解碼后，保持偏置電流信號IBIAS的電流大小不變，該驅(qū)動器DRIVE根據(jù)該偏置電流信號 IBIAS將輸出信號的輸出擺幅保持不變并保持至下一個時鐘周期。當(dāng)該偏置控制器CTR_B連續(xù)采集到信號AO為低電平、信號Al為低電平、信號A2 為高電平的狀態(tài)累計到十個周期以上時，則可以得出該信號調(diào)節(jié)電路已將輸出信號的輸出擺幅調(diào)節(jié)成功，此時，該偏置控制器CTR_B將整個電路自動斷開。本實用新型信號調(diào)節(jié)電路能夠自動調(diào)節(jié)輸出信號的輸出擺幅，無需通過人工設(shè)置，結(jié)構(gòu)簡單，且保證了輸出信號的輸出擺幅不隨工藝角和負(fù)載的變化而變化。
權(quán)利要求1.一種信號調(diào)節(jié)電路，其特征在于所述信號調(diào)節(jié)電路包括一第一數(shù)據(jù)輸入端、一第二數(shù)據(jù)輸入端、一用于輸入一需要的輸出擺幅范圍的最小電壓值的第一基準(zhǔn)電壓輸入端、 一用于輸入一需要的輸出擺幅范圍的最大電壓值的第二基準(zhǔn)電壓輸入端、一用于輸入一時鐘信號的時鐘信號輸入端、一與所述第一數(shù)據(jù)輸入端及所述第二數(shù)據(jù)輸入端相連的數(shù)據(jù)驅(qū)動單元、一與所述數(shù)據(jù)驅(qū)動單元相連的第一輸出端、一與所述數(shù)據(jù)驅(qū)動單元相連的第二輸出端、一與所述第一輸出端及所述第一基準(zhǔn)電壓輸入端相連的第一比較器、一與所述第一輸出端及所述第二基準(zhǔn)電壓輸入端相連的第二比較器、一與所述第一比較器及所述第二比較器相連的編碼器及一與所述編碼器及所述時鐘信號輸入端相連的偏置控制器，所述編碼器對所述第一比較器與所述第二比較器輸出的電壓進行編碼后輸出用于調(diào)節(jié)輸出信號的輸出擺幅的數(shù)字調(diào)節(jié)信號至所述偏置控制器，所述偏置控制器在所述時鐘信號的上升沿采集并解碼所述編碼器輸出的數(shù)字調(diào)節(jié)信號，產(chǎn)生一偏置電流信號至所述數(shù)據(jù)驅(qū)動單元，所述數(shù)據(jù)驅(qū)動單元根據(jù)所述偏置電流信號將輸出信號的輸出擺幅調(diào)節(jié)至需要的范圍。
2.如權(quán)利要求I所述的信號調(diào)節(jié)電路，其特征在于所述數(shù)據(jù)驅(qū)動單元包括一驅(qū)動器、一與所述驅(qū)動器及所述第一輸出端相連的第一電阻及一與所述驅(qū)動器及所述第二輸出端相連的第二電阻，所述第一電阻的阻值與所述第二電阻的阻值相等。
3.如權(quán)利要求2所述的信號調(diào)節(jié)電路，其特征在于所述第一數(shù)據(jù)輸入端與所述驅(qū)動器的一正相輸入端相連，所述第二數(shù)據(jù)輸入端與所述驅(qū)動器的一反相輸入端相連，所述驅(qū)動器的一正相輸出端與所述第二輸出端及所述第二電阻的一端相連，所述驅(qū)動器的一反相輸出端與所述第一輸出端、所述第一電阻的一端、所述第一比較器的一正相輸入端及所述第二比較器的一反相輸入端相連。
4.如權(quán)利要求3所述的信號調(diào)節(jié)電路，其特征在于所述第一基準(zhǔn)電壓輸入端與所述第一比較器的一反相輸入端相連，所述第二基準(zhǔn)電壓輸入端與所述第二比較器的一正相輸入端相連。
5.如權(quán)利要求4所述的信號調(diào)節(jié)電路，其特征在于所述第一比較器的一輸出端與所述編碼器的一第一輸入端相連，所述第二比較器的一輸出端與所述編碼器的一第二輸入端相連。
6.如權(quán)利要求5所述的信號調(diào)節(jié)電路，其特征在于所述編碼器的三個輸出端分別與所述偏置控制器的三個輸入端相連，所述偏置控制器的一輸出端與所述驅(qū)動器的一調(diào)節(jié)控制端相連，所述偏置控制器的一時鐘輸入端與所述時鐘信號輸入端相連。
7.如權(quán)利要求6所述的信號調(diào)節(jié)電路，其特征在于所述編碼器分別輸出三個用于調(diào)節(jié)輸出信號的輸出擺幅的數(shù)字調(diào)節(jié)信號A0、Al、A2至所述偏置控制器，其中信號AO代表需要增大輸出擺幅，信號Al代表需要減小輸出擺幅，信號A2代表輸出擺幅保持不變。
專利摘要一種信號調(diào)節(jié)電路，包括一第一數(shù)據(jù)輸入端、一第二數(shù)據(jù)輸入端、一第一基準(zhǔn)電壓輸入端、一第二基準(zhǔn)電壓輸入端、一時鐘信號輸入端、一數(shù)據(jù)驅(qū)動單元、一第一輸出端、一第二輸出端、一第一比較器、一第二比較器、一編碼器及一偏置控制器，所述編碼器對第一比較器與第二比較器輸出的電壓進行編碼后輸出用于調(diào)節(jié)輸出信號的輸出擺幅的數(shù)字調(diào)節(jié)信號至偏置控制器，所述偏置控制器在時鐘信號的上升沿采集并解碼編碼器輸出的數(shù)字調(diào)節(jié)信號，產(chǎn)生一偏置電流信號至數(shù)據(jù)驅(qū)動單元，所述數(shù)據(jù)驅(qū)動單元根據(jù)偏置電流信號將輸出信號的輸出擺幅調(diào)節(jié)至需要的范圍。本實用新型結(jié)構(gòu)簡單且能夠自動調(diào)節(jié)輸出信號的輸出擺幅。
文檔編號H03K17/296GK202353537SQ20112051631
公開日2012年7月25日 申請日期2011年12月13日 優(yōu)先權(quán)日2011年12月13日
發(fā)明者范方平 申請人:四川和芯微電子股份有限公司