專利名稱：數(shù)模轉(zhuǎn)換單元電路及數(shù)模轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明實(shí)施例涉及電子技術(shù)領(lǐng)域，尤其是一種數(shù)模轉(zhuǎn)換單元電路及數(shù)模轉(zhuǎn)換器。
背景技術(shù)：
隨著通訊市場的迅猛發(fā)展，集成電路中數(shù)字和模擬界面間的模塊變的越來越重要。在視頻及無線領(lǐng)域的應(yīng)用中，數(shù)模轉(zhuǎn)換器(Digital-to-Analog Converter，簡稱DAC)需要具有高速高精度。電流舵型(current steering)DAC被廣泛的應(yīng)用于集成電路當(dāng)中，current steering結(jié)構(gòu)具有快速、高精度及易于互為冗余金屬氧化物半導(dǎo)體 (Complementary Metal Oxide kmiconductor，簡稱 CMOS)電流集成的優(yōu)點(diǎn)。當(dāng) DAC 精度高于12位時(shí)通常需要校準(zhǔn)電路，基于動(dòng)態(tài)元件匹配(Dynamic Element Matching，簡稱DEM) 技術(shù)的校準(zhǔn)電路可以較好的解決電流單元之間的匹配而導(dǎo)致的諧波問題。但DEM技術(shù)無法克服開關(guān)引進(jìn)的與碼型相關(guān)的誤差，而這些會(huì)導(dǎo)致三次諧波的產(chǎn)生?，F(xiàn)有技術(shù)中存在一種改進(jìn)方案，通過反饋回路使得current steering的輸出端， 即輸出正端(OUTP)和輸出負(fù)端(OUTN)的信號(hào)變化不會(huì)耦合到加和點(diǎn)，從而降低三次諧波。但是，當(dāng)OUTP和OUTN電壓間存在直流偏差(DC Offset)時(shí)，該直流偏差會(huì)耦合到加和點(diǎn)，尤其是在DEM的動(dòng)態(tài)加權(quán)平均(Dynamic Weighted Average，簡稱DWA)模式下該直流偏差會(huì)引起較大的二次諧波。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例提供一種數(shù)模轉(zhuǎn)換單元電路及數(shù)模轉(zhuǎn)換器，用以解決現(xiàn)有技術(shù)中 DWA模式下輸出正端和輸出負(fù)端的直流偏差導(dǎo)致二次諧波的問題。一方面，本發(fā)明實(shí)施例提供了一種數(shù)模轉(zhuǎn)換單元電路，包括數(shù)模轉(zhuǎn)換支路和冗余支路；所述數(shù)模轉(zhuǎn)換支路包括電流源、第一金屬氧化物半導(dǎo)體場效應(yīng)晶體管MOSFET和第二 M0SFET，所述電流源通過第一加和點(diǎn)分別連接所述第一 M0SFET、第二 MOSFET的源極， 所述第一M0SFET、第二MOSFET的漏極分別連接輸出正端、輸出負(fù)端，所述第一M0SFET、第二 MOSFET的柵極分別連接第一輸入端、第二輸入端；所述冗余支路包括處于高阻態(tài)的第二加和點(diǎn)、第三MOSFET和第四M0SFET，所述第二加和點(diǎn)分別連接所述第三M0SFET、第四MOSFET的源極，所述第三M0SFET、第四MOSFET的漏極分別連接所述輸出正端、輸出負(fù)端，所述第三M0SFET、第四MOSFET的柵極分別連接第三輸入端、第四輸入端；所述第一 M0SFET、第二 MOSraT、第三MOSFET和第四MOSFET為參數(shù)相同的負(fù)極性 (N型)M0SFET，所述第三輸入端輸入的第三控制信號(hào)與所述第一輸入端輸入的第一控制信號(hào)互為冗余，所述第四輸入端輸入的第四控制信號(hào)與所述第二輸入端輸入的第二控制信號(hào)互為冗余。另一方面，本發(fā)明實(shí)施例提供了一種數(shù)模轉(zhuǎn)換器，包括
至少一個(gè)數(shù)模轉(zhuǎn)換單元電路，所述數(shù)模轉(zhuǎn)換單元電路為如上所述的電路；開關(guān)驅(qū)動(dòng)單元，所述開關(guān)驅(qū)動(dòng)單元的輸入端輸入待轉(zhuǎn)換的數(shù)字信號(hào)，所述開關(guān)驅(qū)動(dòng)單元的輸出端連接所述至少一個(gè)數(shù)模轉(zhuǎn)換單元的第一輸入端、第二輸入端、第三輸入端、 第四輸入端。以上技術(shù)方案中的一個(gè)技術(shù)方案具有如下優(yōu)點(diǎn)或有益效果本發(fā)明實(shí)施例采用了在數(shù)模轉(zhuǎn)換單元電路中增加與數(shù)模轉(zhuǎn)換支路結(jié)構(gòu)類似的冗余支路，且冗余支路的控制信號(hào)與數(shù)模轉(zhuǎn)換支路的控制信號(hào)互為冗余，使得每個(gè)預(yù)設(shè)周期都有相同的電荷轉(zhuǎn)移，將OUTP和OUTN的直流偏差導(dǎo)致的二次諧波轉(zhuǎn)變?yōu)楦哳l噪聲，從而在輸出信號(hào)帶寬內(nèi)看不到諧波，提高了輸出信號(hào)的質(zhì)量。


為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖1為現(xiàn)有技術(shù)在電流舵型DAC中增加反饋回路的電路示意圖。圖2為本發(fā)明實(shí)施例提供的一種數(shù)模轉(zhuǎn)換單元電路實(shí)施例一的電路示意圖。圖3為圖2所示實(shí)施例中時(shí)鐘信號(hào)和各控制信號(hào)的一種時(shí)序示意圖。圖4為本發(fā)明實(shí)施例提供的一種數(shù)模轉(zhuǎn)換單元電路實(shí)施例二的電路示意圖。圖5為本發(fā)明實(shí)施例提供的一種數(shù)模轉(zhuǎn)換器實(shí)施例的原理示意圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。為了對本發(fā)明實(shí)施例的技術(shù)方案進(jìn)行清楚詳細(xì)的解釋，此處先簡要介紹一下本發(fā)明實(shí)施例相關(guān)的技術(shù)。電流舵型DAC包括一對金屬氧化物半導(dǎo)體場效應(yīng)晶體管 (Metal-Oxide-Semiconductor Field-Effect Transistor，簡稱M0SFET)組成的差分對管， 通過將輸入的數(shù)字信號(hào)轉(zhuǎn)換成開關(guān)控制信號(hào)來控制差分對管，可以將加和點(diǎn)的電流引向 OUTP或0UTN，OUTP和OUTN再連接到電阻陣列，將輸出的電流轉(zhuǎn)變?yōu)殡妷?，以形成輸出的模擬信號(hào)。電流舵型DAC—個(gè)缺點(diǎn)是電流源單元漏極電壓，即加和點(diǎn)電壓，會(huì)隨著開關(guān)的切換而變化，其變化值與電流舵輸出的OUTP和OUTN電壓差有關(guān)系。加和點(diǎn)電壓的變化會(huì)導(dǎo)致該加和點(diǎn)的節(jié)點(diǎn)電容充放電荷，在開關(guān)切換時(shí)，該節(jié)點(diǎn)電容上的電荷從current steering 單元的一端轉(zhuǎn)移到輸出的另一端(charge transfer)，當(dāng)這些電荷與碼型相關(guān)時(shí)，就會(huì)產(chǎn)生諧波，使輸出信號(hào)變差。通過減小加和點(diǎn)的電壓變化可以提高動(dòng)態(tài)性能和獲得高質(zhì)量的信號(hào)輸出。圖1為現(xiàn)有技術(shù)在電流舵型DAC中增加反饋回路的電路示意圖。如圖1所示，該電路中分兩組反饋控制電路，如圖1中的230P和230N模塊，來減小由于輸出端電壓變化而導(dǎo)致的加和節(jié)點(diǎn)(即Sl SN)電壓變化，圖1中的210-1 210-N為DAC單元。230P模塊包括一個(gè)運(yùn)算放大器MOP，MOS管M5P和M6P，電流源M2P和M4P ；M5P是二級(jí)管接法，為MOP的正端提供了一個(gè)穩(wěn)定的參考電壓；M6P管的源極連接到MOP的負(fù)端，由于M6P的漏極與輸出正端OUTP相連，故MOP的負(fù)端電壓與OUTP電壓有一定的線型關(guān)系，這樣形成了一個(gè)負(fù)反饋系統(tǒng)；MOP輸出電壓控制M6P的襯底，從而改變M6P的閾值電壓，這樣M6P的源極電壓就變得較為穩(wěn)定。換句話說，通過改變M6P的閾值電壓使M6P的源極電壓基本不變；240P的輸出同時(shí)耦合到各差分單元的開關(guān)管M31 M3N，因此通過反饋控制邏輯，M31 M3N的源極電壓保持基本不變。類似的，230N模塊包括一個(gè)運(yùn)算放大器240N，MOS管M5N和M6N，電流源M2N和M4N，通過反饋控制邏輯使得M41 M4N的源極電壓保持不變。另外，Dl DN、 D81 D8N為對輸入的數(shù)字信號(hào)經(jīng)開關(guān)驅(qū)動(dòng)單元轉(zhuǎn)換輸出的控制各DAC單元中MOS管柵極的控制信號(hào)，其中每個(gè)DAC單元的兩個(gè)控制信號(hào)為“非”的關(guān)系，比如Dl和D81，DN和D8N寸。上述方案通過反饋回路可以使得OUP和OUTN的信號(hào)變化不會(huì)耦合到加和點(diǎn)，從而降低三次諧波；但是，當(dāng)OUTP和OUTN電壓有直流偏差的情況，該偏差會(huì)耦合到加和點(diǎn)。在 DffA的模式時(shí)，該偏差會(huì)引起較大的二次諧波；同時(shí)運(yùn)算放大器本身也會(huì)引入偏差，惡化輸出信號(hào)；且上述方案不太適合用于NMOS開關(guān)，因?yàn)槠胀üに嚨腘MOS的襯底都是hub，沒法單獨(dú)控制；另外，增加的運(yùn)算放大器對帶寬要求較大，會(huì)使電路的功耗增加。DffA模式下，在輸入信號(hào)的負(fù)半周期，每一個(gè)使用的DAC單元都不重復(fù)，例如，假設(shè)有八個(gè)DAC單元，第一次輸入代碼為2，打開dac單元陣列的第1、2個(gè)單元；下一個(gè)輸入代碼為3，打開第3、4、5個(gè)單元，第1、2個(gè)單元被關(guān)閉；在輸入信號(hào)的正半周期，DAC單元根據(jù)輸入代碼的不同會(huì)被重復(fù)，如輸入代碼先后為6和7時(shí)，就有5個(gè)DAC單元被重復(fù)，即保持打開狀態(tài)。在NRZ型current steering DAC結(jié)構(gòu)中，一類主要的與碼型相關(guān)的誤差就是由于電流源漏端的寄生電容充放電導(dǎo)致的電荷轉(zhuǎn)移。結(jié)合圖1來說，電流源與差分對管相連的節(jié)點(diǎn)Sl會(huì)存在寄生電容，如果該節(jié)點(diǎn)電壓發(fā)生變化，就會(huì)往OUTP或OUTN充放電荷。舉例來說，若OUTP和OUTN電壓的直流偏差使得OUTP > 0UTN,則Dl從低到高跳變時(shí)，OUTP往Sl 充電，D81從低到高跳變時(shí)Sl往OUTN放電。假設(shè)Qe_sl為節(jié)點(diǎn)Sl往OUTP或OUTN轉(zhuǎn)移的電荷量，CSl為節(jié)點(diǎn)Sl的寄生電容的容值，AVSl為節(jié)點(diǎn)Sl的電壓變化值，則有Qe_sl = Csl* Δ VSl (1)由于上述電荷轉(zhuǎn)移是周期性的，且與輸入信號(hào)的頻率相關(guān)，這些與碼型相關(guān)的誤差會(huì)產(chǎn)生諧波，使輸出信號(hào)質(zhì)量變差。本發(fā)明實(shí)施例通過設(shè)計(jì)一路和現(xiàn)有的DAC單元同樣的電路，使得每一個(gè)預(yù)設(shè)周期都有相同的電荷轉(zhuǎn)移，這樣電荷轉(zhuǎn)移的誤差就與輸入信號(hào)的頻率無關(guān)，也就是說，通過每個(gè)預(yù)設(shè)周期都注入相同的電荷能量，原本的諧波就可以轉(zhuǎn)變?yōu)楦哳l噪聲，這部分噪聲可以被后級(jí)濾波器濾除，最終獲得高性能的輸出信號(hào)。圖2為本發(fā)明實(shí)施例提供的一種數(shù)模轉(zhuǎn)換單元電路實(shí)施例一的電路示意圖。如圖 2所示，該實(shí)施例包括數(shù)模轉(zhuǎn)換支路21和冗余支路22 ；數(shù)模轉(zhuǎn)換支路21包括電流源211、第一 M0SFET212和第二 M0SFET213，電流源211通過第一加和點(diǎn)214分別連接第一 M0SFET212、第二 M0SFET213的源極，第一 M0SFET212、第二 M0SFET213的漏極分別連接OUTP、0UTN，第一 M0SFET212、第二 M0SFET213的柵極分別連接第一輸入端inpl、第二輸入端inp2 ；冗余支路22包括處于高阻態(tài)的第二加和點(diǎn)221、第三M0SFET222和第四 M0SFET223，第二加和點(diǎn)221分別連接第三M0SFET222、第四M0SFET223的源極，第三 M0SFET222、第四 M0SFET223 的漏極分別連接 OUTP、0UTN，第三 M0SFET222、第四 M0SFET223 的柵極分別連接第三輸入端inp3、第四輸入端inp4 ；第一M0SFET212、第二 M0SFET213、第三 M0SFET222 和第四 M0SFET223 為參數(shù)相同的N型M0SFET，第三輸入端inp3輸入的第三控制信號(hào)p_duml與第一輸入端inpl輸入的第一控制信號(hào)Pl互為冗余，第四輸入端inp4輸入的第四控制信號(hào)n_duml與第二輸入端inp2 輸入的第二控制信號(hào)nl互為冗余。本實(shí)施例中的電流源211可以采用現(xiàn)有技術(shù)中的任意電流源實(shí)現(xiàn)，比如圖1所示的AVDD、M11和M21組成的電流源，本實(shí)施例對此不作限定。另外，第一控制信號(hào)pi和第二控制信號(hào)nl可以像現(xiàn)有技術(shù)中一樣互補(bǔ)，即互為“非”的關(guān)系，即Pl為高電平時(shí)nl為低電平，反之也是如此。第三控制信號(hào)P_duml和第四控制信號(hào)！^如！!^的關(guān)系也是如此。這里處于高阻態(tài)的第二加和點(diǎn)221可以采用現(xiàn)有技術(shù)中的方法實(shí)現(xiàn)，比如將第二加和點(diǎn)221連接第五MOSFET的漏極，所述第五MOSFET的源極和柵極接地，所述第五MOSFET為正極性(P 型)MOSFET，本實(shí)施例對此不作限定。第三輸入端inp3輸入的第三控制信號(hào)p_duml與第一輸入端inpl輸入的第一控制信號(hào)Pl互為冗余是指，在每個(gè)預(yù)設(shè)周期，第三控制信號(hào)P_duml與第一控制信號(hào)pi的同向電平跳變次數(shù)之和等于1，也就是說，在每個(gè)預(yù)設(shè)周期都存在一次Pl或？—如！^的同向電平跳變，即每個(gè)預(yù)設(shè)周期所述第三控制信號(hào)與所述第一控制信號(hào)從低到高的電平跳變次數(shù)之和等于1，或所述第三控制信號(hào)與所述第一控制信號(hào)從高到低的電平跳變次數(shù)之和等于 1 ；第四輸入端inp4輸入的第四控制信號(hào)n_duml與第二輸入端inp2輸入的第二控制信號(hào) nl互為冗余是指，在每個(gè)預(yù)設(shè)周期，第四控制信號(hào)n_duml與第二控制信號(hào)nl的同向電平跳變次數(shù)之和等于1，也就是說，在每個(gè)預(yù)設(shè)周期都存在一次nl或！^如！!^的同向電平跳變，即每個(gè)預(yù)設(shè)周期所述第四控制信號(hào)與所述第二控制信號(hào)從低到高的的電平跳變次數(shù)之和等于1或所述第四控制信號(hào)與所述第二控制信號(hào)從高到低的的電平跳變次數(shù)之和等于1。第一M0SFET212、第二 M0SFET213、第三 M0SFET222 和第四 M0SFET223 參數(shù)相同，使得數(shù)模轉(zhuǎn)換支路21中第一加和點(diǎn)214的寄生電容的容值與冗余支路22中第二加和點(diǎn)221 的寄生電容的容值相等。假設(shè)第一加和點(diǎn)214和第二加和點(diǎn)221寄生電容的容值均為C， 每個(gè)預(yù)設(shè)周期Pl或P_duml的電壓變化的絕對值均為Δ V,對應(yīng)地，每個(gè)預(yù)設(shè)周期nl或n_ duml的電壓變化的絕對值也為Δ V,則每個(gè)預(yù)設(shè)周期從OUTP通過第一加和點(diǎn)214或第二加和點(diǎn)221轉(zhuǎn)移到OUTN的電荷量均為C* Δ V，或是每個(gè)預(yù)設(shè)周期從OUTN通過第一加和點(diǎn)214 或第二加和點(diǎn)221轉(zhuǎn)移到OUTP的電荷量均為C* Δ V。這里的預(yù)設(shè)周期較優(yōu)地可以設(shè)為2倍的時(shí)鐘周期。應(yīng)用中，可以不用嚴(yán)格的按照預(yù)設(shè)周期實(shí)現(xiàn)控制信號(hào)跳變，時(shí)鐘信號(hào)和各控制信號(hào)的具體時(shí)序可以如圖3所示，其中CLK 為時(shí)鐘信號(hào)，Pl和nl是控制數(shù)模轉(zhuǎn)換支路21的MOSFET的開關(guān)信號(hào)，p_duml和n_duml為控制冗余支路22的MOSFET的開關(guān)信號(hào)，只要開關(guān)信號(hào)從低到高或從高到低電平轉(zhuǎn)換一次，就會(huì)產(chǎn)生一次電荷轉(zhuǎn)移。加入冗余支路22后，p_duml與pi信號(hào)形成互為冗余的關(guān)系即只要數(shù)模轉(zhuǎn)換支路21沒有電荷轉(zhuǎn)移到OUTP或0UTN，則冗余支路22就會(huì)轉(zhuǎn)移電荷到OUTP 或0UTN。圖3所示的時(shí)序產(chǎn)生的電荷轉(zhuǎn)移的能量主要集中在大約Fs/2處，其中Fs為時(shí)鐘頻率，也就是采樣頻率；這部分能量可以被后級(jí)低通濾波器濾除。本發(fā)明實(shí)施例采用了在數(shù)模轉(zhuǎn)換單元電路中增加與數(shù)模轉(zhuǎn)換支路結(jié)構(gòu)類似的冗余支路，且冗余支路的控制信號(hào)與數(shù)模轉(zhuǎn)換支路的控制信號(hào)互為冗余，使得每個(gè)預(yù)設(shè)周期都有相同的電荷轉(zhuǎn)移，將OUTP和OUTN的直流偏差導(dǎo)致的二次諧波轉(zhuǎn)變?yōu)楦哳l噪聲，從而在輸出信號(hào)帶寬內(nèi)看不到諧波，提高了輸出信號(hào)的質(zhì)量。圖4為本發(fā)明實(shí)施例提供的一種數(shù)模轉(zhuǎn)換單元電路實(shí)施例二的電路示意圖。如圖 4所示，該實(shí)施例包括數(shù)模轉(zhuǎn)換支路41和冗余支路42 ；數(shù)模轉(zhuǎn)換支路41包括電流源411、第一 M0SFET412和第二 M0SFET413，電流源411 通過第一加和點(diǎn)414分別連接第一 M0SFET412、第二 M0SFET413的源極，第一 M0SFET412、第二 M0SFET413的漏極分別連接OUTP、0UTN，第一 M0SFET412、第二 M0SFET413的柵極分別連接第一輸入端inpl、第二輸入端inp2 ；數(shù)模轉(zhuǎn)換支路41還包括電流阱431、第六M0SFET432和第七M(jìn)0SFET433，電流阱431通過第三加和點(diǎn)434分別連接第六M0SFET432、第七M(jìn)0SFET433的源極，第六 M0SFET432、第七 M0SFET433 的漏極分別連接 OUTP、0UTN,第六 M0SFET432、第七 M0SFET433 的柵極分別連接第二輸入端inp2、第一輸入端inpl ；冗余支路42包括處于高阻態(tài)的第二加和點(diǎn)421、第三M0SFET422和第四 M0SFET423,第二加和點(diǎn)421分別連接第三M0SFET422、第四M0SFET423的源極，第三 M0SFET422、第四 M0SFET423 的漏極分別連接 OUTP、0UTN，第三 M0SFET422、第四 M0SFET423 的柵極分別連接第三輸入端inp3、第四輸入端inp4 ；冗余支路42還包括第八M0SFET441、第九M0SFET442和第十M0SFET443，第八 M0SFET441通過第四加和點(diǎn)444分別連接第九M0SFET442、第十M0SFET443的源極，第九 M0SFET442、第十 M0SFET443 的漏極分別連接 OUTP、0UTN,第九 M0SFET442、第十 M0SFET443 的柵極分別連接第四輸入端inp4、第三輸入端inp3 ；第一M0SFET412、第二 M0SFET413、第三 M0SFET422 和第四 M0SFET423 為參數(shù)相同的N型MOSFET，第三輸入端inp3輸入的第三控制信號(hào)p_duml與第一輸入端inpl輸入的第一控制信號(hào)Pl互為冗余，第四輸入端inp4輸入的第四控制信號(hào)n_duml與第二輸入端inp2 輸入的第二控制信號(hào)nl互為冗余；第六M0SFET432、第七 M0SFET433、第九 M0SFET442 和第十 M0SFET443 為參數(shù)相同的N型M0SFET，所述第八MOSFET為N型M0SFET。這里的電流阱431可以采用現(xiàn)有技術(shù)中的任意電流阱實(shí)現(xiàn)，比如通過一 N型 MOSFET實(shí)現(xiàn)，具體地可以將第三加和點(diǎn)434連接該N型MOSFET的漏極，將該N型MOSFET的源極接地，柵極接一偏置電壓，本實(shí)施例對此不作限定。本實(shí)施例在圖2所示實(shí)施例一的基礎(chǔ)上，數(shù)模轉(zhuǎn)換支路和冗余支路均對稱地增加了與圖2所示的電路類似的電路，形成了全差分的數(shù)模轉(zhuǎn)換支路和冗余支路，可以提高輸出信號(hào)的幅度。另外，本實(shí)施例中電荷轉(zhuǎn)移的情況也與圖2所示的實(shí)施例一類似，只是增加的部分電路的電荷轉(zhuǎn)移量與實(shí)施例一的電荷轉(zhuǎn)移量疊加，此處不再贅述。圖5為本發(fā)明實(shí)施例提供的一種數(shù)模轉(zhuǎn)換器實(shí)施例的原理示意圖。如圖5所示， 該數(shù)模轉(zhuǎn)換器包括至少一個(gè)數(shù)模轉(zhuǎn)換單元電路501 50N，數(shù)模轉(zhuǎn)換單元電路501 50N為如本發(fā)明實(shí)施例提供的一種數(shù)模轉(zhuǎn)換單元電路實(shí)施例一或?qū)嵤├龅碾娐罚婚_關(guān)驅(qū)動(dòng)單元51，開關(guān)驅(qū)動(dòng)單元51的輸入端輸入待轉(zhuǎn)換的數(shù)字信號(hào)，開關(guān)驅(qū)動(dòng)單元51的輸出端連接至少一個(gè)數(shù)模轉(zhuǎn)換單元501 50N的第一輸入端inpl、第二輸入端 inp2、第三輸入端inp3、第四輸入端inp4。具體地，開關(guān)驅(qū)動(dòng)單元51根據(jù)待轉(zhuǎn)換的數(shù)字信號(hào)，輸出用于控制每個(gè)數(shù)模轉(zhuǎn)換單元501 50N中MOSFET的開關(guān)信號(hào)，舉例來說，向每個(gè)數(shù)模轉(zhuǎn)換單元輸出如圖3所示的pi、 nl、p_duml、n_duml。在本發(fā)明的一個(gè)可選的實(shí)施例中，該數(shù)模轉(zhuǎn)換器還包括電阻陣列52，電阻陣列52 的輸入端連接至少一個(gè)數(shù)模轉(zhuǎn)換單元501 50N的OUTP和0UTN，電阻陣列52的輸出端輸出轉(zhuǎn)換后的模擬信號(hào)。這里的電阻陣列可以采用現(xiàn)有技術(shù)中的方法實(shí)現(xiàn)，只要能將數(shù)模轉(zhuǎn)換單元電路501 50N輸出的電流轉(zhuǎn)換成對應(yīng)的電壓即可，本實(shí)施例對此不作限定。在本發(fā)明的又一可選的實(shí)施例中，該數(shù)模轉(zhuǎn)換器還包括濾波器53，連接電阻陣列 52的輸出端。具體地，濾波器53用于將每個(gè)數(shù)模轉(zhuǎn)換單元501 50N中電荷轉(zhuǎn)移產(chǎn)生的高頻噪聲濾除。本發(fā)明實(shí)施例在數(shù)模轉(zhuǎn)換單元電路中增加與數(shù)模轉(zhuǎn)換支路結(jié)構(gòu)類似的冗余支路， 且冗余支路的控制信號(hào)與數(shù)模轉(zhuǎn)換支路的控制信號(hào)互為冗余，使得每個(gè)預(yù)設(shè)周期都有相同的電荷轉(zhuǎn)移，將OUTP和OUTN的直流偏差導(dǎo)致的二次諧波轉(zhuǎn)變?yōu)楦哳l噪聲，從而在輸出信號(hào)帶寬內(nèi)看不到諧波，提高了輸出信號(hào)的質(zhì)量。進(jìn)一步地，還可以通過濾波器將所述高頻噪聲濾除，最終獲得高性能的輸出信號(hào)。本領(lǐng)域普通技術(shù)人員可以理解實(shí)現(xiàn)上述方法實(shí)施例的全部或部分步驟可以通過程序指令相關(guān)的硬件來完成，前述的程序可以存儲(chǔ)于一計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)中，該程序在執(zhí)行時(shí)，執(zhí)行包括上述方法實(shí)施例的步驟；而前述的存儲(chǔ)介質(zhì)包括R0M、RAM、磁碟或者光盤等各種可以存儲(chǔ)程序代碼的介質(zhì)。最后應(yīng)說明的是以上實(shí)施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述實(shí)施例對本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解其依然可以對前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對其中部分技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的精神和范圍。
權(quán)利要求
1.一種數(shù)模轉(zhuǎn)換單元電路，其特征在于，包括數(shù)模轉(zhuǎn)換支路和冗余支路；所述數(shù)模轉(zhuǎn)換支路包括電流源、第一金屬氧化物半導(dǎo)體場效應(yīng)晶體管MOSFET和第二 MOSFET,所述電流源通過第一加和點(diǎn)分別連接所述第一 M0SFET、第二 MOSFET的源極，所述第一 M0SFET、第二 MOSFET的漏極分別連接輸出正端、輸出負(fù)端，所述第一 M0SFET、第二 MOSFET的柵極分別連接第一輸入端、第二輸入端；所述冗余支路包括處于高阻態(tài)的第二加和點(diǎn)、第三MOSFET和第四M0SFET，所述第二加和點(diǎn)分別連接所述第三M0SFET、第四MOSFET的源極，所述第三M0SFET、第四MOSFET的漏極分別連接所述輸出正端、輸出負(fù)端，所述第三M0SFET、第四MOSFET的柵極分別連接第三輸入端、第四輸入端；所述第一 MOSFET、第二 MOSFET、第三MOSFET和第四MOSFET為參數(shù)相同的負(fù)極性(N型) M0SFET，所述第三輸入端輸入的第三控制信號(hào)與所述第一輸入端輸入的第一控制信號(hào)互為冗余，所述第四輸入端輸入的第四控制信號(hào)與所述第二輸入端輸入的第二控制信號(hào)互為冗ο
2.根據(jù)權(quán)利要求1所述的電路，其特征在于，在每個(gè)預(yù)設(shè)周期，所述第三控制信號(hào)與所述第一控制信號(hào)從低到高的電平跳變次數(shù)之和等于1，所述第四控制信號(hào)與所述第二控制信號(hào)從低到高的的電平跳變次數(shù)之和等于1。
3.根據(jù)權(quán)利要求1所述的電路，其特征在于，在每個(gè)預(yù)設(shè)周期，所述第三控制信號(hào)與所述第一控制信號(hào)從高到低的電平跳變次數(shù)之和等于1，所述第四控制信號(hào)與所述第二控制信號(hào)從高到低的的電平跳變次數(shù)之和等于1。
4.根據(jù)權(quán)利要求1-3任一所述的電路，其特征在于，所述第二加和點(diǎn)連接第五MOSFET 的漏極，所述第五MOSFET的源極和柵極接地，所述第五MOSFET為正極性(P型)M0SFET。
5.根據(jù)權(quán)利要求1-3任一所述的電路，其特征在于，所述數(shù)模轉(zhuǎn)換支路還包括電流阱、第六MOSFET和第七M(jìn)0SFET，所述電流阱通過第三加和點(diǎn)分別連接所述第六M0SFET、第七M(jìn)OSFET的源極，所述第六M0SFET、第七M(jìn)OSFET的漏極分別連接所述輸出正端、輸出負(fù)端， 所述第六M0SFET、第七M(jìn)OSFET的柵極分別連接所述第二輸入端、第一輸入端；所述冗余支路還包括第八M0SFET、第九MOSFET和第十M0SFET，所述第八MOSFET的漏極通過第四加和點(diǎn)分別連接所述第九M0SFET、第十MOSFET的源極，所述第九M0SFET、第十 MOSFET的漏極分別連接所述輸出正端、輸出負(fù)端，所述第九M0SFET、第十MOSFET的柵極分別連接所述第四輸入端、第三輸入端，所述第八MOSFET的源極和柵極接地；所述第六MOSFET、第七M(jìn)OSFET、第九MOSFET和第十MOSFET為參數(shù)相同的N型MOSFET， 所述第八MOSFET為N型MOSFET。
6.一種數(shù)模轉(zhuǎn)換器，其特征在于，包括至少一個(gè)數(shù)模轉(zhuǎn)換單元電路，所述數(shù)模轉(zhuǎn)換單元電路為如權(quán)利要求1-5任一所述的電路；開關(guān)驅(qū)動(dòng)單元，所述開關(guān)驅(qū)動(dòng)單元的輸入端輸入待轉(zhuǎn)換的數(shù)字信號(hào)，所述開關(guān)驅(qū)動(dòng)單元的輸出端連接所述至少一個(gè)數(shù)模轉(zhuǎn)換單元的第一輸入端、第二輸入端、第三輸入端、第四輸入端。
7.根據(jù)權(quán)利要求6所述的數(shù)模轉(zhuǎn)換器，其特征在于，還包括電阻陣列，所述電阻陣列的輸入端連接所述至少一個(gè)數(shù)模轉(zhuǎn)換單元的輸出正端和輸出負(fù)端，所述電阻陣列的輸出端輸出轉(zhuǎn)換后的模擬信號(hào)。
8.根據(jù)權(quán)利要求7所述的數(shù)模轉(zhuǎn)換器，其特征在于，還包括濾波器，連接所述電阻陣列的輸出端。
全文摘要
本發(fā)明實(shí)施例提供一種數(shù)模轉(zhuǎn)換單元電路與數(shù)模轉(zhuǎn)換器。本發(fā)明實(shí)施例采用了在數(shù)模轉(zhuǎn)換單元電路中增加與數(shù)模轉(zhuǎn)換支路結(jié)構(gòu)類似的冗余支路，且冗余支路的控制信號(hào)與數(shù)模轉(zhuǎn)換支路的控制信號(hào)互為冗余，使得每個(gè)預(yù)設(shè)周期都有相同的電荷轉(zhuǎn)移，將OUTP和OUTN的直流偏差導(dǎo)致的二次諧波轉(zhuǎn)變?yōu)楦哳l噪聲，從而在輸出信號(hào)帶寬內(nèi)看不到諧波，提高了輸出信號(hào)的質(zhì)量。
文檔編號(hào)H03M1/66GK102388537SQ201180001109
公開日2012年3月21日 申請日期2011年7月25日 優(yōu)先權(quán)日2011年7月25日
發(fā)明者李定, 郭書苞, 雷工 申請人:華為技術(shù)有限公司