專利名稱：負(fù)載控制設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種通過控制設(shè)置在DC電源和負(fù)載之間的場效應(yīng)晶體管來控制負(fù)載的驅(qū)動(drive)和停止的負(fù)載控制設(shè)備。
背景技術(shù)：
例如，用于控制安裝在車輛中的諸如照明器和電機(jī)這樣的負(fù)載的負(fù)載控制設(shè)備在蓄電池(DC電源)和該負(fù)載之間設(shè)置有場效應(yīng)晶體管(以下稱之為“FET”)，并且通過接通和斷開該FET來控制該負(fù)載的驅(qū)動和停止。而且，為了在過電流通過負(fù)載時(shí)，通過快速檢測該過電流而切斷負(fù)載連接在其中的電路，裝有保護(hù)電路，當(dāng)檢測到FET的漏極和源極之間的電壓Vds增加時(shí)，該保護(hù)電路斷開該FET。圖3是示出傳統(tǒng)負(fù)載控制設(shè)備安裝在其中的負(fù)載驅(qū)動電路。如圖所示，在該負(fù)載驅(qū)動電路中，F(xiàn)ET(T1 場效應(yīng)晶體管)設(shè)置在DC電源VB(用和輸出電壓相同的附圖標(biāo)記VB 示出)和負(fù)載RL(該負(fù)載所具有的負(fù)載電阻以及該負(fù)載統(tǒng)稱為RL)之間，并且該負(fù)載RL的驅(qū)動和停止通過接通和斷開該FET (Tl)來控制。FET (Tl)的漏極(漏電極)通過電源線連接于DC電源VB的正電極，而FET (Tl)的源極(源電極)通過負(fù)載線連接于負(fù)載RL的一端，并且負(fù)載RL的另一端接地。該電源線是從DC電源VB的正電極延伸到FET(Tl)的漏極的電線，而該負(fù)載線是從FET(Tl)的源極延伸到負(fù)載RL的電線。FET(Tl)的漏極(點(diǎn)Pl)通過電阻Rl和R2的串聯(lián)電路而接地，并且電阻Rl和R2 的連接點(diǎn)(P4，電壓V4)連接于比較器CMPl的正(同相)輸入端。而且，比較器CMPl的負(fù)(反相)輸入端連接于FET (Tl)的源極(點(diǎn)P2，電壓V2)。 因此，當(dāng)FET (Tl)接通并且負(fù)載RL被驅(qū)動時(shí)，由于電壓V2高于電壓V4，所以比較器CMPl的輸出信號變成電平L。而且，當(dāng)過電流流向FET(Tl)并且FET(Tl)的漏極和源極之間的電壓 Vds例如由于負(fù)載線接地而升高時(shí)，源極的電壓V2降低。因此，電壓V2低于電壓V4，并且比較器CMPl的輸出信號變成電平H。該輸出信號作為用于判斷過電流的輸出信號Sout被到供給驅(qū)動器11。FET (Tl)的門極(門電極)通過門極電阻R3連接于驅(qū)動器11，并且電荷泵12連接于驅(qū)動器11。還有，驅(qū)動器11通過電阻R4而連接于DC電源VB并且通過輸入開關(guān)SWl而接地。因此，當(dāng)輸入開關(guān)SWl斷開(開路)時(shí)，電平H的信號輸入到驅(qū)動器11并且FET(Tl) 被斷開，另一方面，當(dāng)輸入開關(guān)SWl接通(開路)時(shí)，電平L的信號輸入到驅(qū)動器11，并且 FET(Tl)被接通。而且，當(dāng)從比較器CMPl供給了電平H的信號(用于判斷過電流的輸出信號Sout)時(shí)，F(xiàn)ET(Tl)被斷開。還有，在FET(Tl)的門極和源極之間設(shè)置齊納二極管(Zener diode)ZD1，該齊納二極管的正向是從門極到源極的方向。通過齊納二極管ZDl防止門極和源極之間的電壓超過預(yù)定的電壓。圖3所示的電源線(從DC電源VB延伸到FET (Tl)的漏極的電線)具有電感成分，并且假定該電感為Lwl。同樣，負(fù)載線(從FET(Tl)的源極延伸到負(fù)載RL的電線)具有電感分量，并且假定該電感為Lw2。因?yàn)殡娫淳€和負(fù)載線的電阻非常小，所以忽略該電源線和負(fù)載線的電阻。在這里，電容器Cl設(shè)置在點(diǎn)Pl和地(VB的負(fù)極)之間，以防止負(fù)載控制設(shè)備由于強(qiáng)電波或各種電器元件所產(chǎn)生的電磁噪聲而引起不正常工作(例如，參考專利文獻(xiàn)1)。引用列表專利文獻(xiàn)專利文獻(xiàn)1 JP 6-38368 A

發(fā)明內(nèi)容
技術(shù)問題下面，描述如上構(gòu)造的負(fù)載控制設(shè)備的運(yùn)行。如果輸入開關(guān)SWl接通，則驅(qū)動器11 從電荷泵12輸出電壓。由于該電壓施加于FET(Tl)的門極，所以FET(Tl)被接通。換句話說，通過接通和斷開輸入開關(guān)SW1，該FET (Tl)被接通和斷開，因此控制了從DC電源VB到負(fù)載RL的電力供應(yīng)。在輸入開關(guān)SWl被接通并且FET(Tl)從斷開到接通的過渡狀態(tài)中，電流 11(如圖中實(shí)線所示)沿著從VB的正電極一電源線(Lwl) —Pl — Tl — P2—負(fù)載線 (Lw2) — P3 — RL —地一VB的負(fù)極的路線流動。當(dāng)FET(T 1)接通時(shí)，電流Il從零開始增加，并且升高至等于電源VB的電壓除以負(fù)載RL的電阻值的電流值。在這個(gè)過程中，在電感Lwl和Lw2中產(chǎn)生與電流Il的增加梯度成正比的反電動勢。由于漏極的電壓Vl被電感Lwl中產(chǎn)生的反電動勢向下推，所以電壓 Vl下降。因此，電容器Cl的電壓使該電容器Cl放電。電容器Cl的放電電流12(在圖中用虛線表示)沿著從Cl的正端子 —Pl — Tl — P2 —負(fù)載線(Lw2) — P3 — RL —地一Cl的負(fù)端子的路線流動。并且在負(fù)載線的電感Lw2中產(chǎn)生反電動勢。在這種情況下，由于電容器Cl的放電電流12并未流過電源線，因此電容器Cl的放電電流12在電感Lwl中并不產(chǎn)生反電動勢。當(dāng)電容器Cl的放電電流12增加時(shí)，點(diǎn)P2的電壓V2被放電電流12向上推，但是當(dāng)放電電流12停止增加并且變成減小時(shí)，通過該放電電流12產(chǎn)生了向下推電壓V2的反電動勢。如果沒有電容器Cl (S卩，如果沒有因放電電流12而產(chǎn)生的反電動勢)，則當(dāng)電壓 Vl等于V2時(shí)該電壓Vl變成最小，于是電壓Vl是電源電壓VB和點(diǎn)P3之間的由電感Lwl和 Lw2所確定的電壓。換句話說，如果沒有電容器Cl，則電壓Vl的最小值在下面的公式(1) 中示出。(VI 的最小電壓)=(VB-V3) *Lw2/ (Lwl+Lw2) +V3. . . (1)當(dāng)電感Lw2小于電感Lwl，或當(dāng)負(fù)載線的長度短于電源線的長度時(shí)，公式(1)的Vl 的最小電壓減小。相反，當(dāng)存在電容器Cl時(shí)，由于即便在電壓Vl等于電壓V2之后電容器Cl的放電電流12仍然繼續(xù)，所以電壓Vl的減小繼續(xù)，并且電壓Vl的最小電壓進(jìn)一步小于公式(1) 所示的電壓。如果電壓Vl的下降量增加，則出現(xiàn)下面的問題。
換句話說，由于比較器CMPl的輸入端子電壓取決于電壓Vl的大小，所以當(dāng)電壓Vl 減小時(shí)，比較器CMPl的輸入端子電壓相應(yīng)地減小。比較器CMPl的輸入端子電壓的同相輸入范圍的下限大約是2V，并且當(dāng)輸入電壓變成低于該下限時(shí)比較器CMPl不起作用。在這種情況下，比較器CMPl的輸出變得不穩(wěn)定，并且即便沒有任何過電流狀態(tài)，但是由于比較器CMPl的不穩(wěn)定，也可能存在輸出表示過電流狀況的輸出的異常狀態(tài)。結(jié)果，當(dāng)不存在過電流時(shí)，可能存在FET (Tl)被錯(cuò)誤地切斷的現(xiàn)象。下面，參考圖4、5(a)和5 (b)所示的特性圖描述關(guān)于電壓和電流的特定變化的模擬結(jié)果。圖4是當(dāng)圖3所示的電路不設(shè)置用于噪聲對策的電容器Cl時(shí)，示出各電壓和電流波形的變化的特性圖。在這里，圖3所示的每個(gè)電路常數(shù)設(shè)置如下。換句話說，假定電源 VB的電壓=12V,Lwl = 2. 5 μ H(相當(dāng)于2. 5m電源線)，F(xiàn)ET(Tl)的導(dǎo)通電阻(飽和值)= 3. 5ι Ω，Lw2 = 2μΗ(相當(dāng)于負(fù)載線)，負(fù)載電阻RL = 2Ω，電荷泵的電壓=VB+15V,門極電阻 R3 = 1. 5kQ，Cl = 0. 1 μ F。在圖4中，橫軸(X軸線)表示時(shí)間軸線，三個(gè)縱軸(Yl，Υ2，Υ3)表示電壓坐標(biāo)和兩種電流坐標(biāo)?？v軸Yl對應(yīng)于電壓坐標(biāo)，并且表示VI、FET(Tl)的門極電壓VG、V2、V3和 VB的坐標(biāo)。縱軸Υ2對應(yīng)于電流坐標(biāo)，并且表示作為大電流的電源線電流Il和FET(Tl)的漏極電流ID的坐標(biāo)?？v軸TO表示作為小電流的FET(Tl)的門極電流IG的坐標(biāo)。而且，在縱軸Yl中，向上表示正電壓，在縱軸Υ2中，向下表示正電流，而在縱軸TO中，向上表示正電流。當(dāng)輸入開關(guān)SWl在橫軸的時(shí)間2. 200 (ms)時(shí)被接通時(shí)，F(xiàn)ET (Tl)的門極電壓VG上升，并且門極電流IG快速增加。電壓Vl從時(shí)間2. 2009 (ms)開始減小，并且電壓V2開始上升。電源線電流Il和FET(Tl)的漏極電流ID同時(shí)開始流動。漏極電流ID等于電源線電流II。電壓V2在時(shí)間2. 2015(ms)時(shí)等于電壓VI，并且該電壓Vl變成最小值(6. 47V)。然后，電壓Vl和V2 —起上升。下文中，將在電壓Vl和電壓V2的波形中電壓Vl等于電壓V2 的點(diǎn)稱作為“點(diǎn)A”。而且，由于電壓V3是當(dāng)FET(Tl)的漏極電流ID流過負(fù)載RL時(shí)產(chǎn)生的電壓降，所以該電壓V3的大小與漏極電流ID成比例增加。在點(diǎn)A之后的電壓Vl和電壓V2的波形對應(yīng)于電源VB的電壓與電壓V3之間的差電壓被電感Lwl和Lw2分壓(divide)的電壓。并且發(fā)現(xiàn)，在電壓Vl剛剛開始下降之后，電壓Vl與電壓V2之間差的減小是使電壓Vl下降的主要因素，電壓V3的增加是向上推所述Vl的主要因素。而且，點(diǎn)A變成電壓Vl的最小值， 因?yàn)楫?dāng)電壓Vl和電壓V2到達(dá)點(diǎn)A時(shí)使電壓Vl下降的因素已經(jīng)失效。從上面可以看到，當(dāng)不設(shè)置用于噪聲對策的電容器Cl時(shí)，由于電壓Vl在點(diǎn)A處變成最小值并且在這點(diǎn)之后升高，因此電壓Vl將不會減小至比較器CMPl的同相輸入電壓的下限以下，并且將不發(fā)生比較器CMPl不正常工作的現(xiàn)象。下面將參考圖5(a)和5(b)描述關(guān)于電路(其中設(shè)置有電容器Cl的電路)中的特定電壓和電流的變化的模擬結(jié)果。圖5(a)是示出圖3所示電路的各電壓波形的變化的特性圖，而圖5(b)是示出圖3所示電路的各電流波形的變化的特性圖。在圖5(b)中，縱軸Yl對應(yīng)于電流坐標(biāo)，并且表示作為大電流的電源線電流II、 電容器Cl的放電電流12和FET(Tl)的漏極電流ID的坐標(biāo)。縱軸Y2表示作為小電流的 FET(Tl)的門極電流IG的坐標(biāo)。而且，在軸線Yl中向下示出正電流，在軸線Y2中向上示出正電流。因此，在圖5(a)和5(b)中所示的特性圖中，由于設(shè)置了電容器Cl，所以流過電容器Cl的放電電流12、電源線電流Il和FET(Tl)的漏極電流ID與不設(shè)置Cl的特性4 中的不同(參考圖5(b))。這是由于下面的原因電容器Cl的放電電流流過負(fù)載線(Lw2) 但是不流過電源線(Lw2)，電容器Cl的充電電流流過電源線但是不流過負(fù)載線，并且電容器Cl的放電電流和充電電流不同時(shí)流動。換句話說，這是由于下述原因在電容器Cl放電時(shí)，電流沿著圖3的放電電流12的路線(如虛線所示)流動，而在電容器Cl充電時(shí)，電流沿著VB的正電極 —Lwl — Cl — GND — VB的負(fù)電極的路線流動。當(dāng)FET(Tl)的漏極電流ID的增加梯度大時(shí)，電源線電流的增加梯度變小，相反，當(dāng)電源線的電流的增加梯度增加時(shí)，漏極電流ID的增加梯度變小。因此，由于存在電容器Cl，電壓Vl波動(參考圖5(a))。這是由以下事實(shí)所致由于電容器Cl的電容(靜電電容)和電容器Cl的充電和放電電流所流過的路線的電感引起電流的固有振蕩。在圖5 (a)和5(b)所示的例子中周期是大約3 μ m。電壓Vl的最小值變成小于在FET(Tl)接通之后的初始電壓Vl(參考圖5(a))。這是因?yàn)椋贔ET(Tl)接通之后，隨著時(shí)間過去，電壓Vl的下降量受到電壓V3的增加的限制。下面詳細(xì)描述各電壓和電流的變化。如圖5(a)和5(b)所示，當(dāng)在時(shí)間2. 200 (ms) 時(shí)輸入開關(guān)SWl接通并且FET(Tl)接通時(shí)，電壓Vl由于反電動勢而減小，并且對該電壓充電的電容器Cl放電。該放電電流12受到FET(Tl)的漏極和源極之間的電壓Vds的限制。 當(dāng)漏極和源極之間的電壓Vds減小時(shí)，該限制變?nèi)?，并且因此放電電流增加。?dāng)隨著漏極和源極之間的電壓Vds減小而到達(dá)電壓V2等于電壓Vl的點(diǎn)A時(shí)，放電電流12由于所述限制不再變?nèi)醵Ｖ乖黾?，并且然后放電電?2變成減小。換句話說，放電電流12的峰值(圖 5(b)中的向下的振幅峰值)(參考圖5(b))幾乎對應(yīng)于電壓Vl等于電壓V2的點(diǎn)(點(diǎn)A)。在圖4所示的例子(即，當(dāng)不設(shè)置電容器Cl時(shí))中，電壓Vl停止減小并且在點(diǎn)A 之后變成增加，但是在圖5(a)和5(b)所示的例子中，電壓Vl將不變成增加而是進(jìn)一步減小。當(dāng)電容器Cl的放電電流12變成近似于零㈧時(shí)，電壓Vl變成最小值。已經(jīng)發(fā)現(xiàn)，電壓Vl的最小值為3. 48V，其比不設(shè)置電容器Cl時(shí)所提供的6. 47V低了 2. 99V。在這里，點(diǎn)A之后電壓Vl進(jìn)一步減小的理由如下。雖然在點(diǎn)A之前一直增加的電容器Cl的放電電流12在該點(diǎn)A之后變成減小，但是為了使放電電流12變成零，放電電流的減少時(shí)段必須是與放電電流12的增加時(shí)段相同，因?yàn)殡娙萜鰿l的電流振蕩是與電容器 Cl的充電和放電電流所流過的路線的電感成分進(jìn)行交換能量而引起的，并且此時(shí)遵循能量轉(zhuǎn)換定律。在這個(gè)時(shí)段，電壓Vl必需減小以便電容器Cl放電。這是即便在點(diǎn)A之后電壓 Vl也繼續(xù)減小的原因。因此，從該模擬結(jié)果能夠證實(shí)由于設(shè)置了用于噪聲對策的電容器Cl，電壓Vl的下降量增加。正如上面所提到的，通過設(shè)置具有用于噪聲對策的電容器Cl的傳統(tǒng)負(fù)載控制設(shè)備，能夠防止強(qiáng)電波和電磁噪聲的影響。但是另一方面，當(dāng)FET(Tl)接通時(shí)電壓Vl的下降量增加，并且發(fā)生比較器CMPl不正常工作的現(xiàn)象。因此，以某種形式來平衡這些要求的需要與日俱增。完成本發(fā)明以解決這些傳統(tǒng)的問題，并且本發(fā)的目的是提供一種負(fù)載控制設(shè)備， 其中即便設(shè)置了用于噪聲對策的第一電容器，檢測過電流的電路也能夠正常工作。問題的解決方案為了實(shí)現(xiàn)該目的，本發(fā)明的第一方面描述一種負(fù)載控制設(shè)備，該負(fù)載控制設(shè)備通過接通和斷開設(shè)置在DC電源和負(fù)載之間的場效應(yīng)晶體管來控制負(fù)載的驅(qū)動和停止，其中該場效應(yīng)晶體管的漏極經(jīng)由電源線連接于DC電源的正電極，并且該場效應(yīng)晶體管的源極經(jīng)由負(fù)載線連接于該負(fù)載的一端，并且該負(fù)載的另一端連接于DC電源的負(fù)電極，該負(fù)載控制設(shè)備包括比較單元，其構(gòu)造成通過比較基于場效應(yīng)晶體管漏極電壓的參考電壓和場效應(yīng)晶體管的源極電壓來壓檢測過電流；控制單元，其構(gòu)造成當(dāng)負(fù)載被驅(qū)動時(shí)對場效應(yīng)晶體管的門極輸出驅(qū)動信號，并且當(dāng)比較單元檢測到過電流時(shí)停止所述驅(qū)動信號的輸出；第一電容器，其設(shè)置在該場效應(yīng)晶體管的漏極和DC電源的負(fù)電極之間；以及第二電容器，其設(shè)置在該場效應(yīng)晶體管的門極和漏極之間。本發(fā)明的第二方面描述該負(fù)載控制設(shè)備，其包括設(shè)置在門極和第二電容器之間的二極管，該二極管的正向是從門極到第二電容器的方向；和設(shè)置在源極與第二電容器之間的齊納二極管，該齊納二極管的正向是從源極到第二電容器的方向。本發(fā)明的有益效果由于在根據(jù)本發(fā)明的負(fù)載控制設(shè)備中，第二電容器設(shè)置在場效應(yīng)晶體管的門極和漏極之間，所以該場效應(yīng)晶體管的漏極的電壓變化能夠被抑制，并且能夠防止基于漏極電壓工作的比較單元的不正常工作。而且，由于二極管設(shè)置在門極和第二電容器之間，該場效應(yīng)晶體管的門極電壓能夠保持在地電平，并且即便在場效應(yīng)晶體管的門極電壓的電壓升高到第二電容器的負(fù)端子的電壓，也能夠防止場效應(yīng)晶體管產(chǎn)生熱。


圖1是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的負(fù)載控制設(shè)備的結(jié)構(gòu)的電路圖。圖2(a)和(b)是示出根據(jù)本發(fā)明實(shí)施例的負(fù)載控制設(shè)備的各電壓和電流的變化的特性圖。圖3是示出傳統(tǒng)負(fù)載控制設(shè)備的結(jié)構(gòu)的電路圖。圖4是示出不設(shè)置電容器Cl的傳統(tǒng)負(fù)載控制設(shè)備的各電壓和電流的變化的特性圖。圖5(a)和(b)是示出設(shè)置電容器Cl的傳統(tǒng)負(fù)載控制設(shè)備的各電壓和電流的變化的特性圖。附圖標(biāo)記列表11驅(qū)動器12:電荷泵VB =DC 電源Tl 場效應(yīng)晶體管RL:負(fù)載
CMPl 比較器Cl 第一電容器C2:第二電容器Dl 二極管Lwl:電源線的電感Lw2:負(fù)載線的電感
具體實(shí)施例方式下面根據(jù)附圖描述本發(fā)明的實(shí)施例。圖1是示出根據(jù)本發(fā)明一個(gè)實(shí)施例的其中安裝有負(fù)載控制設(shè)備的負(fù)載驅(qū)動電路的示意圖。如圖所示，該負(fù)載驅(qū)動電路在DC電源VB(用與輸出電壓相同的附圖記號VB示出)與負(fù)載RL之間具有FET (Tl 場效應(yīng)晶體管)，并且通過接通和斷開該FET(Tl)來控制該負(fù)載RL的驅(qū)動和停止。FET(Tl)的漏極(漏電極)經(jīng)由電源線連接于DC電源VB的正電極，F(xiàn)ET (Tl)的源極(緣電極)經(jīng)由負(fù)載線連接于負(fù)載RL的一端，并且負(fù)載RL的另一端連接于地。電源線是從DC電源VB的正電極延伸到FET(Tl)的漏極的電線，并且負(fù)載線是從 FET(Tl)的源極延伸到負(fù)載RL的電線。電源線具有示為Lwl的電感成分。負(fù)載線也具有示為Lw2的電感分量。電源線和負(fù)載線的電阻成分被忽略，因?yàn)樗鼈兎浅Ｐ?。FET(Tl)的漏極(電壓VI)通過電阻Rl和R2的串聯(lián)電路而連接于地，并且連接電阻Rl和R2的點(diǎn)P4連接于比較器CMPl的正輸入端子。而且，比較器CMPl的負(fù)輸入端子連接于FET(Tl)的源極(點(diǎn)P2)。因此，當(dāng)FET(Tl)被接通并且負(fù)載RL被驅(qū)動時(shí)，由于點(diǎn)P2 的電壓V2高于點(diǎn)P4的電壓V4，所以比較器CMPl的輸出信號變成電平L。而且，當(dāng)過電流流向FET(Tl)并且FET(Tl)的漏極和源極之間的電壓Vds例如由于負(fù)載線接地而升高時(shí)， 源極的電壓V2減小并且低于電壓V4，并且比較器CMPl的輸出信號變成電平H。該輸出信號作為用于判斷過電流的輸出信號Sout提供到驅(qū)動器11。FET (Tl)的門極(門電極)通過門極電阻R3連接于驅(qū)動器11，并且電荷泵12連接于驅(qū)動器11。而且驅(qū)動器11通過電阻R4連接于DC電源VB并且通過輸入開關(guān)SWl連接于地。因此，當(dāng)輸入開關(guān)SWl斷開(開路)時(shí)，電平H的信號輸入到驅(qū)動器11中并且FET(Tl) 被斷開，另一方面，當(dāng)輸入開關(guān)SWl接通(閉路)時(shí)，電平L的信號輸入到驅(qū)動器11中并且 FET(Tl)被接通。而且，當(dāng)從比較器CMPl提供電平H的信號(用于判斷過電流的輸出信號 Sout)時(shí)，F(xiàn)ET(Tl)斷開。還有，二極管Dl的陽極連接于FET(Tl)的門極(點(diǎn)P6)，并且其為二極管Dl的陰極的點(diǎn)P5連接于齊納二極管ZDl的陰極，而齊納二極管ZDl的陽極連接于點(diǎn)P2。而且，點(diǎn) P5通過電容器C2(第二電容器)連接于FET(Tl)的漏極。在點(diǎn)Pl和地(VB的負(fù)電極)之間設(shè)置電容器Cl (第一電容器)，以防止由于強(qiáng)電波和各種電氣元件導(dǎo)致的電磁噪聲而引起的不正常工作。換句話說，根據(jù)本實(shí)施例的負(fù)載控制電路與傳統(tǒng)實(shí)施例中所示的圖3的電路的不同之處在于二極管Dl與將FET (Tl)的門極和源極之間的電壓鉗制(clamp)在低于預(yù)定值的齊納二極管ZDl串聯(lián)地設(shè)置，以及電容器C2設(shè)置在點(diǎn)P5和FET(Tl)的漏極之間。
下面描述根據(jù)本實(shí)施例的負(fù)載控制設(shè)備的運(yùn)行。在圖1所示的電路中，當(dāng)輸入開關(guān)SWl接通時(shí)，從驅(qū)動器11輸出電荷泵12的電壓，并且該電壓(驅(qū)動信號)施加于FET (Tl) 的門極。換句話說，驅(qū)動器11通過門極電阻R3向FET(Tl)的門極施加電流。當(dāng)電流施加到FET(Tl)的門極時(shí)，F(xiàn)ET(Tl)的漏極和源極之間的電壓Vds減小，并漏極電流ID流過FET(Tl)。換句話說，圖1所示的電源線電流Il開始流動，并且該電流Il 變成漏極電流ID。當(dāng)電源線電流Il流動時(shí)，在電源線的電感Lwl和負(fù)載線的電感Lw2每一者上產(chǎn)生反電動勢，并且漏極的電壓Vl減小。由于當(dāng)電壓Vl減小時(shí)電容器Cl的充電電壓高于電壓Vl，所以充電的電容器Cl開始放電并且放電電流12疊加在電源線電流11上并且流過FET(Tl)、負(fù)載線的電感Lw2和負(fù)載RL。在這里，正如前面所述，當(dāng)漏極和源極之間的電壓Vds減小時(shí)電壓Vl減小，直到電壓V2等于電壓Vl (直到到達(dá)前面所述的點(diǎn)A)為止。當(dāng)電壓Vl減小隨著漏極和源極之間的電壓Vds減小而降低時(shí)，流過門極電阻R3的一部分電流沿著R3 — P6 — Dl — P5 — C2 — Tl 的漏極一Tl的源極的路線流動。如果認(rèn)為流過電容器C2的電流為IC2，施加于FET(Tl)門極的電流為IG，并且流過門極電阻R3的電流為頂3，則建立下面的公式。IG = IR3-IC2......(2)換句話說，由于從驅(qū)動器11輸出一部分輸出電流IR3繞過(bypass)FET(Tl)的門極并流過電容器C2(電流IC2)，因此施加在FET(Tl)門極中的門極電流IG減少對應(yīng)的量。旁路電流IC2的大小取決于漏極和源極之間的電壓Vds的減小速度，并且如果漏極和源極之間的電壓Vds的減小速度增加，則電流IC2增加。當(dāng)電流IC2增加時(shí)，門極電流 IG減小。因此，在FET(Tl)的門極積累的電荷量的增加減速，并且漏極和源極之間的電壓 Vds的減小速度下降。相反，當(dāng)漏極和源極之間的電壓Vds的減小速度下降時(shí)，電流IC2減小，并且門極電流IG增加。因此，在 Τ(ΤΙ)的門極積累的電荷量的增加加速，并且漏極和源極之間的電壓Vds的減小速度上升。換句話說，作為Vl和V2之間的電壓的漏極和源極之間的電壓Vds的變化被電流 IC2的流動抑制，并且將變成接近于單調(diào)減小。因此，即便隨著電壓Vl減小電容器Cl的積累的電壓使電容器Cl放電，也能夠抑制由于電容器Cl的放電電流12的增加和減少引起的電壓Vl的變化。換句話說，能夠抑制電壓Vl如圖5(a)所示上下振蕩。這是因?yàn)镃l的放電電流的增加和減少取決于漏極和源極之間的電壓Vds的減小速度，直到電壓Vl等于電壓V2(直到到達(dá)點(diǎn)A)為止。而且，因?yàn)殚T極電流IG由于電流IC2 的流動而減少，并且門極電荷的積累變慢，所以到達(dá)點(diǎn)A所需要的時(shí)間變成比沒有電容器 C2時(shí)更長。因此，抑制并衰減了在到達(dá)點(diǎn)A之前由于電容器Cl的充電和放電而引起的固有振蕩。同時(shí)，因?yàn)镕ET(Tl)漏極電流ID增加并且在負(fù)載電阻中的電壓降V3增加，Vl的下降量被限制，并且電壓Vl被電壓V3提升，并且在點(diǎn)A之后升高。因此能夠抑制電壓Vl的下降量。下面參考圖2(a)和2(b)所示的特性圖描述關(guān)于電壓和電流的特定變化的模擬結(jié)果。圖2(a)和(b)是示出圖1所示電路的各電壓和電流的變化的特性圖。而且，如下設(shè)置圖1所示的電路常數(shù)。換句話說，假定電源VB的電壓=12V,Lwl = 2. 5 μ H(相當(dāng)于2. 5m電源線)，(Tl)的導(dǎo)通電阻(飽和值)=3. 5mQ,Lw2 = 2 μ H(相當(dāng)于負(fù)載線)，負(fù)載電阻 RL = 2 Ω ,電荷泵的電壓=VB+15V,門極電阻 R3 = 1. 5k Ω，Cl = 0. 1 μ F，以及 C2 = 5nF。在圖2(a)和圖2(b)中，橫軸(X軸線)表示時(shí)間軸。而且圖2(a)中的縱軸對應(yīng)于電壓坐標(biāo)，并且正電壓向上示出。在圖2(b)中兩種電流坐標(biāo)用兩個(gè)縱軸(Yl，Y2)示出。 縱軸Yl對應(yīng)于電流坐標(biāo)，并且表示作為大電流的電源線電流Il和FET (Τ 1)的漏極電流ID 的坐標(biāo)?？v軸Y2表示作為小電流的FET(Tl)的門極電流的坐標(biāo)。而且，在縱軸Yl中正電流向下示出，在縱軸Y2中正電流向上示出。在圖2(a)和圖2(b)中，當(dāng)輸入開關(guān)SWl在時(shí)間2. 200 (ms)時(shí)被接通時(shí)，驅(qū)動器11 的輸出電流IR3迅速上升，并且然后單調(diào)地減少。在這種情況下，門極電流IG和電流IC2 流動，同時(shí)保持頂3 = IG+IC2的關(guān)系。在圖2(b)中，表示門極電流IG和電流IC2的大小的坐標(biāo)對應(yīng)于Y2。當(dāng)漏極和源極之間(VI和V2之間)的電壓Vds開始減小時(shí)，F(xiàn)ET(Tl)的漏極電流ID開始流動。同時(shí)，電流IC2增加并且門極電流IG被抑制。由于門極電流IG被抑制， FET(Tl)的門極電荷的積累速度變低，并且到達(dá)電壓Vl等于電壓V2的點(diǎn)A所需要的時(shí)間變長(比用于圖5(a)中所述的點(diǎn)A的時(shí)間更遲)。同時(shí)，在漏極和源極之間的電壓Vds的變化被抑制的同時(shí)，電流IC2減小。于是，當(dāng)?shù)竭_(dá)點(diǎn)A時(shí)，電流IC2和門極電流IG突然變得接近，并且然后電流IC2和IG —起單調(diào)地減小。另一方面，由于當(dāng)?shù)竭_(dá)點(diǎn)A的時(shí)間已經(jīng)延遲，所以電壓V3充分地增加，并且電壓Vl 在點(diǎn)A之后被向上推。而且，漏極和源極之間的電壓Vds的減小被電流IC2抑制，并且電壓 Vds近似于單調(diào)減小。因此，電容器Cl的放電電流12減小并且其變化變慢。已經(jīng)發(fā)現(xiàn)，放電電流12的峰值變成175. 5mA，這遠(yuǎn)遠(yuǎn)小于當(dāng)沒有電容器C2(圖5(a)和5 (b)中所示的例子)時(shí)的943mA的峰值。由于電容器Cl的放電電流和充電電流變小并且其變化變慢，因此電壓Vl的減小被抑制，并且電壓Vl的變化變慢。結(jié)果，電壓Vl的最小值比變成9. 624V，這遠(yuǎn)遠(yuǎn)地大于圖5 (a)所示的3.48V。而且， 已經(jīng)發(fā)現(xiàn)，這甚至大于在不設(shè)置電容器Cl時(shí)(圖4所示的例子)所提供的6. 45V。下面描述設(shè)置圖1所示的二級管Dl的理由。在圖1所示的電路中，當(dāng)FET(Tl)處于斷開狀態(tài)中時(shí)，F(xiàn)ET(Tl)的源極經(jīng)由負(fù)載RL的電阻接地，并且變成地電平。因?yàn)閺凝R納二極管ZDl的陰極到陽極的漏電流導(dǎo)致電容器C2的負(fù)端子變成地電平，所以電容器C2端子間電壓變成等于電壓VI。在這里，當(dāng)點(diǎn)Pl的電壓Vl由于某種理由下降并且從當(dāng)前電壓Vl下降到Vlx 時(shí)，電容器C2的電壓使該電容器C2沿著C2的正端子一Pl —干擾(Vlx)—地一RL —負(fù)載線(Lw2) — P2 — ZDl — C2的負(fù)端子的路線放電，并且電容器C2的端子間電壓變成 “Vlx+VfZD”。但是，VfZD是齊納二極管ZDl的正向電壓。此后，當(dāng)點(diǎn)Pl的電壓Vl以陡梯度返回到起始電壓Vl時(shí)，由于電容器C2保持在放電狀態(tài)，因此電容器C2的負(fù)端子的電壓相對于地電平升高，并且這時(shí)電壓在下面的公式(3)中示出。電容器 C2 的負(fù)端子的電壓=Vl-(Vlx+VfZD) = Vl-Vlx-VfZD......(3)從公式(3)可以看到，當(dāng)電壓Vlx隨著點(diǎn)Pl的電壓降增加而減小時(shí)，電容器C2的負(fù)端子的電的升高增加。此時(shí)，當(dāng)不設(shè)置二極管Dl時(shí)，F(xiàn)ET(Tl)的門極電壓VG等于公式(3)所示的電壓。當(dāng)公式(3)所示的電壓高于FET(Tl)的門限電壓時(shí)，F(xiàn)ET(Tl)被接通。在這時(shí)，由于FET(Tl) 作為將公式(3)所示的電壓認(rèn)為是門極電壓VG的源極跟隨器而工作，漏極電流ID流動，并且源極電壓升高。雖然漏極電流ID小于FET (Tl)完全接通時(shí)的電流，但是由于漏極和源極之間的電壓高，因此FET(Tl)的功率消耗增加，并且FET (Tl)產(chǎn)生熱。公式(3)所示的電壓按指數(shù)規(guī)律減小，并且此時(shí)在圖1所示的電路中的時(shí)間常數(shù)變成下一個(gè)公式(4)。C2*R3 = 5*1(Γ9*1· 5*103 = 7. 5 μ s......(4)從公式(4)得到的時(shí)間常數(shù)示出當(dāng)FET(Tl)被斷開時(shí)門極接地電阻為1. 5kΩ的情況，但是如果門極接地電阻變成比這個(gè)電阻大，則FET(Tl)的門極電壓升高的時(shí)間段變長。相反，當(dāng)設(shè)置圖1所示的二極管Dl時(shí)，F(xiàn)ET(Tl)的門極電壓變成地電平附近。艮P 便發(fā)生電容器C2的負(fù)端子的升高，F(xiàn)ET(Tl)也將不被接通。這就是設(shè)置二極管Dl的目的。在這里，使電壓Vl下降的理由對應(yīng)于下述情況。在圖3所示的傳統(tǒng)電路中，設(shè)置在點(diǎn)Pl和地之間的負(fù)載驅(qū)動電路被示出為1個(gè)通道(channel)，但是，在點(diǎn)Pl和地之間并聯(lián)設(shè)置多個(gè)負(fù)載驅(qū)動電路(通道)并非是不常見的。在如此結(jié)構(gòu)的電路中，當(dāng)在多個(gè)負(fù)載驅(qū)動電路中任何一個(gè)負(fù)載線短路并且過電流流動時(shí)，對每個(gè)負(fù)載驅(qū)動電路共用的點(diǎn)Pl的電壓Vl突然減小。因此，在發(fā)生短路的負(fù)載驅(qū)動電路中，過電流保護(hù)電路被啟動并且過電流被切斷。 結(jié)果，當(dāng)點(diǎn)Pl的電壓Vl升高并且高于點(diǎn)Pl的穩(wěn)定電壓時(shí)，電壓過調(diào)節(jié)(overshoot)并且趨近于穩(wěn)定電壓。這種電壓變化是Vl在多個(gè)負(fù)載驅(qū)動電路(通道)中不發(fā)生短路接地這些電路中下降的原因。因此，可以說，在設(shè)置多個(gè)負(fù)載驅(qū)動電路(通道)的電路中，二極管 Dl特別有效。以這種方式，在根據(jù)本實(shí)施例的負(fù)載控制設(shè)備中，由于電容器C2設(shè)置在FET(Tl) 的門極和源極之間，一部分輸出電流IR3繞過該門極并流過電容器C2，并且當(dāng)從驅(qū)動器11 輸出該輸出電流IR3時(shí)，F(xiàn)ET(Tl)的門極電流IG減小。因此，能夠延遲直到電壓Vl等于電壓V2所需要的時(shí)間，并且能夠抑制電壓Vl的下降量。因此，能夠解決電壓Vl突然減小和比較器CMPl不工作的傳統(tǒng)問題。而且，通過設(shè)置二極管D1，能夠避免由于干擾引起的FET(Tl)被接通并且產(chǎn)生熱的問題。雖然上面已經(jīng)根據(jù)附圖所示的實(shí)施例描述了本發(fā)明的負(fù)載控制設(shè)備，但是本發(fā)明不限于此。而是，各零部件的結(jié)構(gòu)能夠用具有類似功能的任何結(jié)構(gòu)代替。例如，雖然在上面所述的實(shí)施例中，將安裝在驅(qū)動車載負(fù)載的負(fù)載驅(qū)動電路中的負(fù)載控制設(shè)備用作一個(gè)例子并且被描述，但是本發(fā)明不限于此，而是能夠應(yīng)用于其他負(fù)載驅(qū)動電路。雖然已經(jīng)參考具體實(shí)施例描述了本發(fā)明，但是應(yīng)當(dāng)明白，在不脫離本發(fā)明精神實(shí)質(zhì)和范圍的情況下本領(lǐng)域的技術(shù)人員能夠進(jìn)行各種修改。本申請基于2010年8月5日提交的日本專利申請(No. 2010-176268)，其內(nèi)容結(jié)合于此供參考。工業(yè)實(shí)用性
即使當(dāng)將用于噪聲對策的電容器設(shè)置在負(fù)載驅(qū)動電路中時(shí)，本發(fā)明在防止場效應(yīng)晶體管的漏極電壓突然下降方面也是有用的。
權(quán)利要求
1.一種負(fù)載控制設(shè)備，該負(fù)載控制設(shè)備通過接通和斷開設(shè)置在DC電源與負(fù)載之間的場效應(yīng)晶體管來控制負(fù)載的驅(qū)動和停止，其中所述場效應(yīng)晶體管的漏極經(jīng)由電源線連接于DC電源的正電極，并且該場效應(yīng)晶體管的源極經(jīng)由負(fù)載線連接于該負(fù)載的一端，并且該負(fù)載的另一端連接于DC電源的負(fù)電極， 所述負(fù)載控制設(shè)備包括比較單元，該比較單元被構(gòu)造成通過比較基于場效應(yīng)晶體管漏極電壓的參考電壓和該場效應(yīng)晶體管的源極電壓來壓檢測過電流；控制單元，該控制單元被構(gòu)造成當(dāng)負(fù)載被驅(qū)動時(shí)向所述場效應(yīng)晶體管的門極輸出驅(qū)動信號，并且當(dāng)比較單元檢測到過電流時(shí)停止輸出所述驅(qū)動信號；第一電容器，該第一電容器設(shè)置在所述場效應(yīng)晶體管的漏極和DC電源的負(fù)電極之間；以及第二電容器，該第二電容器設(shè)置在所述場效應(yīng)晶體管的門極和漏極之間。
2.根據(jù)權(quán)利要求1的負(fù)載控制設(shè)備，包括設(shè)置在所述門極與所述第二電容器之間的二極管，該二極管的正向是從該門極到第二電容器的方向；和設(shè)置在所述源極與所述第二電容器之間的齊納二極管，該齊納二極管的正向是從該源極到第二電容器的方向。
全文摘要
本發(fā)明公開一種負(fù)載控制設(shè)備，在該設(shè)備中即便設(shè)置用于噪聲對策的第一電容器(C1)，檢測過電流的電路也能夠正確地工作。由于第二電容器(C2)設(shè)置FET(T1)的門極和漏極之間，當(dāng)點(diǎn)(P1)的電壓(V1)減小時(shí)，F(xiàn)ET(T1)的一部分門極電流繞過該FET(T 1)并且流向電容器(C2)，并施加在FET(T1)的門極的電荷量減少。因此，能夠抑制FET(T1)的漏極電流的增加并且能夠防止電壓(V1)的突然變化。結(jié)果，能夠防止電壓(V1)減少到使比較器(CMP1)不能工作的程度，并且能夠防止比較器(CMP1)不正常工作。
文檔編號H03K17/16GK102484470SQ201180003624
公開日2012年5月30日 申請日期2011年8月3日 優(yōu)先權(quán)日2010年8月5日
發(fā)明者大島俊藏, 青野寬子 申請人:矢崎總業(yè)株式會社