專利名稱：可擴展n通道數(shù)字脈沖寬度/脈沖頻率調(diào)制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)字脈沖寬度調(diào)制器(DPWM)和數(shù)字脈沖頻率調(diào)制器(DPFM)。
背景技術(shù)：
數(shù)字脈沖寬度調(diào)制器是產(chǎn)生脈沖寬度調(diào)節(jié)(PWM)信號的電路。數(shù)字脈沖頻率調(diào)制器是產(chǎn)生脈沖頻率調(diào)節(jié)(PFM)信號的電路。對于PWM信號，所述脈沖的寬度以恒定的頻率變化。對于PFM信號，以變化的頻率發(fā)送固定持續(xù)時間的脈沖。PWM和PFM信號都用于產(chǎn)生直流功率輸出電壓。 所述PWM和PFM信號用于控制外部開關(guān)以便將電源電壓和接地輸入至外部LC電路，所述LC電路包括電感器和輸出電容器。所述PWM(或者PFM)信號占空比越大(時間部分為高)，所述直流輸出電壓就越大。典型地將所述PWM(或者PFM)信號饋送至外部空載時間電路，所述外部空載時間電路產(chǎn)生用于高邊開關(guān)的高邊(HS)PWM(或者PFM)信號和用于低邊開關(guān)的低邊(LS)PWM(或者PFM)信號。所述外部空載時間電路可以在既不是所述高邊也不是所述低邊PWM(或者PFM)信號為高的地方插入空載時間，以便防止所述高邊和所述低邊開關(guān)同時接通。

發(fā)明內(nèi)容
—種多通道數(shù)字脈沖寬度調(diào)制器/數(shù)字脈沖頻率調(diào)制器使用單個環(huán)形振蕩器，所述振蕩器由多個通道共享。所述環(huán)形振蕩器具有分接頭(tap)，用于已產(chǎn)生的PWM信號的最低有效位(LSB)精度。所述環(huán)形振蕩器還產(chǎn)生環(huán)形時鐘，所述環(huán)形時鐘用于同步所述通道中的邏輯。由于通過所述環(huán)形時鐘同步所述通道中的邏輯，所述通道均可以獨立地產(chǎn)生不同頻率的PWM和PFM信號，并且仍然共享相同的環(huán)形振蕩器。共享環(huán)形振蕩器大大減小了所述多通道DPWM/DPFM的功率消耗。通過在所述環(huán)形振蕩器的分接頭的上升沿和下降沿上觸發(fā)通道中的邏輯可以進一步減小功率消耗。通過在所述上升沿和下降沿上進行觸發(fā)，在所述環(huán)形振蕩器中延遲單元的數(shù)量(以及因此所述環(huán)形振蕩器的功率消耗)可以減半。在所述通道內(nèi)產(chǎn)生所述高邊和低邊PWM和PFM信號，所述信號具有可獨立選擇的空載時間，從而不需要外部空載時間電路。所述通道共享邏輯，諸如計數(shù)器和有限狀態(tài)機(FSM)邏輯，用于所述脈沖寬度調(diào)制信號和脈沖頻率調(diào)制信號的產(chǎn)生。本發(fā)明可用在各種需要數(shù)字控制的高分辨率脈沖寬度或者脈沖頻率調(diào)制信號的應(yīng)用中，可以對所述信號的開關(guān)頻率和相位關(guān)系數(shù)字地編程。這種應(yīng)用包括但不限于調(diào)節(jié)開關(guān)模式電源工作的數(shù)字控制器電路。


圖1A-1B示出了具有環(huán)形振蕩器的可縮放(scalable) N通道數(shù)字脈沖寬度/脈沖頻率調(diào)制器的結(jié)構(gòu)示例。圖2A示出了在PWM模式下產(chǎn)生的示范輸出脈沖寬度調(diào)制波形。圖2B示出了示范DPWM有限狀態(tài)機(FSM)的狀態(tài)圖。圖3示出了用于設(shè)置所述高邊PWM信號的時序波形序列(timing waveform sequence)。圖4示出了示范異步脈沖邏輯的方框圖，所述異步脈沖邏輯用于為每一個調(diào)制器通道產(chǎn)生高邊和低邊開關(guān)信號。圖5示出了高邊SR鎖存器的方框圖。圖6示出了低邊SR鎖存器的方框圖。圖7示出了用于復(fù)位所述高邊PWM信號的時序波形序列。圖8示出了用于置位所述低邊PWM信號的時序波形序列。圖9示出了用于復(fù)位所述低邊PWM信號的時序波形序列。圖10示出了用于調(diào)制器通道之間開關(guān)信號的一次性同步的時序波形(timingwaveform)。圖11示出了脈沖頻率調(diào)制(PFM)有限狀態(tài)機(FSM)的方框圖。圖12示出了用于PFM操作模式的時序波形。
具體實施例方式圖I示出了多通道數(shù)字脈沖寬度調(diào)制器/數(shù)字脈沖頻率調(diào)制器100。多個通道102a、102b和102c產(chǎn)生多個PWM (或者PFM)信號。單個環(huán)形振蕩器104由所述多個通道102a、102b和102c共享，所述環(huán)形振蕩器104用于同步所述多個通道102a、102b和102c。所述單個環(huán)形振蕩器104具有分接頭所述分接頭用于為由所述多個通道102a、102b和102c產(chǎn)生的所述PWM信號提供最低有效位(LSB)分辨率。所述環(huán)形振蕩器104使用在線路108上的環(huán)形時鐘同步所述多個通道。所述環(huán)形振蕩器分接頭ItTt7接入復(fù)用器(multiplexer) 110，所述復(fù)用器為脈沖邏輯112選擇信號?？梢赃x擇在來自所述復(fù)用器110的已選擇信號的上升沿或者下降沿上觸發(fā)所述脈沖邏輯112。所述多個通道102a、102b和102c產(chǎn)生高邊和低邊PWM (或者PFM)信號，而不是使用外部空載時間電路。所述多個通道102a、102b和102c產(chǎn)生所述高邊和低邊信號，使得當所述高邊和所述低邊PWM(或者PFM)信號均不為高時存在空載時間，以便防止高邊和低邊開關(guān)同時接通。在所述通道中產(chǎn)生所述高邊和低邊PWM(或者PFM)信號阻止了對于外部空載時間電路的需要?？梢元毩⒌剡x擇在所述高邊PWM(或者PFM)信號的上升沿和下降沿處的空載時間，這是有利的，因為所述高邊和低邊開關(guān)具有不同的工作特性。
每一個通道均具有邏輯，諸如計數(shù)器114、時鐘發(fā)生器126和DPWM FSM 116，用于脈沖寬度調(diào)制信號的產(chǎn)生和脈沖頻率調(diào)制信號的產(chǎn)生。所述多個通道檢查脈沖頻率調(diào)制信號是否具有太高或者太低的頻率。如果所述頻率太高或者太低，可以改變所述PFM信號的頻率和脈沖寬度。如果所述PFM信號的頻率在音頻范圍內(nèi)太低，可以提高音頻符尾(audio flag)并且增加所述頻率以便防止音頻雜聲(hum)。所述通道還檢查空載區(qū)，以便保證所述脈沖頻率調(diào)制信號不具有太高的頻率。圖I的設(shè)計是可擴展N通道高分辨率數(shù)字脈沖寬度/脈沖頻率調(diào)制器100。按照需要，所述設(shè)計與附加的或者更少的通道是兼容的。對于其N個通道的每一個，所述調(diào)制器具有兩個明顯不同的工作模式脈沖寬度模式和脈沖頻率模式。可以在工作期間外部選擇并且“不工作(on the fly)”時改變所需的工作模式。在所述脈沖寬度模式下，所述調(diào)制器100可用于產(chǎn)生每個通道兩個高分辨率非重疊脈沖寬度調(diào)制信號。當兩個信號都關(guān)斷時，非重疊時間周期(time period)的持續(xù)時間是數(shù)字可編程的。結(jié)果，所述新的調(diào)制器100消除了對N個外部空載時間電路的需要。所有脈沖寬度調(diào)制信號的開關(guān)頻率都是外部可調(diào)節(jié)的?？梢詮暮軐挼念l率范圍以非常精細的步長(fine step)選擇其數(shù)值并且對于每一個通道都是獨立地選擇。在所述脈沖頻率模式下，所述輸出信號的頻率受控于外部數(shù)字輸入。所述脈沖接通時間(on-time)也是高分辨率可調(diào)節(jié)的。，所述調(diào)制器100檢測并且標記所述輸出信號的頻率何時落在所述音頻范圍中。結(jié)果，可以阻止不期望的音頻噪聲的產(chǎn)生。在相同的模式下，在兩個連續(xù)的脈沖頻率調(diào)制脈沖之間插入可調(diào)節(jié)時間間隔(“空載區(qū)”)。結(jié)果，可以保證可達到的最大脈沖頻率總是低于為所述脈沖寬度模式指定的頻率。這個特征可用于防止所述開關(guān)轉(zhuǎn)換器在特定的負載條件下以較低的效率工作。所述調(diào)制器結(jié)構(gòu)將所需硬件資源降至最低并且它是完全可擴展的。利用并聯(lián)所述通道可以增加或者減少調(diào)制器通道的數(shù)量(N)。提供了一種在調(diào)制器通道之間的簡單一次性同步方案，所述方案將噪聲交叉耦合效應(yīng)降至最低。結(jié)果，可以在各種實際應(yīng)用中利用所述調(diào)制器100，例如產(chǎn)生在開關(guān)模式電源中調(diào)節(jié)任意數(shù)量的開關(guān)轉(zhuǎn)換器相位的控制信號。所述N通道數(shù)字脈沖寬度/脈沖頻率調(diào)制器100的結(jié)構(gòu)如圖I所示。為了獲得所述調(diào)制器的高頻率以及高分辨率，利用環(huán)形振蕩器104作為時鐘源。所述環(huán)形振蕩器104產(chǎn)生所述高頻時鐘信號ring elk和八個相等的相移變量……t7。為了使硬件復(fù)雜性、功率消耗和硅面積降至最低，在所有調(diào)制器通道之間共享所述環(huán)形振蕩器。所述環(huán)形振蕩器104包括八個相同的延遲單元，具有相同的信號傳播延；遲％(1。憑借匹配實現(xiàn)了所有延遲單元的相等傳播延；遲tpd。圖I所示的調(diào)制器產(chǎn)生兩個高分辨率脈沖寬度/脈沖頻率信號，HSPWM和LS PWM,對于每一個通道均具有可調(diào)節(jié)的開關(guān)頻率和分辨率。圖I所示的DPWM計數(shù)器114的狀態(tài)通過所述DPWM有限狀態(tài)機(FSM) 116在O與輸入counter restart state (計數(shù)器重新開始狀態(tài))指定的數(shù)值之間遞增。每次所述計數(shù)器114達到數(shù)值0，通過所述PWM模式下的DPWM FSM 116將高邊PWM信號設(shè)置為高。因此，計數(shù)器重新開始狀態(tài)(counter restartstate)所選擇的數(shù)值用于根據(jù)以下公式獨立地對每一個調(diào)制器通道的開關(guān)頻率編程
f =_I_· {counter restart state +1) · TtingΛ(ι)其中，Tringle clk是所述環(huán)形振蕩器時鐘周期。通常需要HS PWM和LS PWM的占空比/脈沖接通時問分辨率小于所述環(huán)形振蕩器周期TVingle clko對于圖I所示的調(diào)制器，由所述計數(shù)器重新開始狀態(tài)(counter restartstate)的大小限定的所述初始分辨率用只有八個相等的相移時鐘信號……t7提高16倍。這通過使用所述時鐘信號的兩個信號沿來置位/復(fù)位調(diào)制器輸出信號來實現(xiàn)。兩個沿的使用使所需的延遲單元的數(shù)量以及所述復(fù)用器的大小減半，所述復(fù)用器執(zhí)行環(huán)形時鐘信號之間的所需選擇。所述相移時鐘信號用單個8/1復(fù)用器110分接并且將其饋送給稱作異步脈沖邏輯(asynchronous pulse logic)的塊112。結(jié)合所述DPWM FSM 116,這個塊提 供不能由所述DPWM計數(shù)器114自己實現(xiàn)的附加精度的占空比/脈沖接通時間調(diào)節(jié)。因此，對于圖I所示的每一個調(diào)制器通道，等效調(diào)制器分辨率按照比特表示為Nres = 4+log2 (counter restartstate+1).(2)所述異步脈沖邏輯塊112還在高邊(HS) PWM和低邊(LS) PWM信號之間直接產(chǎn)生非重疊周期Ths和Tls(書面上被稱作“空載時間”)。結(jié)果，所述調(diào)制器100消除了在開關(guān)模式電源應(yīng)用中所需要的N個外部空載時間電路。為了使硬件資源降至最低，它共享所述8/1復(fù)用器來調(diào)制HSPWM和LS PWM的三個信號沿?？蛰d時間周期Ths和Tls都是精確受控的。它們根據(jù)如下公式對于每一個通道獨立地由兩個輸入dead time hs和dead time Is指定Ths = dead time hs · tpd(3)Tls = dead time Is · tpd(4)其中，tpd是所述延遲單元傳播時間。由于所述復(fù)用器110置位和復(fù)位兩個調(diào)制器輸出信號，兩個周期Ths和Tls的最小值受限于IVingle dk。由于PFM FSM塊120的工作，圖I所示的調(diào)制器100能夠為每一個通道提供脈沖頻率調(diào)制信號。當利用pfm pwm模式選擇(pfm pwm mode select)輸入啟用時,所述PFM FSM塊120修改所述DPWM FSM的工作,使得只有當被pfm比較器輸出(pfm comparator out)觸發(fā)時才脈沖輸出信號。圖I所示的調(diào)制器通道還包括附加塊輸入范圍邏輯(input range logic) 122、保持寄存器(hold register) 124和時鐘發(fā)生器(clock generator) 126。所述輸入范圍邏輯122限制基于已選擇的計數(shù)器重新開始狀態(tài)(counter restart state)施加至所述調(diào)制器100的最大占空比數(shù)值，而所述保持寄存器(hold register) 124在開關(guān)周期期間保持所述占空比指令和所述空載時間數(shù)值恒定。最后，所述時鐘發(fā)生器(clock generator) 126為管理所述調(diào)制器工作的外部塊提供時鐘信號，所述信號總是與所述調(diào)制器通道的開關(guān)信號同步。當選擇所述調(diào)制器通道在所述脈沖寬度模式(pfm pwm模式選擇(pfm pwm modeselect) =0)下工作時，它產(chǎn)生如圖2A所示的輸出信號。為了提供HS PWM和LS PWM的恒定開關(guān)頻率并且調(diào)制三個信號沿(在圖2A上標記為2、3和4)，所述DPWM FSM 116監(jiān)測所述DPWM counter 114的狀態(tài)?；谒鲇嫈?shù)器狀態(tài)、輸入占空比數(shù)值和已選擇的空載時間，然后它適當?shù)卣{(diào)節(jié)所述異步脈沖邏輯塊的工作，以便置位/復(fù)位HS PWM和LS PWM。由于全部四個信號沿一個接一個地連續(xù)出現(xiàn)，所述DPWM FSM 116具有四個專用的(dedicated)狀態(tài)，如圖2B所示，以便產(chǎn)生每一個沿。下面將描述調(diào)制器通道在每一種狀態(tài)下的工作。在如圖3中闡釋了 HS PWM上升沿的產(chǎn)生。所述DPWM計數(shù)器在這種模式下被連續(xù)地啟用。因此，在環(huán)形時鐘(ring elk)的每一個上升沿上，所述計數(shù)器114周期性地遞增其狀態(tài)直至達到計數(shù)器重新開始狀態(tài)(counter restart state)為止。此時,所述計數(shù)器將其狀態(tài)復(fù)位回至O并且重復(fù)所述計數(shù)序列。每一次所述DPWM FSM 116檢測到所述O計數(shù)器狀態(tài)，它將所述置位hs (set hs)輸出置位成為所述異步脈沖邏輯(asynchronous pulselogic)為高。所述異步脈沖邏輯(asynchronous pulse logic)的電路實施方法如圖4所示。它主要由兩個邊沿觸發(fā)SR鎖存器組成，所述鎖存器的電路實施方法如圖5和圖6所示。所述置位hs(set hs)的上升沿觸發(fā)圖5中的D-雙穩(wěn)態(tài)觸發(fā)器FF3，引起如圖3所示的HS PWM的周期性上升沿。在下一個計數(shù)器周期中，將置位hs (set hs)復(fù)位回至0，以便為下一個開關(guān)周期做準備。在圖7中展現(xiàn)了 HS PWM下降沿的產(chǎn)生。如圖2A所示，在所述上升沿和下降沿之間的時間間隔由所述占空比(duty ratio)d[n]控制。因此，所述DPWM FSM 116監(jiān)測所述DPWM計數(shù)器的狀態(tài)并且將其與占空比(duty ratio)指令(不包括所述4個最低有效位)的所述最高有效位(MSB)比較。然后，所述三個剩余比特用于控制所述復(fù)用器選擇比特muxsel,而所述第四比特調(diào)節(jié)置位沿選擇hs (reset edge sel hs)輸入,所述輸入確定所述時鐘的哪個沿用于復(fù)位所述HS PWM。一旦所述計數(shù)器狀態(tài)等于MSB,所述DPWM FSM 116對窗口復(fù)位hs (window reseths)輸出進行置位。這個輸出接通在所述復(fù)用器輸出信號路徑中的所述與門AND1，如圖4所示，而在相同信號路徑中的其他門AND3和AND4是關(guān)斷的。這樣，來自所述環(huán)形振蕩器的已選擇相移時鐘信號通過所述復(fù)用器，并且為了 HS PWM饋送HS-SR鎖存器的所述指定輸入。依賴于所述已選擇時鐘沿，所述沿受控于復(fù)位沿sel hs (reset edge sel hs),所述相移時鐘對負沿觸發(fā)D-雙穩(wěn)態(tài)觸發(fā)器FFl或者正沿FF2進行置位，如圖5所示，引起所述輸出雙穩(wěn)態(tài)觸發(fā)器FF3復(fù)位所述鎖存器狀態(tài)。結(jié)果，與如圖7所示的所述輸入占空比(duty ratio)數(shù)值成比例地產(chǎn)生HS PWM的下降沿。出于保護的目的，在下一個計數(shù)器周期中，所述DPWMFSM 116用強制復(fù)位hs (forced reset hs)輸出自動地復(fù)位相同的HS SR鎖存器。在圖8中示出了 LS PWM的上升沿的產(chǎn)生。根據(jù)圖2A所述，LS PWM的上升沿被安排出現(xiàn)在所述HS DPWM的下降沿之后。所述DPWM FSM 116確定LS PWM的實際置位點作為占空比(duty ratio)數(shù)值與空載時間Is (dead time Is)數(shù)值的總和。按照類似的方式,如上所述，將這個總和的MSB與所述計數(shù)器狀態(tài)比較。然后所述總和的三個LSB用于控制所述復(fù)用器選擇輸入。最后一個剩余比特選擇所述時鐘沿的類型，所述沿對圖4所示的LS-SR鎖存器進行置位，產(chǎn)生LS PWM。當所述計數(shù)器狀態(tài)與所述總和MSB匹配時，來自DPWM FSM 116的窗口置位Is (window set Is)輸出為所述已選擇相移時鐘信號接通所述信號路徑，以便使所述LS-SR鎖存器的置位輸入通過。依賴于置位沿Is (set edge Is)，如圖6所示地對正沿D-雙穩(wěn)態(tài)觸發(fā)器FFl或者負沿D-雙穩(wěn)態(tài)觸發(fā)器FF2進行置位。因此，產(chǎn)生LS PWM的上升沿，如圖8所述。出于保護的目的，為了保證總是出現(xiàn)所述上升沿，在隨后的自動地置位FF2的開關(guān)周期中激活強制置位Is (forced set Is)輸出。注意，如果HS PWM出于某些原因仍然為高，通過門AND5禁用所述上升沿產(chǎn)生，如圖4所示，保持LS-SR鎖存器處在所述復(fù)位狀態(tài)直至HS PWM變低為止。在圖9中闡釋了 LS PWM下降沿的產(chǎn)生。所述DPWM FSM 116在這個狀態(tài)下的工作類似于上述用于所述復(fù)位HS PWM的情況?，F(xiàn)在將所述復(fù)位點計算為以下數(shù)值的差difference = 16 · counter restart state-l-dead time hs. (5)結(jié)果，在HS PWM新的上升沿之前產(chǎn)生LS PWM的下降沿。在兩個沿之間的時間間隔與用于空閑時間hs (dead time hs)輸入的已選擇數(shù)值成比例。在PWM模式下的如圖I所示的調(diào)制器100需要在調(diào)制器通道之間非常簡單的相位同步，以相同的頻率或者以某些其他頻率的倍數(shù)切換。只執(zhí)行一次所述同步。在禁用所述同步之后，由于所述DPWM計數(shù)器的周期性工作，所述調(diào)制器通道保持同步。首先，使用禁用pwm通道(disable pwm channel)輸入禁用所述調(diào)制器通道。結(jié) 果，將禁用計數(shù)器(disable counter)置位為高，引起所述DPWM計數(shù)器114以及HS PWM和LS PWM被卡在O處。當禁用pwm通道(disable pwm channel)將其狀態(tài)變?yōu)榈蜁r,在接收到開始輸入的上升沿之前所述DPWM計數(shù)器不會開始所述周期性計數(shù)過程。因此，通過發(fā)送開始(start)脈沖實現(xiàn)在若干通道之間的同步，所述脈沖具有通道之間的期望相位關(guān)系。在圖10中闡釋了所述過程。由于它通常是所述環(huán)形時鐘(ring elk)周期的倍數(shù)，可以精確地調(diào)節(jié)所述通道之間的相位關(guān)系。假如所述相位關(guān)系需要改變“不工作狀態(tài)(on the fly) ”，重新產(chǎn)生新的開始脈沖并且所述DPWM計數(shù)器用所述新的相位關(guān)系自動地重新開始。當邏輯輸入pfm pwm模式選擇(pfm pwm mode sel)變高時,所述調(diào)制器通道進入所述脈沖頻率模式。在這種該模式下，只有當被pfm比較器輸出(pfm comparator out)觸發(fā)時，才產(chǎn)生輸出HS PWM和LS PWM。結(jié)果，獲得HS PWM和LS PWM的脈沖頻率調(diào)制。在PFM模式下，所述占空比(duty ratio)輸入用于控制所述已產(chǎn)生的脈沖接通時間。所述空載時間產(chǎn)生也在這種模式下工作，如前所述。為了避免由于PFM模式能力造成的所述硬件復(fù)雜性的顯著增加，簡單的PFM FSM塊120被設(shè)計并且添加至每一個調(diào)制器通道。這個邏輯塊修改所述現(xiàn)有DPWM FSM 116的工作，使得產(chǎn)生所需的HS PWM和LS PWM。在圖11中示出了所述PFM FSM狀態(tài)圖。在圖12中示出了用于在所述脈沖頻率模式下工作的調(diào)制器通道的時序圖。當檢測到在pfm pwm模式選擇(pfm pwm mode sel)中的變化時，離開PFM FSM 120的所述“PWM模式”狀態(tài)并且進入所述“PFM已檢測”狀態(tài)。在這種狀態(tài)下，將音頻標記置位為O并且產(chǎn)生pfm開始脈沖(pfm start pulse)。所述音頻標記用作低輸出脈沖頻率的指示?；谶@個標記,允許外部電路/模塊改變所述調(diào)制器參數(shù)并且避免在所述音頻頻率范圍內(nèi)工作。在下面的狀態(tài)中，“PFM脈沖”，所述PFM FSM 120通過發(fā)送開始pfm脈沖(startpfm pulse)啟用所述DPWM計數(shù)器114。所述DPWM FSM 116識別所述計數(shù)器動作并且如前所述產(chǎn)生HS PWM和LS PWM。一旦所述計數(shù)器達到其最大值，所述PFM FSM 120進入所述“PFM空載區(qū)”狀態(tài)。因此，所述PFM FSM 120禁用所述DPWM計數(shù)器114并且開始內(nèi)部空載時間計數(shù)器(deadcounter)。此時，關(guān)斷HS PWM和LS PWM兩者。假如pfm比較器輸出(pfm comparator out)立即觸發(fā)所述PFM FSM 120,則在pfm空載區(qū)(pfm dead zone)時間間隔結(jié)束之前不產(chǎn)生新的PFM脈沖。這樣，保證已產(chǎn)生的脈沖頻率比在所述PWM模式下的開關(guān)頻率低。這個特征可用于防止所述開關(guān)轉(zhuǎn)換器在特定的負載條件下以較低的效率工作。基于所述空載時間計數(shù)器狀態(tài)檢測這個事件。最后，當完成所述空載區(qū)產(chǎn) 生時，所述PFM FSM 120等待pfm比較器輸出(pfmcomparator out)的下一個上升沿以便產(chǎn)生新的PFM脈沖。這個狀態(tài)被稱作“PFM關(guān)斷時間”。用所述內(nèi)部音頻計數(shù)器監(jiān)測所述關(guān)斷時間的持續(xù)時間。用由劃分環(huán)形時鐘(ring elk)獲得的低頻時鐘信號對這個計數(shù)器進行計時。如果所述關(guān)斷時間太大，則將所述音頻標記置位為高，如圖12所示。出于闡釋和描述的目的，已經(jīng)提供了本發(fā)明優(yōu)選實施例的前面的描述。它不旨在窮舉或者將本發(fā)明限制在所公開的精確形式。選擇并且描述了許多實施例，以便最好地解釋本發(fā)明的原理及其實際應(yīng)用，從而使本領(lǐng)域普通技術(shù)人員能夠理解本發(fā)明的各種實施例和適合于特定使用預(yù)期的各種修改。其目的是，本發(fā)明的范圍應(yīng)當由所述權(quán)利要求及其等價定義。
權(quán)利要求
1.一種電路,包括 多個通道，所述多個通道的每一個均可選擇用于產(chǎn)生脈沖寬度調(diào)制信號或者脈沖頻率調(diào)制信號，所述脈沖寬度調(diào)制信號或者脈沖頻率調(diào)制信號的產(chǎn)生是使用在每一個通道中的共享邏輯產(chǎn)生的。
2.根據(jù)權(quán)利要求I所述的電路，其中所述共享邏輯包括計數(shù)器。
3.根據(jù)權(quán)利要求I所述的電路，其中單個環(huán)形振蕩器用于為所述多個通道中的計數(shù)器產(chǎn)生環(huán)形時鐘。
4.根據(jù)權(quán)利要求I所述的電路，其中所述多個通道檢查以便保證任何脈沖頻率調(diào)制PFM信號不具有太低或者太高的頻率。
5.根據(jù)權(quán)利要求4所述的電路，其中如果所述PFM信號的頻率太低或者太高，則調(diào)節(jié)所述PFM信號的頻率和寬度。
6.—種電路,包括 多個通道，用于選擇性地產(chǎn)生脈沖寬度調(diào)制PWM信號或者脈沖頻率調(diào)制PFM信號；以及所述多個通道共享的單個環(huán)形振蕩器，所述環(huán)形振蕩器用于同步所述多個通道，所述單個環(huán)形振蕩器具有分接頭，所述分接頭用于為由所述多個通道產(chǎn)生的所述PWM信號提供最低有效位LSB分辨率。
7.根據(jù)權(quán)利要求6所述的電路，其中所述單個環(huán)形振蕩器使用環(huán)形時鐘同步所述多個通道。
8.根據(jù)權(quán)利要求6所述的電路，其中所述環(huán)形振蕩器分接頭接入為脈沖邏輯選擇信號的復(fù)用器。
9.根據(jù)權(quán)利要求8所述的電路，其中所述脈沖邏輯可選擇用于在被選信號的上升沿或者下降沿上被觸發(fā)。
10.根據(jù)權(quán)利要求6所述的電路，其中所述多個通道產(chǎn)生高邊和低邊PWM(或者PFM)信號。
11.根據(jù)權(quán)利要求10所述的電路，其中所述多個通道產(chǎn)生高邊和低邊PWM(或者PFM)信號，使得當所述高邊和所述低邊PWM(或者PFM)信號均不為高時存在空載時間，以防止高邊和低邊開關(guān)同時接通。
12.根據(jù)權(quán)利要求11所述的電路，其中在所述高邊PWM(或者PFM)信號的上升沿和下降沿處的空載時間是可獨立選擇的。
13.根據(jù)權(quán)利要求6所述的電路，其中所述通道的每一個均具有共享邏輯，所述共享邏輯用于脈沖寬度調(diào)制信號產(chǎn)生和脈沖頻率調(diào)制信號產(chǎn)生。
14.根據(jù)權(quán)利要求6所述的電路，其中所述多個通道檢查以便保證任何脈沖頻率調(diào)制PFM信號不具有太低或者太高的頻率。
15.根據(jù)權(quán)利要求6所述的電路，其中所述多個通道中每一個的頻率都是可獨立選擇的。
16.—種電路,包括 多個通道，每一個通道均可選擇用于產(chǎn)生高邊和低邊脈沖寬度調(diào)制PWM信號或者高邊和低邊脈沖頻率調(diào)制信號，當所述高邊和所述低邊PWM(或者PFM)信號均不為高時，用空載時間來產(chǎn)生所述高邊和低邊PWM信號以及高邊和低邊PFM信號，以防止低邊和高邊開關(guān)同時接通。
17.根據(jù)權(quán)利要求16所述的電路，其中在所述高邊PWM(或者PFM)信號的上升沿和下降沿處的空載時間是可獨立選擇的。
18.根據(jù)權(quán)利要求16所述的電路，還包括所述多個通道共享的單個環(huán)形振蕩器，所述環(huán)形振蕩器用于同步所述多個通道，所述單個環(huán)形振蕩器具有分接頭，所述分接頭用于為由所述多個通道產(chǎn)生的所述PWM信號提供最低有效位LSB分辨率。
19.根據(jù)權(quán)利要求18所述的電路，其中所述單個環(huán)形振蕩器使用環(huán)形時鐘同步所述多個通道。
20.根據(jù)權(quán)利要求19所述的電路，其中所述環(huán)形振蕩器分接頭接入為脈沖邏輯選擇信號的復(fù)用器。
21.根據(jù)權(quán)利要求20所述的電路，其中所述脈沖邏輯可選擇用于在所述被選信號的上升沿或者下降沿上被觸發(fā)。
全文摘要
多通道數(shù)字脈沖寬度調(diào)制器/數(shù)字脈沖頻率調(diào)制器使用由多個通道共享的單個環(huán)形振蕩器。所述環(huán)形振蕩器具有分接頭，所述分接頭用于所產(chǎn)生的PWM信號的最低有效位(LSB)精度。所述環(huán)形振蕩器還產(chǎn)生環(huán)形時鐘，用于同步在所述通道中的邏輯。由于在所述通道中的邏輯被所述環(huán)形時鐘同步，所述通道可以每一個均獨立地產(chǎn)生不同頻率PWM(或者PFM)信號并且仍然共享相同的環(huán)形振蕩器。
文檔編號H03K7/08GK102844985SQ201180019694
公開日2012年12月26日 申請日期2011年2月17日 優(yōu)先權(quán)日2010年2月18日
發(fā)明者茲德拉夫科·盧克奇, 艾里克·艾奧澤塞夫, 趙振宇, 陳景泉 申請人:愛薩有限公司