專利名稱：振蕩電路及其工作電流控制方法
技術領域：
本發(fā)明涉及振蕩電路及其工作電流控制方法。
背景技術：
圖9表示相關技術的振蕩電路的電路結(jié)構(gòu)圖的一個例子。圖9中，恒流電路I 一端與電源Vdd連接，另一端與P溝道MOS晶體管M1、M3的源極連接。MOS晶體管Ml的漏極與η溝道MOS晶體管M2的漏極連接，MOS晶體管M2的源極與電源Vss連接。另外，MOS晶體管M3的漏極與η溝道MOS晶體管Μ4的漏極連接，MOS晶體管Μ4的源極與電源Vss連接。MOS晶體管Μ1、Μ2的漏極與電容器Cl的一端連接，并且與比較器2的非反相輸入端子連接，電容器Cl的另一端與電源Vss連接。MOS晶體管Ml、M2的柵極與RS觸發(fā)器4(flip-flop)的Q端子連接?！ご送?，MOS晶體管M3、M4的漏極與電容器C2的一端連接，并且與比較器3的非反相輸入端子連接，電容器C2的另一端與電源Vss連接。MOS晶體管M3、M4的柵極與RS觸發(fā)器4的QB端子連接。比較器2、3的反相輸入端子與恒壓電路5的一端連接，從而被施加基準電壓Vth，恒壓電路5的另一端與電源Vss連接。比較器2將電流輸入端子與恒流電路6的一端連接從而被供給工作電流，恒流電路6的另一端與電源Vss連接。比較器2生成當電容器Cl的電壓超過了基準電壓Vth時為高電平、當為基準電壓Vth以下時為低電平的輸出信號，并將其供給到觸發(fā)器4的置位端子S (set端子)。比較器3將電流輸入端子與恒流電路7的一端連接從而被供給工作電流，恒流電路7的另一端與電源Nss連接。比較器3生成當電容器C2的電壓超過了基準電壓Vth時為高電平、當為基準電壓Vth以下時為低電平的輸出信號，并將其供給到觸發(fā)器4的復位端子R (reset端子)。觸發(fā)器4當其置位端子S被供給高電平信號時使Q端子輸出為高電平，使QB端子輸出為低電平。此外，觸發(fā)器4當其復位端子R被供給高電平信號時使Q端子輸出為低電平，使QB端子輸出為高電平。將觸發(fā)器4的Q端子輸出和QB端子輸出中的一個或兩個作為振蕩信號來進行輸出?！磩幼鳌诞斢|發(fā)器4的Q端子輸出為低電平(圖10的(E))時MOS晶體管Ml導通(0N)，M0S晶體管M2截止(0FF)，從而電容器Cl充電(圖10的(A))，同時QB端子輸出為高電平(圖10的(F))，從而MOS晶體管M3截止、MOS晶體管M4導通，從而電容器C2放電(圖10的(C))。然后，當電容器Cl的電壓超過基準電壓Vth時比較器2的輸出為高電平(圖10的(B))，觸發(fā)器4被置位Q端子輸出為高電平，QB端子輸出為低電平。此時，MOS晶體管Ml截止、MOS晶體管M2導通，從而電容器Cl放電，同時QB端子輸出為低電平，從而MOS晶體管M3導通、MOS晶體管M4截止，從而電容器C2充電。然后，當電容器C2的電壓超過基準電壓Vth時比較器3的輸出為高電平(圖10的(D))，觸發(fā)器4被復位Q端子輸出為低電平，QB端子輸出為高電平。此外，已知有使用如下元件來構(gòu)成振蕩電路的技術(例如參照專利文獻I):放大器，其根據(jù)第一、第二輸入信號的高低來生成電容器的充放電電流；兩個比較器，其將電容器的端子電壓Va分別與上限電壓Vthl、下限電壓Vth2進行比較；觸發(fā)器，其根據(jù)兩個比較器的各自輸出信號而被復位/置位；以及開關，其根據(jù)控制信號向兩個比較器中的某一個供給驅(qū)動電流。為了使圖9所示的相關技術的振蕩電路穩(wěn)定地輸出一定頻率的振蕩信號，需要從恒流電路6、7向比較器2、3供給足夠的工作電流，尤其是當振蕩頻率較大時供給到比較器
2、3的工作電流變大。因此，相關技術的振蕩電路的耗電較大。另外，當將振蕩頻率設定為較大值時，比較器2、3無法充分地應對，有可能陷入觸發(fā)器4的置位端子S和復位端子R同時為高電平的禁止狀態(tài)，從而引發(fā)運行停止?！＠墨II :日本特開2009-159344號公報

發(fā)明內(nèi)容
發(fā)明要解決的課題本發(fā)明是鑒于以上問題而提出的發(fā)明，其目的在于提供一種降低耗電的振蕩電路及其工作電流控制方法。作為本發(fā)明的一個實施例，提供一種振蕩電路，其特征在于，具有電容器；充放電部，其根據(jù)控制信號來切換所述電容器的充放電；比較器，其將所述電容器的電壓與基準電壓進行比較，并輸出比較結(jié)果信號；觸發(fā)器，其通過所述比較結(jié)果信號而被置位或者復位，所述觸發(fā)器將輸出信號作為控制信號供給到所述充放電部，并且將其作為振蕩信號來進行輸出；以及電流控制部，其根據(jù)所述電容器的電壓來控制所述比較器的工作電流。發(fā)明效果通過本發(fā)明的實施例能夠?qū)崿F(xiàn)例如降低耗電。


圖I是表示本發(fā)明的振蕩電路的第一實施方式的電路結(jié)構(gòu)圖。圖2A是表示電流電路16的一個實施方式的電路圖。圖2B是表示電流電路16的另一實施方式的電路圖。圖3是圖I的電路各部的信號波形圖。圖4是本發(fā)明的振蕩電路的第一實施方式的電路結(jié)構(gòu)圖。圖5是圖4的電路各部的信號波形圖。圖6是利用了振蕩信號的二次連續(xù)時間Λ Σ調(diào)制器的一個實施方式的電路結(jié)構(gòu)圖。圖7是D/Α轉(zhuǎn)換器34的第一實施方式的電路結(jié)構(gòu)圖。圖8是D/Α轉(zhuǎn)換器34和35的第二實施方式的電路結(jié)構(gòu)圖。圖9是相關技術的振蕩電路的電路結(jié)構(gòu)圖的一個例子。圖10是圖9的電路各部的信號波形圖。符號說明
12、13 比較器14觸發(fā)器15恒壓電路16 19電流電路20、21延遲電路C11、C12 電容器M11 M16 MOS 晶體管
具體實施例方式以下參照附圖對用于實施本發(fā)明的方式進行說明?！嵤├齀<振蕩電路的第一實施方式的電路結(jié)構(gòu)圖>圖I是表示本發(fā)明的第一實施方式的振蕩電路100的電路結(jié)構(gòu)圖。該振蕩電路被半導體集成電路化。圖I中，恒流電路11 一端連接電源Vdd，另一端連接P溝道MOS晶體管M1UM13的源極。MOS晶體管Mll的漏極與η溝道MOS晶體管Μ12的漏極連接，MOS晶體管Μ12的源極與電源Vss連接。另外，MOS晶體管Μ13的漏極與η溝道MOS晶體管Μ14的漏極連接，MOS晶體管Μ14的源極與電源Vss連接。MOS晶體管Μ11、Μ12的漏極與電容器Cll的一端連接、并且與比較器12的非反相輸入端子和電流電路16的控制端子連接。電容器Cll的另一端與電源Vss連接。MOS晶體管Mil、Μ12的柵極與RS觸發(fā)器14的Q端子連接。另外，MOS晶體管M13、M14的漏極與電容器C12的一端連接、并且與比較器13的非反相輸入端子和電流電路18的控制端子連接。電容器C12的另一端與電源Vss連接。MOS晶體管M13、M14的柵極與RS觸發(fā)器14的QB端子連接。比較器12、13將反相輸入端子與恒壓電路15的一端連接，被施加基準電壓Vth^g壓電路15的另一端與電源Vss連接。比較器12將電流輸入端子與電流電路16和17的一端連接從而被供給工作電流，電流電路16、17的另一端與電源Vss連接。電流電路16被供給電容器Cl I的電壓，該電壓在基準電壓Vth附近使比較器12中流過與電容器Cl I的電壓對應的工作電流。電流電路17使比較器12中穩(wěn)定地流過一定的工作電流。這里，電流電路17使比較器12中流過的工作電流12是比較器12能夠維持內(nèi)部狀態(tài)的程度的較小值。電流電路16處于基準電壓Vth和電流電路17 —起使比較器12中流過的最大的工作電流Il是使比較器12改變內(nèi)部狀態(tài)所需要的程度的較大值。比較器12生成當電容器Cl I的電壓超過了基準電壓Vth時為高電平、當為基準電壓Vth以下時為低電平的輸出信號，并將其供給到觸發(fā)器14的置位端子S。比較器13將電流輸入端子與電流電路18、19的一端連接從而被供給工作電流，電流電路18、19的另一端與電源Vss連接。電流電路18在控制端子被供給電容器C12的電壓，該電壓在基準電壓Vth附近使比較器13中流過與電容器C12的電壓對應的工作電流。電流電路19在控制端子使比較器13中穩(wěn)定地流過一定的工作電流。這里，電流電路19使比較器13中流過的工作電流12是比較器13能夠維持內(nèi)部狀態(tài)的程度的較小值。電流電路18處于基準電壓Vth和電流電路19 一起使比較器13中流過的最大的工作電流Il是使比較器13改變內(nèi)部狀態(tài)所需要的程度的較大值。比較器13生成當電容器C12的電壓超過了基準電壓Vth時為高電平、當為基準電壓Vth以下時為低電平的輸出信號，并將其供給到觸發(fā)器14的復位端子R。觸發(fā)器14當其置位端子S被供給高電平信號時使Q端子輸出為高電平，使QB端子輸出為低電平。此外，觸發(fā)器14當其復位端子R被供給高電平信號時使Q端子輸出為低電平，使QB端子輸出為高電平。將觸發(fā)器14的Q端子輸出和QB端子輸出中的一個或兩個作為振蕩信號來進行輸出。此外，觸發(fā)器14的Q端子經(jīng)延遲電路20與η溝道MOS晶體管Μ15的柵極連接，MOS晶體管Μ15的漏極與觸發(fā)器14的置位端子S連接，MOS晶體管Μ15的源極與電源Vss連接。因此，觸發(fā)器14的Q端子輸出為高電平后當經(jīng)過延遲電路20的延遲時間時，MOS晶體管Μ15導通，觸發(fā)器14的置位端子S被強制地變更為低電平。
同樣地，觸發(fā)器14的QB端子經(jīng)延遲電路21與η溝道MOS晶體管Μ16的柵極連接，MOS晶體管Μ16的漏極與觸發(fā)器14的復位端子R連接，MOS晶體管Μ16的源極與電源Vss連接。因此，觸發(fā)器14的QB端子輸出為高電平后當經(jīng)過延遲電路20的延遲時間時，MOS晶體管Μ16導通，觸發(fā)器14的復位端子R被強制地變更為低電平。這樣，通過設有延遲電路20、21、MOS晶體管Μ15、16，即使在將振蕩頻率設定為較大值的情況下，也能夠避免使觸發(fā)器14的置位端子S和復位端子R同時為高電平。圖2Α和圖2Β是表示電流電路16 (17)的實施方式的電路圖。圖2Α中端子21與比較器12的電流輸入端子連接。端子21與η溝道MOS晶體管Μ20、22的漏極連接，MOS晶體管Μ20的源極與η溝道MOS晶體管Μ21的漏極連接，MOS晶體管Μ21、Μ22的源極與電源Vss連接。在電路16中，MOS晶體管Μ20的柵極經(jīng)控制端子22與MOS晶體管Μ11、Μ12的漏極連接。MOS晶體管Μ21、Μ22的柵極從端子23被供給偏置電壓Vbias。MOS晶體管M20流過從控制端子22向柵極施加的電壓所對應的電流。此外，電路17的結(jié)構(gòu)與圖2A、圖2B的電路16的結(jié)構(gòu)實質(zhì)上相同。由于電路17的結(jié)構(gòu)與圖2A、圖2B所示的電路16的結(jié)構(gòu)實質(zhì)上相同，所以省略圖示，但在電路17中從控制端子22施加固定電壓。另一方面，在圖2B所示的其它實施方式中，代替將MOS晶體管M20連接在端子21與MOS晶體管M21之間，而是將MOS晶體管M20連接在MOS晶體管M21與電源Vss之間。除此以外，也可以為在圖2A、圖2B中刪除了 MOS晶體管M21的結(jié)構(gòu)。此外，在圖2A。圖2B中用η溝道MOS晶體管構(gòu)成了電流電路16、17，但同樣也可以用P溝道MOS晶體管來構(gòu)成。另外，關于電流電路18、19也是與圖2Α、圖2Β的電流電路16、17大致相同的結(jié)構(gòu)。另外，η溝道MOS晶體管Μ20的閾值電壓例如是O. 6V左右。為了使MOS晶體管Μ20進行所期望的動作，將基準電壓Vth設定為MOS晶體管Μ20的閾值電壓以上例如I. OV左右的值。此外，將該振蕩電路100中生成的振蕩信號用作連續(xù)時間Λ Σ調(diào)制器的時鐘時，要求時鐘的抖動(jitter)較低。這時將基準電壓Vth設定地較高，使SN比增高從而實現(xiàn)低抖動化。另一方面，當將振蕩電路100用于低耗電用途時，將基準電壓Vth設定得盡可能低，從而降低消耗電流?！磩幼鳌?br> 觸發(fā)器14的Q端子輸出為低電平時MOS晶體管Mll導通，MOS晶體管M12截止，由此電容器Cll充電(圖3的(A))，同時QB端子輸出為高電平，從而MOS晶體管M13截止、MOS晶體管M14導通，由此電容器C12放電(圖3的(C))。然后，當電容器Cll的電壓超過基準電壓Vth時比較器12的輸出為高電平(圖3的(B))，觸發(fā)器14被置位Q端子輸出為高電平，QB端子輸出為低電平。此時，MOS晶體管Mll截止、MOS晶體管M12導通，從而電容器Cll放電，同時QB端子輸出為低電平，從而MOS晶體管M13導通、MOS晶體管M14截止，由此電容器C12充電。然后，當電容器C12的電壓超過基準電壓Vth時比較器13的輸出為高電平(圖3的(D))，觸發(fā)器14被復位Q端子輸出為低電平，QB端子輸出為高電平。這里，圖3的(E)中示出了比較器12的工作電流。電流電路17穩(wěn)定地流過值為12的電流，電流電路16流過電容器Cll的電壓a在基準電壓Vth附近加上電流12從而成為最大值為Il的鋸齒狀電流。比較器12在用低電平/高電平來切換輸出值時需要較大的電流II，而在不進行切換時只要流過較小的電流12就能夠維持內(nèi)部狀態(tài)。 另外，現(xiàn)有的是在比較器2中穩(wěn)定地流過值為Il的電流，而在上述實施方式中能夠削減如圖3的(E)中以梨皮紋(陰影)所示部分的電流。電流的削減量根據(jù)電流12的值和流過電流Il的時間而浮動，但能夠削減至不足現(xiàn)有的二分之一。同樣地，圖3的(F)中示出了比較器13的工作電流。電流電路19穩(wěn)定地流過值為12的電流，電流電路18流過電容器C12的電壓b在基準電壓Vth附近加上電流12從而成為最大值為Il的鋸齒狀電流。比較器13在用低電平/高電平來切換輸出值時需要較大的電流II，而在不進行切換時只要流過較小的電流12就能夠維持內(nèi)部狀態(tài)。另外，現(xiàn)有的是在比較器3中穩(wěn)定地流過值為Il的電流，而在上述實施方式中能夠削減如圖3的(F)中以梨皮紋(陰影)所示部分的電流。電流的削減量根據(jù)電流12的值和流過電流Il的時間而浮動，但能夠削減至不足現(xiàn)有的二分之一。由此，比較器12、13中流過的電流總和如圖3的(G)所示，與現(xiàn)有的相比能夠大幅削減以梨皮紋(陰影)所示部分的電流。<振蕩電路的第二實施方式的電路結(jié)構(gòu)圖>圖4是表示本發(fā)明的第二實施方式的振蕩電路200的電路結(jié)構(gòu)圖。該振蕩電路被半導體集成電路化。圖4中，恒流電路51 —端連接電源Vdd，另一端連接恒流電路52的一端，恒流電路52的另一端連接電源Vss。恒流電路51、52的控制端子與RS觸發(fā)器61的Q端子連接。恒流電路51、52的連接點與電容器C51的一端連接，并且與比較器53的非反相輸入端子和電流電路56的控制端子、以及比較器54的反相輸入端子和電流電路59的控制端子連接。電容器C51的另一端與電源Vss連接。恒流電路51的結(jié)構(gòu)如下例如，在電源Vdd與電容器C51的一端之間將第一和第二 P溝道MOS晶體管縱型連接，向第一 P溝道MOS晶體管的柵極施加偏置電壓從而流過恒流，向第二 MOS晶體管的柵極施加觸發(fā)器61的Q端子輸出進行開關動作，當Q端子輸出為低電平時流過恒流。恒流電路52的結(jié)構(gòu)如下例如,在電容器C51的一端與電源Vss之間將第三和第四η溝道MOS晶體管縱型連接，向第三MOS晶體管的柵極施加觸發(fā)器61的Q端子輸出進行開關動作，向第四P溝道MOS晶體管的柵極施加偏置電壓從而流過恒流，當Q端子輸出為高電平時流過恒流。此外，恒流電路51、52也可以由反相器(inverter)和電阻構(gòu)成，其中，該反相器被供給觸發(fā)器61的Q端子輸出，該電阻一端與該反相器的輸出端子連接，該電阻另一端與電容器C51的一端連接。恒流電路51、52只要能夠進行電容器C51的充放電，則可以是任意的結(jié)構(gòu)。比較器53的反相輸入端子與恒壓電路55的一端連接被施加基準電壓Vthl，恒壓電路55的另一端與電源Vss連接。比較器54的非反相輸入端子與恒壓電路58的一端連接被施加基準電壓Vth2 (Vthl>Vth2)，恒壓電路58的另一端與電源Vss連接。比較器53將電流輸入端子與電流電路56和57的一端連接被供給工作電流，電流電路56和57的另一端與電源Vss連接。電流電路56在控制端子被供給電容器C51的電壓，該電壓在基準電壓Vth附近使比較器53中流過與電容器C51的電壓對應的工作電流。電流電路57使比較器53中穩(wěn)定地流過一定的工作電流。這里，電流電路57使比較器52 中流過的工作電流是比較器53能夠維持內(nèi)部狀態(tài)的程度的較小值。電流電路56處于基準電壓Vthl和電流電路57 —起使比較器53中流過的最大的工作電流是使比較器53改變內(nèi)部狀態(tài)所需要的程度的較大值。比較器53生成當電容器C51的電壓超過了基準電壓Vthl時為高電平、當為基準電壓Vthl以下時為低電平的輸出信號，并將其供給到觸發(fā)器61的置位端子S。比較器54將電流輸入端子與電流電路59、60的一端連接被供給工作電流，電流電路59、60的另一端與電源Vdd連接。電流電路59在控制端子被供給電容器C51的電壓，該電壓在基準電壓Vth2附近使比較器54中流過與電容器C51的電壓對應的工作電流。電流電路60使比較器54中穩(wěn)定地流過一定的工作電流。這里，電流電路60使比較器54中流過的工作電流是比較器54能夠維持內(nèi)部狀態(tài)的程度的較小值。電流電路59處于基準電壓Vth2和電流電路60 —起使比較器54中流過的最大的工作電流是使比較器54改變內(nèi)部狀態(tài)所需要的程度的較大值。比較器54生成當電容器C51的電壓不足基準電壓Vth2時為高電平、當為基準電壓Vth2以上時為低電平的輸出信號，并將其供給到觸發(fā)器61的復位端子R。觸發(fā)器61在置位端子S被供給高電平信號時使Q端子輸出為高電平，使QB端子輸出為低電平。此外，觸發(fā)器61在復位端子R被供給高電平信號時使Q端子輸出為低電平，使QB端子輸出為高電平。將觸發(fā)器61的Q端子輸出和QB端子輸出中的一個或兩個作為振蕩信號來進行輸出。電流電路56、57與圖2A、圖2B所示的結(jié)構(gòu)相同。另外，也可以為在圖2A、圖2B中刪除了 MOS晶體管M21的結(jié)構(gòu)。電流電路59、60的結(jié)構(gòu)可以是在圖2A、圖2B中將MOS晶體管Μ2(ΓΜ22代替為P溝道MOS晶體管，將端子21與比較器54的電流輸入端子連接，將P溝道MOS晶體管(對應于Μ21、Μ22)的源極與電源Vdd連接。此外，還可以是在圖2Α、圖2Β中刪除了 P溝道MOS晶體管M21的結(jié)構(gòu)?！磩幼鳌诞斢|發(fā)器61的Q端子輸出為低電平(圖5的(D ))時，恒流電路51接通、恒流電路52斷開，從而電容器C51充電(圖5的(Α))。然后，當電容器C51的電壓超過基準電壓Vthl時比較器53的輸出為高電平(圖5的(B))，觸發(fā)器61被置位Q端子輸出為高電平(圖5的(D)), QB端子輸出為低電平(圖5的(E))。此時，恒流電路51斷開、恒流電路52接通，電容器C51放電。然后，當電容器C51的電壓不足基準電壓Vth2時，比較器54的輸出為高電平(圖5的(C))，觸發(fā)器61被復位Q端子的輸出為低電平，QB端子輸出為高電平。這里，圖5的(F)中示出了比較器53的工作電流。電流電路57穩(wěn)定地流過值為12的電流，電流電路56流過電容器C51的電壓a在基準電壓Vthl附近加上電流12從而成為最大值為Il的鋸齒狀電流。比較器53在用低電平/高電平來切換輸出值時需要較大的電流II，而在不進行切換時只要流過較小的電流12就能夠維持內(nèi)部狀態(tài)。另外，現(xiàn)有的是在比較器2中穩(wěn)定地流過值為Il的電流，而在上述實施方式中能夠削減如圖5的(F)中以梨皮紋(陰影)所示部分的電流。電流的削減量根據(jù)電流12的值和流過電流Il的時間而浮動，但能夠削減至不足現(xiàn)有的二分之一。
同樣地，圖5的(G)中示出了比較器54的工作電流。電流電路60穩(wěn)定地流過值為12的電流，電流電路59流過電容器C51的電壓a在基準電壓Vth2附近加上電流12從而成為最大值為Il的鋸齒狀電流。比較器54在用低電平/高電平來切換輸出值時需要較大的電流II，而在不進行切換時只要流過較小的電流12就能夠維持內(nèi)部狀態(tài)。由此，比較器53、54中流過的電流總和如圖5的(H)所示，與現(xiàn)有的相比能夠大幅削減以梨皮紋(陰影)所示部分的電流。<Δ Σ調(diào)制器的電路結(jié)構(gòu)圖>圖6表示利用了本發(fā)明的振蕩電路100、200輸出的振蕩信號的二次連續(xù)時間Λ Σ調(diào)制器500的一個實施方式的電路結(jié)構(gòu)圖。圖6中，向端子30供給模擬電壓Vin，并將其供給到由電阻R31、運算放大器31、反饋電容器C31構(gòu)成的一次積分電路，并且，運算放大器31的輸出被供給到由電阻R32、運算放大器32、反饋電容器C32構(gòu)成的二次積分電路。此外，向運算放大器31、32的非反相輸入端子供給基準電壓Vref。運算放大器32的輸出通過在比較器33處與基準電壓Vref進行比較而被量化，被供給到D型觸發(fā)器34的D端子。觸發(fā)器34的時鐘端子被供給圖I或圖4的振蕩電路100、200所生成的振蕩信號作為時鐘。觸發(fā)器34使比較器33的輸出延遲一個時鐘后從Q端子輸出，此外，還從QB端子輸出將Q端子輸出反相而得的信號。觸發(fā)器34的Q端子輸出被供給到構(gòu)成I位D/Α轉(zhuǎn)換器34的恒流電路36的控制端子以及構(gòu)成I位D/Α轉(zhuǎn)換器35的恒流電路39的控制端子。觸發(fā)器34的QB輸出端子被供給到構(gòu)成I位D/Α轉(zhuǎn)換器34的恒流電路37的控制端子以及構(gòu)成I位D/Α轉(zhuǎn)換器35的恒流電路38的控制端子。D/Α轉(zhuǎn)換器34構(gòu)成為將把一端與電源Vdd連接的恒流電路36的另一端與把一端與電源Vss連接的恒流電路37的另一端連接。恒流電路36、37在控制端子被供給高電平時接通從而流過電流。恒流電路36、37的另一端與運算放大器31的反相輸入端子連接，進行通過了電阻R31的輸入電壓與D/Α轉(zhuǎn)換器34的輸出電壓之間的加減運算，用一次積分電路對加減運算后的電壓進行積分。D/Α轉(zhuǎn)換器35構(gòu)成為將把一端與電源Vdd連接的恒流電路38的另一端與把一端與電源Vss連接的恒流電路39的另一端連接。恒流電路38、39在控制端子被供給高電平時接通從而流過電流。恒流電路38、39的另一端與運算放大器32的反相輸入端子連接，進行通過了電阻R32的輸入電壓與D/Α轉(zhuǎn)換器35的輸出電壓之間的加減運算，用二次積分電路對加減運算后的電壓進行積分。該△ Σ調(diào)制器500進行模擬電壓Vin的脈沖密度調(diào)制(PDM)，從觸發(fā)器34的Q端子輸出進行了 I位數(shù)字調(diào)制而得的信號?！碊/Α轉(zhuǎn)換器的第一實施方式>圖7表不D/Α轉(zhuǎn)換器34 (35)的第一實施方式的電路結(jié)構(gòu)圖。第一實施方式的D/Α轉(zhuǎn)換器35的結(jié)構(gòu)與圖7所示的D/Α轉(zhuǎn)換器34的結(jié)構(gòu)實質(zhì)上相同，因此省略圖示。圖7中在電源Vdd與電源Vss之間縱型連接有P溝道MOS晶體管M41、開關41、開關42、η溝道MOS晶體管Μ42。向MOS晶體管Μ41的柵極施加偏置電壓Vbias_p從而流過恒流，向MOS晶體管M42的柵極施加偏置電壓Vbias_n從而流過恒流。通過端子43向開關41的控制端子供給觸發(fā)器34的Q端子輸出，當端子43為高
電平時開關41接通。通過端子44向開關42的控制端子供給觸發(fā)器34的QB端子輸出，當端子44為高電平時開關42接通。開關41、42的連接點從端子45連接到運算放大器31的反相輸入端子。上述的開關41、42例如由MOS晶體管構(gòu)成。此時，當切換開關41、42時通過MOS晶體管的柵極-源極間的寄生電容或柵極-漏極間的寄生電容在端子45的輸出電流中產(chǎn)生噪聲，并且在偏置電壓Vbias_p、Vbias_n中也產(chǎn)生噪聲。此外，由于端子45的輸出電流也被用于對上述寄生電容進行充放電導致輸出電流發(fā)生變動，所以從觸發(fā)器34的Q端子輸出的進行了I位數(shù)字調(diào)制而得的信號精度降低?！碊/Α轉(zhuǎn)換器的第二實施方式>圖8表示D/Α轉(zhuǎn)換器34 (35)的第二實施方式的電路結(jié)構(gòu)圖。第二實施方式的D/A轉(zhuǎn)換器35的結(jié)構(gòu)與圖8所示的D/Α轉(zhuǎn)換器34的結(jié)構(gòu)實質(zhì)上相同，因此省略圖示。圖7中在電源Vdd與電源Vss之間縱型連接有P溝道MOS晶體管M41、開關41、開關42、η溝道MOS晶體管Μ42。此外，在MOS晶體管Μ41與MOS晶體管Μ42之間，與開關41、42并聯(lián)地連接有開關46、47。向MOS晶體管Μ41的柵極施加偏置電壓Vbias_p從而流過恒流，向MOS晶體管M42的柵極施加偏置電壓Vbias_n從而流過恒流。通過端子43向開關41、47的控制端子供給觸發(fā)器34的Q端子輸出，當端子43為高電平時開關41、47接通。開關41、42的連接點從端子45連接到運算放大器31的反相輸入端子。通過端子44向開關42、46的控制端子供給觸發(fā)器34的QB端子輸出，當端子44為高電平時開關42、46接通。開關46、47的連接點從端子48連接到運算放大器32的反相輸入端子。這里，當端子43為高電平時開關41、47接通，端子44為低電平，所以開關42、46斷開。因此，將從MOS晶體管M41的漏極流出的電流通過開關41從端子45輸出，電流從端子48通過開關47流入MOS晶體管M42的漏極。接下來，當端子43為低電平時開關41、47斷開，端子44為高電平，所以開關42、46接通。因此，將從MOS晶體管M41的漏極流出的電流通過開關46從端子48輸出，電流從端子45通過開關42流入MOS晶體管M42的漏極。也就是，MOS晶體管M41進行恒流電路36、38的動作，MOS晶體管M42進行恒流電路37、39的動作。此外，由于開關41、46中某一個為接通，所以MOS晶體管M41的漏極電位為固定，同樣地由于開關42、47中某一個為接通，所以MOS晶體管M42的漏極電位為固定。因此，通過開關41、42、46、47的切換，能夠降低通過構(gòu)成開關41、42、46、47的MOS晶體管的柵極-源極間的寄生電容或柵極-漏極間的寄生電容而在端子45、48的輸出電流中產(chǎn)生噪聲。另外，當從端子43引入的噪聲通過構(gòu)成開關41的MOS晶體管的柵極-源極間的寄生電容到達MOS晶體管M41的漏極時，該噪聲通過構(gòu)成開關46的MOS晶體管的柵極-源極間的寄生電容而從端子44離開，因此能夠降低上述噪聲的影響。同樣地，當從端子44引入的噪聲通過構(gòu)成開關42的MOS晶體管的柵極-源極間的寄生電容到達MOS晶體管M42的漏極時，該噪聲通過構(gòu)成開關47的MOS晶體管的柵極-源極間的寄生電容而從端子43離開，因此能夠降低上述噪聲的影響。此外，在上述實施例中例如MOS晶體管Mlf M14或者恒流電路51、52作為充放電部發(fā)揮作用，電流電路16 19或者56、57作為電流控制部發(fā)揮作用。以上，通過實施例對本發(fā)明進行了說明，但本發(fā)明并不局限于上述實施例，在本發(fā)明范圍內(nèi)能夠進行各種變形和改良是毋庸置言的。
本國際申請主張基于2010年6月17日申請的日本專利申請第2010-138231號的優(yōu)先權，在本國際申請中援引了 2010-138231號的全部內(nèi)容。
權利要求
1.一種振蕩電路，其特征在于，具有 電容器； 充放電部，其根據(jù)控制信號來切換所述電容器的充放電； 比較器，其將所述電容器的電壓與基準電壓進行比較，并輸出比較結(jié)果信號； 觸發(fā)器，其通過所述比較結(jié)果信號而被置位或者復位，所述觸發(fā)器將輸出信號作為控制信號供給到所述充放電部，并且將其作為振蕩信號來進行輸出；以及電流控制部，其根據(jù)所述電容器的電壓來控制所述比較器的工作電流。
2.根據(jù)權利要求I所述的振蕩電路，其特征在于， 所述電流控制部具有 第一電流控制部，其使所述比較器中流過與所述電容器的電壓對應的電流，其中，所述電容器的電壓處于所述比較器的基準電壓附近；以及 第二電流控制部，其使所述比較器中穩(wěn)定地流過一定的工作電流。
3.根據(jù)權利要求I所述的振蕩電路，其特征在于， 所述振蕩電路具有電平變更部，其根據(jù)使所述觸發(fā)器的輸出信號延遲后的信號，將所述比較器的比較結(jié)果信號變更為預定電平。
4.一種振蕩電路的工作電流控制方法，該振蕩電路至少具有電容器、充放電部、比較器以及觸發(fā)器，該工作電流控制方法的特征在于， 由所述充放電部根據(jù)控制信號來切換所述電容器的充放電， 由所述比較器將所述電容器的電壓與基準電壓進行比較，并輸出比較結(jié)果信號， 通過所述比較結(jié)果信號將所述觸發(fā)器置位或者復位，將所述觸發(fā)器的輸出信號作為控制信號供給到所述充放電部，并且將其作為振蕩信號來進行輸出， 根據(jù)所述電容器的電壓來控制所述比較器的工作電流。
5.根據(jù)權利要求4所述的工作電流控制方法，其特征在于， 根據(jù)使所述觸發(fā)器的輸出信號延遲后的信號，將所述比較器的比較結(jié)果信號變更為預定電平。
全文摘要
一種振蕩電路，其具有電容器；充放電部，其根據(jù)控制信號來切換所述電容器的充放電；比較器，其將所述電容器的電壓與基準電壓進行比較，并輸出比較結(jié)果信號；觸發(fā)器，其通過所述比較結(jié)果信號而被置位或者復位，所述觸發(fā)器將輸出信號作為控制信號供給到所述充放電部，并且將其作為振蕩信號來進行輸出；以及電流控制部，其根據(jù)所述電容器的電壓來控制所述比較器的工作電流。
文檔編號H03K4/501GK102948074SQ20118002956
公開日2013年2月27日 申請日期2011年5月10日 優(yōu)先權日2010年6月17日
發(fā)明者井上文裕 申請人:三美電機株式會社