專利名稱：基準(zhǔn)頻率生成電路、半導(dǎo)體集成電路及電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種生成基準(zhǔn)時鐘的基準(zhǔn)頻率生成電路，進一步具體而言涉及的是一種基準(zhǔn)時鐘的頻率修正技術(shù)。
背景技術(shù)：
迄今為止，像PLL (鎖相環(huán)路)、DLL (延遲鎖相環(huán)路)那樣的時鐘生成電路根據(jù)基準(zhǔn)頻率生成具有所需頻率的時鐘。作為這種生成基準(zhǔn)頻率的電路示例，能夠列舉出專利文獻I中所記載的基準(zhǔn)頻率生成電路。在專利文獻I的基準(zhǔn)頻率生成電路中實施反饋控制，使得由振蕩電路生成的兩個振蕩信號的振幅恒定。由此，能夠抑制因振蕩控制電路的延遲時間變動弓I起的基準(zhǔn)時鐘的頻率變動。 專利文獻I :國際公開第2010/016167號小冊子

發(fā)明內(nèi)容
-發(fā)明所要解決的技術(shù)問題-不過，若振蕩電路的時間常數(shù)變化，基準(zhǔn)時鐘的頻率就會產(chǎn)生變動。例如，當(dāng)用多晶娃電阻作為振蕩電路的構(gòu)成兀件時，多晶娃電阻的電阻值有時會由于外加應(yīng)力或高溫而產(chǎn)生變動，其結(jié)果是振蕩電路的時間常數(shù)產(chǎn)生變動。具體而言，當(dāng)應(yīng)力外加在多晶硅電阻上時，由于多晶硅結(jié)構(gòu)產(chǎn)生變形，因而多晶硅電阻的電阻值產(chǎn)生變動。還有，當(dāng)高溫(約200°C以上)加在多晶硅電阻上時，由于氫離子與多晶硅電阻的懸掛鍵缺陷(danglingbonddefect)結(jié)合，因而多晶硅電阻的電阻值產(chǎn)生變動。為此，由于在半導(dǎo)體芯片制造工藝中外加應(yīng)力及高溫(例如，在封裝工序中外加應(yīng)力以及在封裝表面的印刷工序或回流焊工序(reflowing step)中外加高溫)，因而會使基準(zhǔn)時鐘的頻率產(chǎn)生變動。因此，本發(fā)明的目的在于提供一種能夠?qū)鶞?zhǔn)時鐘的頻率變動進行修正的基準(zhǔn)頻率生成電路。-用以解決技術(shù)問題的技術(shù)方案-根據(jù)本發(fā)明的一個方面，基準(zhǔn)頻率生成電路是生成基準(zhǔn)時鐘的電路，其包括振蕩電路、振蕩控制電路、參考控制電路和基準(zhǔn)電壓控制電路，該振蕩電路對所述基準(zhǔn)時鐘的信號電平的躍遷進行響應(yīng)，交替地進行增加第一振蕩信號的信號電平并且減少第二振蕩信號的信號電平的動作和增加所述第二振蕩信號的信號電平并且減少所述第一振蕩信號的信號電平的動作，該振蕩控制電路當(dāng)檢測到所述第一振蕩信號的信號電平達到比較電壓時，使所述基準(zhǔn)時鐘的信號電平躍遷至第一邏輯電平，當(dāng)檢測到所述第二振蕩信號的信號電平達到所述比較電壓時，使所述基準(zhǔn)時鐘的信號電平躍遷至第二邏輯電平，該參考控制電路增減所述比較電壓，使得與所述第一振蕩信號及所述第二振蕩信號各自的振幅成正比的中間信號的信號電平和基準(zhǔn)電壓之差減小，該基準(zhǔn)電壓控制電路根據(jù)具有預(yù)先已設(shè)定好的參考頻率的參考時鐘和所述基準(zhǔn)時鐘之間的頻率差增減所述基準(zhǔn)電壓。在所述基準(zhǔn)頻率生成電路中，根據(jù)參考時鐘與基準(zhǔn)時鐘之間的頻率差來增減基準(zhǔn)電壓，從而能夠以參考時鐘的頻率為基準(zhǔn)對基準(zhǔn)時鐘的頻率變動進行修正。此外，所述基準(zhǔn)電壓控制電路也可以構(gòu)成為能夠在根據(jù)所述參考時鐘與所述基準(zhǔn)時鐘之間的頻率差增減所述基準(zhǔn)電壓的頻率修正模式和不論所述參考時鐘與所述基準(zhǔn)時鐘之間的頻率差為多少都保持所述基準(zhǔn)電壓的頻率保持模式之間進行切換。通過具有上述結(jié)構(gòu)，從而與基準(zhǔn)電壓控制電路總執(zhí)行頻率修正動作的情況相比，能夠降低基準(zhǔn)頻率生成電路的功耗。-發(fā)明的效果-如上所述，能夠?qū)鶞?zhǔn)時鐘的頻率變動進行修正。


圖I是表示基準(zhǔn)頻率生成電路的結(jié)構(gòu)示例的圖。圖2是用以說明圖I所示的基準(zhǔn)頻率生成電路的振蕩動作的圖。圖3是用以說明圖I所示的基準(zhǔn)頻率生成電路的反饋控制的圖。圖4是表示基準(zhǔn)電壓控制電路的結(jié)構(gòu)示例I的圖。圖5是表示數(shù)模轉(zhuǎn)換器的結(jié)構(gòu)示例的圖。圖6是表示基準(zhǔn)電壓控制電路的結(jié)構(gòu)示例2的圖。圖7是表示基準(zhǔn)電壓控制電路的結(jié)構(gòu)示例3的圖。圖8是表示基準(zhǔn)電壓控制電路的結(jié)構(gòu)示例4的圖。圖9是用以說明無線接收電路的圖。圖10是用以說明振蕩電路的變形例的圖。圖11是用以說明圖10所示的基準(zhǔn)頻率生成電路的工作情況的圖。圖12是用以說明參考控制電路的變形例I的圖。圖13是用以說明參考控制電路的變形例2的圖。圖14是用以說明圖13所示的基準(zhǔn)頻率生成電路的工作情況的圖。圖15是用以說明參考控制電路的變形例3的圖。圖16是用以說明阻容濾波器的變形例的圖。圖17㈧是沒有應(yīng)用斬波技術(shù)時的比較電壓的波形圖。圖17⑶是應(yīng)用了斬波技術(shù)時的比較電壓的波形圖。圖18是用以說明斬波技術(shù)所帶來的效果的圖。圖19是表示包括基準(zhǔn)頻率生成電路的半導(dǎo)體集成電路的結(jié)構(gòu)示例的圖。圖20是表示包括半導(dǎo)體集成電路的電子設(shè)備的結(jié)構(gòu)示例的圖。圖21是用以說明基準(zhǔn)頻率生成電路的變形例的圖。-符號說明-I-基準(zhǔn)頻率生成電路；11、21-振蕩電路；12_振蕩控制電路；13、23、33、43_基準(zhǔn)電壓控制電路；14、34_參考控制電路；15_無線接收電路；10_振蕩器；20_無線發(fā)送電路；111-頻率比較器；112_數(shù)字控制器；113_數(shù)模轉(zhuǎn)換器；114、115_計數(shù)器；116_差分算出部；117-電阻分壓部；118_選擇器；121_相位頻率比較器；122_數(shù)字控制器；123_Λ Σ調(diào)制器；124-數(shù)模轉(zhuǎn)換器；125_低通濾波器；131_相位頻率比較器；132_電荷泵；133_低通濾波器；140-分頻器；141_相位頻率比較器；142_低通濾波器；7_半導(dǎo)體集成電路。
具體實施例方式下面，參照附圖對實施方式進行詳細(xì)的說明。此外，對圖中相同或者相當(dāng)?shù)牟糠謽?biāo)注同一符號，并不重復(fù)加以說明。(基準(zhǔn)頻率生成電路)圖I表示的是基準(zhǔn)頻率生成電路I的結(jié)構(gòu)示例。該電路I生成基準(zhǔn)時鐘CKa、CKb，其包括振蕩電路11、振蕩控制電路12、基準(zhǔn)電壓控制電路13和參考控制電路14?；鶞?zhǔn)時鐘CKa、CKb分別具有與振蕩電路11的時間常數(shù)相對應(yīng)的頻率，各自的信號電平以彼此互補的方式變動。[振蕩電路及振蕩控制電路]振蕩電路11對基準(zhǔn)時鐘CKa、CKb的信號電平的躍遷進行響應(yīng)，互補地增減振蕩信 號OSCa、OSCb的信號電平。振蕩電路11包括用以分別生成振蕩信號OSCa、OSCb的電容Ca、Cb，用以提供恒流的恒流源CSlOla、CSlOlb和用以切換電容Ca、Cb的連接狀態(tài)的開關(guān)Sffla, Sff2a, Sfflb, SW2b (連接切換部)。振蕩控制電路12檢測到振蕩信號OSCa的信號電平(或者振蕩信號OSCb的信號電平)高于比較電壓VR時就使基準(zhǔn)時鐘CKa、CKb的信號電平躍遷。振蕩控制電路12包括對比較電壓VR和振蕩信號OSCa的信號電平進行比較的比較器CMPa，對比較電壓VR和振蕩信號OSCb的信號電平進行比較的比較器CMPb，和接收比較器CMPa、CMPb的輸出信號OUTa、OUTb后輸出基準(zhǔn)時鐘CKa、CKb的RS鎖存電路102。[振蕩動作]在此，參照圖2對圖I所示的振蕩電路11和振蕩控制電路12進行的振蕩動作加以說明。當(dāng)振蕩信號OSCa的信號電平高于比較電壓VR時，比較器CMPa就使輸出信號OUTa從高電平躍遷至低電平。RS鎖存電路102對輸出信號OUTa的躍遷進行響應(yīng)，使基準(zhǔn)時鐘CKa躍遷至高電平并使基準(zhǔn)時鐘CKb躍遷至低電平。在振蕩電路11中，對基準(zhǔn)時鐘CKa、CKb的躍遷進行響應(yīng)，開關(guān)SWla、SW2b成為斷開狀態(tài)并且開關(guān)SWlb、SW2a成為閉合狀態(tài)，電容Ca得以放電，電容Cb得以充電。這樣一來，振蕩電路11使振蕩信號OSCa的信號電平減少，并以IC時間常數(shù)(由恒流源CSlOlb的電流值和電容Cb的電容值決定的時間常數(shù))使振蕩信號OSCb的信號電平增加。另一方面，當(dāng)振蕩信號OSCb的信號電平高于比較電壓VR時，比較器CMPb就使輸出信號OUTb從高電平躍遷至低電平，RS鎖存電路102使基準(zhǔn)時鐘CKa躍遷至低電平，并使基準(zhǔn)時鐘CKb躍遷至高電平。在振蕩電路11中，對基準(zhǔn)時鐘CKa、CKb的躍遷進行響應(yīng)，開關(guān)SWla、SW2b成為閉合狀態(tài)并且開關(guān)SWlb、SW2a成為斷開狀態(tài)，電容Ca得以充電，電容Cb得以放電。這樣一來，振蕩電路11以IC時間常數(shù)(由恒流源CSlOla的電流值和電容Ca的電容值決定的時間常數(shù))使振蕩信號OSCa的信號電平增加，并且使振蕩信號OSCb的信號電平減少。[參考控制電路]參考控制電路14對比較電壓VR進行增減，使得與振蕩信號OSCa、OSCb各自的振幅成正比的中間信號Sp的信號電平(在此為振蕩信號OSCa、OSCb的各時間常數(shù)波形的累積平均電壓)與基準(zhǔn)電壓Vref之差減小。參考控制電路14包括開關(guān)104a、104b (開關(guān)電路)和阻容濾波器105。當(dāng)基準(zhǔn)時鐘CKb的信號電平為高 電平時，開關(guān)104a成為閉合狀態(tài)，使振蕩信號OSCa通過。另一方面，因為基準(zhǔn)時鐘CKa的信號電平為低電平，所以開關(guān)104b成為斷開狀態(tài)，截斷振蕩信號OSCb。還有，當(dāng)基準(zhǔn)時鐘CKb的信號電平為低電平時，開關(guān)104a成為斷開狀態(tài)，截斷振蕩信號OSCa。另一方面，因為基準(zhǔn)時鐘CKa的信號電平為高電平，所以開關(guān)104b成為閉合狀態(tài)，使振蕩信號OSCb通過。這樣一來，對基準(zhǔn)時鐘CKa、CKb的信號電平的躍遷進行響應(yīng)，交替地使振蕩信號0SCa、0SCb通過，由此基準(zhǔn)時鐘CKa、CKb各自的時間常數(shù)波形分量(以振蕩電路11的時間常數(shù)增加的波形分量)被提供給阻容濾波器105。阻容濾波器105具有從已通過開關(guān)104a、104b的振蕩信號OSCa、OSCb中提取與該振蕩信號的振幅成正比的中間信號Sp的功能(信號提取功能)，以及輸出與中間信號Sp的信號電平和基準(zhǔn)電壓Vref之差相對應(yīng)的比較電壓VR的功能(差分輸出功能)。例如，阻容濾波器105包括電阻R105、電容C105和差動放大電路A105。也就是說，阻容濾波器105由具有信號提取功能和差分輸出功能的積分電路構(gòu)成。[反饋控制]接下來，參照圖3對由圖I所示的參考控制電路14進行的反饋控制加以說明。當(dāng)振蕩控制電路12的響應(yīng)時間At(從振蕩信號OSCa、OSCb的信號電平達到比較電壓VR起，直到基準(zhǔn)時鐘CKa、CKb的信號電平躍遷為止的延遲時間)變短時，基準(zhǔn)時鐘CKa、CKb的周期就會變短。還有，因為振蕩信號OSCa、OSCb的信號電平的增加期間(也就是，電容Ca、Cb的充電期間)也變短，所以振蕩信號OSCa、OSCb的最大振幅減小。其結(jié)果是，因為中間信號Sp的信號電平變得比基準(zhǔn)電壓Vref低，所以參考控制電路14使比較電壓VR增加。由此，過渡時間Tic (從基準(zhǔn)時鐘CKa、CKb的信號電平躍遷起，直到振蕩信號OSCa,OSCb的信號電平達到比較電壓VR為止的時間)就會變長，從而基準(zhǔn)時鐘CKa、CKb的周期變長。還有，振蕩信號0SCa、0SCb的信號電平的增加期間也變長，振蕩信號0SCa、0SCb的最大振幅增大，中間信號Sp的信號電平與基準(zhǔn)電壓Vref之差減小。相反地，當(dāng)振蕩控制電路12的響應(yīng)時間Λ t變長時，基準(zhǔn)時鐘CKa、CKb的周期就會變長。還有，振蕩信號OSCa、OSCb的信號電平的增加期間也變長，其結(jié)果是，因為中間信號Sp的信號電平變得比基準(zhǔn)電壓Vref高，所以參考控制電路14使比較電壓VR減小。由此，過渡時間Tic就會變短，從而基準(zhǔn)時鐘CKa、CKb的周期變短。如上所述，通過實施反饋控制，使得振蕩信號OSCa、OSCb各自的振幅為恒定，從而能夠抑制因延遲時間變動引起的基準(zhǔn)時鐘CKa、CKb的頻率變動。由此，能夠抑制功耗(特別是比較器CMPa、CMPb的功耗)增加，同時能夠?qū)崿F(xiàn)基準(zhǔn)時鐘CKa、CKb的頻率的高速化。再有，因為比反饋控制的環(huán)形頻帶低的頻帶的噪聲分量衰減，所以能夠降低基準(zhǔn)頻率生成電路內(nèi)的低頻噪聲(例如，比較電壓VR的低頻噪聲、比較器CMPa、CMPb的輸出噪聲等)。由此，能夠提高基準(zhǔn)頻率生成電路的諧振特性(Q值)，并能夠減少基準(zhǔn)時鐘CKa、CKb的頻率偏差。[基準(zhǔn)電壓控制電路]基準(zhǔn)電壓控制電路13具有頻率修正模式和頻率保持模式?；鶞?zhǔn)電壓控制電路13的工作模式由來自外部的控制信號CTRL進行切換。將由振蕩器10(例如晶體振蕩器)生成的參考時鐘CKref (具有預(yù)先已設(shè)定好的頻率的時鐘)和由振蕩控制電路12生成的基準(zhǔn)時鐘CKa、CKb中的任一時鐘(在此為基準(zhǔn)時鐘CKa)提供給基準(zhǔn)電壓控制電路13。此外，基準(zhǔn)電壓控制電路13也可以經(jīng)分頻電路(未圖示)接收基準(zhǔn)時鐘CKa。當(dāng)設(shè)定為頻率修正模式時，基準(zhǔn)電壓控制電路13根據(jù)參考時鐘CKref與基準(zhǔn)時鐘CKa之間的頻率差增減基準(zhǔn)電壓Vref。例如，當(dāng)基準(zhǔn)時鐘CKa的頻率比參考時鐘CKref的頻率高時，基準(zhǔn)電壓控制電路13就根據(jù)參考時鐘CKref與基準(zhǔn)時鐘CKa之間的頻率差增加基準(zhǔn)電壓Vref。由此，在參考控制電路14中比較電壓VR增加，在振蕩控制電路12中基準(zhǔn)時鐘CKa的頻率降低。這樣一來，基準(zhǔn)電壓Vref受到控制，使得基準(zhǔn)時鐘CKa的頻率接近參考時鐘CKref的頻率。當(dāng)被設(shè)定為頻率保持模式時，基準(zhǔn)電壓控制電路13不論參考時鐘CKref與基準(zhǔn)時鐘CKa之間的頻率差為多少都保持基準(zhǔn)電壓Vref。也就是說，基準(zhǔn)電壓控制電路13不執(zhí)行上述頻率修正動作。如上所述，根據(jù)參考時鐘CKref與基準(zhǔn)時鐘CKa之間的頻率差增減基準(zhǔn)電壓Vref，從而能夠以參考時鐘CKref的頻率為基準(zhǔn)對基準(zhǔn)時鐘CKa、CKb的頻率變動進行修正。
還有，通過將基準(zhǔn)電壓控制電路13設(shè)定為頻率保持模式，從而與基準(zhǔn)電壓控制電路13被設(shè)定為頻率修正模式時相比，能夠降低基準(zhǔn)頻率生成電路I的功耗。這樣一來，通過切換基準(zhǔn)電壓控制電路13的工作模式，從而與基準(zhǔn)電壓控制電路13總執(zhí)行頻率修正動作時相比，能夠降低基準(zhǔn)頻率生成電路I的功耗。[頻率修正期間]此外，基準(zhǔn)電壓控制電路13被設(shè)定為頻率修正模式的期間(頻率修正期間)可以設(shè)置在基準(zhǔn)時鐘CKa、CKb的非使用期間(可以停止提供基準(zhǔn)時鐘CKa、CKb的期間)當(dāng)中。例如，頻率修正期間可以設(shè)置在對基準(zhǔn)頻率生成電路I (或者包括基準(zhǔn)頻率生成電路I的半導(dǎo)體集成電路)進行出廠前的檢驗工序的檢驗期間當(dāng)中。通過這樣設(shè)定，從而能夠?qū)τ砂雽?dǎo)體芯片制造工藝所產(chǎn)生的應(yīng)力或熱引起的基準(zhǔn)時鐘CKa、CKb的頻率變動進行修正。頻率修正期間也可以設(shè)置在包括基準(zhǔn)頻率生成電路I的電子設(shè)備的非工作期間(例如，電源接通后的初始化期間或復(fù)位期間等)當(dāng)中。通過這樣設(shè)定，從而能夠?qū)ζ鹨蛴跁r效劣化的基準(zhǔn)時鐘CKa、CKb的頻率變動進行修正。例如，當(dāng)包括基準(zhǔn)頻率生成電路I的電子設(shè)備為接收機(例如，收音機或電視機等)時，頻率修正期間可以設(shè)置在由接收機進行頻道選擇之后。當(dāng)包括基準(zhǔn)頻率生成電路I的電子設(shè)備為音頻重放設(shè)備時，頻率修正期間可以設(shè)置在由音頻重放設(shè)備進行選曲后或即將重放樂曲之前。當(dāng)包括基準(zhǔn)頻率生成電路I的電子設(shè)備為視頻重放設(shè)備時，頻率修正期間可以設(shè)置在由視頻重放設(shè)備進行動畫選擇后或者即將重放動畫之前。[基準(zhǔn)電壓控制電路的結(jié)構(gòu)示例I]如圖4所示，基準(zhǔn)電壓控制電路13可以包括頻率比較器111、數(shù)字控制器112和數(shù)模轉(zhuǎn)換器(DAC) 113。頻率比較器111可以包括計數(shù)器114、計數(shù)器115和差分算出部116。計數(shù)器114、115具有頻率修正模式和頻率保持模式。計數(shù)器114、115的工作模式由控制信號CTRL進行切換。計數(shù)器114、115分別被設(shè)定為頻率修正模式時，對規(guī)定期間內(nèi)參考時鐘CKref的躍遷次數(shù)(例如，上升沿的產(chǎn)生次數(shù))和基準(zhǔn)時鐘CKa的躍遷次數(shù)進行計數(shù)。此夕卜，計數(shù)器114、115也可以在被設(shè)定為頻率修正模式的期間中反復(fù)進行計數(shù)動作。計數(shù)器114、115分別被設(shè)定為頻率保持模式時，保持計數(shù)值CNTl (參考時鐘CKref的躍遷次數(shù))和計數(shù)值CNT2 (基準(zhǔn)時鐘CKa的躍遷次數(shù))。差分算出部116將計數(shù)值CNT1、CNT2的差值(例如，計數(shù)值CNT2減去計數(shù)值CNTl后得到的值)作為頻率差值DF進行輸出。數(shù)字控制器112根據(jù)頻率差值DF增減控制值DC (與基準(zhǔn)電壓Vref的電壓電平相對應(yīng)的數(shù)字值)。數(shù)模轉(zhuǎn)換器113將控制值DC轉(zhuǎn)換為基準(zhǔn)電壓Vref。例如，當(dāng)設(shè)定為頻率修正模式時，基準(zhǔn)時鐘CKa的頻率越大于參考時鐘CKref的頻率，頻率比較器111就將頻率差值DF增大到越大的值。頻率差值DF越大，數(shù)字控制器112就將控制值DC增大到越大的值。頻率差值DF越大，數(shù)模轉(zhuǎn)換器113就將基準(zhǔn)電壓Vref增大到越大的值。另一方面，當(dāng)設(shè)定為頻率保持模式時，因為頻率差值DF沒有發(fā)生變化，所以數(shù)字控制器112保持控制值DC。由此，數(shù)模轉(zhuǎn)換器113保持基準(zhǔn)電壓Vref。如上所述，因為在頻率保持模式下決定基準(zhǔn)電壓Vref的電壓電平的控制值DC被不斷提供給數(shù)模轉(zhuǎn)換器113，所以在頻率保持模式下能夠保持基準(zhǔn)電壓Vref。還有，因為能夠用數(shù)字電路構(gòu)成頻率比較器111和數(shù)字控制器112，所以與使用由模擬電路構(gòu)成的相位頻率比較器的情況相比，能夠削減電路面積?！數(shù)模轉(zhuǎn)換器的結(jié)構(gòu)示例]如圖5所示，數(shù)模轉(zhuǎn)換器113可以包括電阻分壓部117和選擇器118。電阻分壓部117由串聯(lián)在被供給電源電壓VDD的電源節(jié)點和被供給接地電壓GND的接地節(jié)點之間的多個電阻元件構(gòu)成，通過對電源電壓VDD和接地電壓GND的電壓間進行電阻分壓，而生成各不相同的η個(η是2以上的整數(shù))模擬電壓V1、V2、……、Vn。選擇器118根據(jù)提供給數(shù)模轉(zhuǎn)換器113的控制值DC，選擇η個模擬電壓VI、V2、……、Vn中的任一個電壓作為基準(zhǔn)電壓Vref。因為構(gòu)成電阻分壓部117的電阻元件(特別是當(dāng)為多晶硅電阻時)的相對誤差非常小，所以能夠精確地(例如以O(shè). 1%左右的誤差)生成模擬電壓VI、V2、……、Vn。為此，能夠精確地生成與控制值DC相對應(yīng)的基準(zhǔn)電壓Vref。還有，因為半導(dǎo)體芯片制造工藝(封裝工序、封裝表面的印刷工序和回流焊工序等)所廣生的應(yīng)力和熱均勻地加在構(gòu)成電阻分壓部117的電阻元件上，所以能夠忽略因所產(chǎn)生的應(yīng)力和熱而引起的電阻元件的相對誤差。此外，數(shù)模轉(zhuǎn)換器113也可以具有其它結(jié)構(gòu)。[基準(zhǔn)電壓控制電路的結(jié)構(gòu)示例2]此外，基準(zhǔn)頻率生成電路I也可以具有圖6所示的基準(zhǔn)電壓控制電路23以取代基準(zhǔn)電壓控制電路13。基準(zhǔn)電壓控制電路23包括相位頻率比較器121、數(shù)字控制器122、Δ Σ調(diào)制器123、數(shù)模轉(zhuǎn)換器124和低通濾波器(LPF) 125。相位頻率比較器121檢測參考時鐘CKref與基準(zhǔn)時鐘CKa之間的相位差和頻率差，輸出分別與相位差和頻率差相對應(yīng)的相位差值DP和頻率差值DF。例如，相位頻率比較器121具有與用于一般數(shù)字PLL的相位頻率比較器相同的結(jié)構(gòu)。數(shù)字控制器122根據(jù)相位差值DP和頻率差值DF增減控制值DC (與基準(zhǔn)電壓Vref的電壓電平相對應(yīng)的數(shù)字值)。Δ Σ調(diào)制器123對控制值DC進行Λ Σ調(diào)制而生成控制值D123。經(jīng)由該Λ Σ調(diào)制，能夠使包含在控制值DC中的量化噪聲偏向高頻區(qū)域。數(shù)模轉(zhuǎn)換器124將控制值D123轉(zhuǎn)換為基準(zhǔn)電壓V124。此外，數(shù)模轉(zhuǎn)換器124既可以具有與圖5所示的數(shù)模轉(zhuǎn)換器113相同的結(jié)構(gòu)，也可以具有其它結(jié)構(gòu)。低通濾波器125使基準(zhǔn)電壓V124的高頻分量衰減而生成基準(zhǔn)電壓Vref。例如，基準(zhǔn)時鐘CKa的頻率越大于參考時鐘CKref的頻率，相位頻率比較器121就將頻率差值DF增大到越大的值。頻率差值DF越大，數(shù)字控制器122就將控制值DC增大到越大的值?？刂浦礑C越大，數(shù)模轉(zhuǎn)換器124就將基準(zhǔn)電壓Vref增大到越大的值。在圖6所示的基準(zhǔn)電壓控制電路23中，因為能夠用數(shù)字電路構(gòu)成相位頻率比較器121、數(shù)字控制器122及Λ Σ調(diào)制器123，所以與使用由模擬電路構(gòu)成的相位頻率比較器的情況相比，能夠削減電路面積。還有，通過使用Λ Σ調(diào)制器123，而能夠以比數(shù)模轉(zhuǎn)換器124的分辨率更高的精度控制基準(zhǔn)電壓Vref。此外，如美國專利6，326，851號說明書所記載的那樣，相位頻率比較器121可以包括時間數(shù)字轉(zhuǎn)換器(TDC)。還有，可以用參考時鐘CKref或基準(zhǔn)時鐘CKa作為Λ Σ調(diào)制器123的工作時鐘。例如，通過用參考時鐘CKref和基準(zhǔn)時鐘CKa中頻率較高的時鐘作為Δ Σ調(diào)制器123的工作時鐘，從而與用頻率較低的時鐘作為Λ Σ調(diào)制器123的工作時鐘的情況相比，能夠使低通濾波器125的時間常數(shù)減小(也就是說，能夠削減低通濾波器125的電路面積)。 [基準(zhǔn)電壓控制電路的結(jié)構(gòu)示例3]基準(zhǔn)頻率生成電路I也可以具有圖7所示的基準(zhǔn)電壓控制電路33以取代基準(zhǔn)電壓控制電路13。基準(zhǔn)電壓控制電路33包括分頻器130、相位頻率比較器131、電荷泵132和低通濾波器133。分頻器130對基準(zhǔn)時鐘CKa進行分頻后作為分頻時鐘CKdiv輸出。相位頻率比較器131檢測參考時鐘CKref和分頻時鐘CKdiv之間的相位差和頻率差，根據(jù)相位差和頻率差輸出充電信號UP或者放電信號DOWN。例如，相位頻率比較器131具有與用于一般模擬PLL的相位頻率比較器相同的結(jié)構(gòu)。電荷泵132對充電信號UP或放電信號DOWN進行響應(yīng)，將充電電流(用以增加基準(zhǔn)電壓Vref的電流)和放電電流(用以減少基準(zhǔn)電壓Vref的電流)中的任一電流作為輸出電流il32進行輸出。低通濾波器133將來自電荷泵132的輸出電流i 132轉(zhuǎn)換為基準(zhǔn)電壓Vref。例如，分頻時鐘CKdiv的頻率越大于參考時鐘CKref的頻率，相位頻率比較器131就越增長充電信號UP的輸出時間。充電信號UP的輸出時間越長，電荷泵132就越增長將充電電流作為輸出電流Π32進行輸出的期間(充電期間)。充電期間越長，由低通濾波器133生成的基準(zhǔn)電壓Vref就越高。還有，分頻時鐘CKdiv的頻率越小于參考時鐘CKref的頻率，相位頻率比較器131就越增長放電信號DOWN的輸出時間。放電信號DOWN的輸出時間越長，電荷泵132就越增長將放電電流作為輸出電流il32進行輸出的期間(放電期間)。放電期間越長，由低通濾波器133生成的基準(zhǔn)電壓Vref就越低。[基準(zhǔn)電壓控制電路的結(jié)構(gòu)示例4]基準(zhǔn)頻率生成電路I還可以具有圖8所示的基準(zhǔn)電壓控制電路43以取代基準(zhǔn)電壓控制電路13?；鶞?zhǔn)電壓控制電路43包括分頻器140、相位頻率比較器141和低通濾波器142。分頻器140對基準(zhǔn)時鐘CKa進行分頻后作為分頻時鐘CKdiv輸出。相位頻率比較器141檢測參考時鐘CKref和分頻時鐘CKdiv之間的相位差和頻率差，輸出與相位差和頻率差相對應(yīng)的輸出電流il41。低通濾波器142將輸出電流il41轉(zhuǎn)換為基準(zhǔn)電壓Vref。例如，分頻時鐘CKdiv的頻率越大于參考時鐘CKref的頻率，相位頻率比較器141就越增長輸出電流il41的輸出時間(充電時間)。充電時間越長，由低通濾波器142生成的基準(zhǔn)電壓Vref就越高。[無線路徑]此外，基準(zhǔn)頻率生成電路I還可以包括圖9所示的無線接收電路15。此時，由振蕩器10生成的參考時鐘CKref作為無線信號被無線發(fā)送電路20傳送出去。無線接收電路15接收作為無線信號由無線發(fā)送電路20傳送來的參考時鐘CKref后，將參考時鐘CKref提供給基準(zhǔn)電壓控制電路13。這樣一來，參考時鐘CKref也可以經(jīng)無線路徑提供給基準(zhǔn)電壓控制電路13。也就是說，基準(zhǔn)頻率生成電路I能夠應(yīng)用于通過無線路徑傳送參考時鐘CKref的無線接收機。例如，基準(zhǔn)頻率生成電路I能夠應(yīng)用于在智能電網(wǎng)(smart grid)等中使用的超低功耗型無線網(wǎng)絡(luò)。[振蕩電路的變形例]此外，如圖10所不，基準(zhǔn)頻率生成電路I可以具有RC型振湯電路21以取代圖I所示的IC型振蕩電路11。振蕩電路21具有電阻R201a、R201b以取代圖I所示的恒流源CS101a、CS101b。如圖11所示，在過渡期間Trc中，振蕩信號OSCa以RC時間常數(shù)(由電阻 R201a的電阻值和電容Ca的電容值決定的時間常數(shù))增加，振蕩信號OSCb以RC時間常數(shù)(由電阻R201b的電阻值和電容Cb的電容值決定的時間常數(shù))增加。這樣一來，通過將恒流源CSlOla、CSlOlb置換成電阻R201a、R201b，從而能夠除去在恒流源中產(chǎn)生的Ι/f噪聲(與頻率成反比的噪聲分量)，因此與圖I所示的基準(zhǔn)頻率生成電路I相比，能夠提高基準(zhǔn)時鐘CKa、CKb的頻率的穩(wěn)定性。進而，因為電阻R201a、R201b的時效劣化比恒流源CSlOla、CSlOlb低，所以能夠長時間以較高的精度生成基準(zhǔn)時鐘CKa、CKb。[參考控制電路的變形例I]如圖12(A)、圖12⑶所示的那樣，參考控制電路14可以具有阻容濾波器105a、105b以取代阻容濾波器105。圖12(A)所示的阻容濾波器105a包括具有信號提取功能的低通濾波器LPF、具有差分輸出功能的差動放大電路A105和對來自差動放大電路A105的比較電壓VR進行平滑的電容C111。圖12(B)所示的阻容濾波器105b具有分別與開關(guān)104a、104b相對應(yīng)的低通濾波器LPFa、LPFb以取代圖12(A)所示的低通濾波器LPF。在該阻容濾波器105b中，分別從振蕩信號0SCa、0SCb中提取出中間信號后，對這些中間信號進行合成，并作為中間信號Sp提供給差動放大電路A105。這樣一來，參考控制電路14既可以具有圖I那樣的功能一體型阻容濾波器105，也可以具有圖12 (A)、圖12 (B)那樣的功能分離型阻容濾波器105a、105b。還有，參考控制電路14還可以具有其它電路(例如，使已通過開關(guān)的振蕩信號的功率衰減的衰減器)。[參考控制電路的變形例2]進而，如圖13所不，基準(zhǔn)頻率生成電路I可以具有參考控制電路34以取代圖I所示的參考控制電路14。參考控制電路34具有電阻301a、301b以取代圖I所示的開關(guān)104a、104b。電阻301a、301b各自的一端連接在阻容濾波器105上，振蕩信號OSCa被提供給電阻301a的另一端，振蕩信號OSCb被提供給電阻301b的另一端。如圖14所示，對已分別通過電阻301a、301b的振蕩信號0SCa、0SCb進行合成而生成合成信號Sc。也就是說，合成信號Sc是由電阻301a、301b對振蕩信號OSCa、OSCb進行電阻分壓而生成的。阻容濾波器105從合成信號Sc中提取與合成信號Sc的振幅成正比的中間信號Sp，并輸出與中間信號Sp的信號電平(在此為合成信號Sc的累積平均電壓)和基準(zhǔn)電壓Vref之差相對應(yīng)的比較電壓VR。在圖10所示的參考控制電路14中，隨著電源電壓VDD降低，開關(guān)104a、104b的控制信號(基準(zhǔn)時鐘CKa、CKb)的振幅就會減小，因而與開關(guān)104a、104b的通態(tài)電阻相對應(yīng)的控制信號的失真便會很明顯。為此，在圖10所示的基準(zhǔn)頻率生成電路的結(jié)構(gòu)下，難以實現(xiàn)低電壓化(降低電源電壓)。另一方面，在圖13所示的基準(zhǔn)頻率生成電路中，因為開關(guān)104a、104b被置換成電阻301a、301b，所以不會產(chǎn)生與通態(tài)電阻相對應(yīng)的控制信號的失真。為此，與圖10所示的基準(zhǔn)頻率生成電路相比，能夠?qū)崿F(xiàn)低電壓化。此外，圖13所不的基準(zhǔn)頻率生成電路可以具有圖I所不的IC型振湯電路11以取代RC型振蕩電路21。[參考控制電路的變形例3]在圖13所示的參考控制電路34中，阻容濾波器105也可以不具有電阻R105。還有，如圖15(A)、圖15(B)所示的那樣，參考控制電路34可以具有阻容濾波器105c、105d以取代阻容濾波器105。圖15(A)所示的阻容濾波器105c包括具有信號提取功能的電容C301、差動放大電路A105和電容C111。圖15(B)所示的阻容濾波器105d具有分別與電阻 301a、301b相對應(yīng)的電容C301a、C301b以取代圖15(A)所示的電容C301。還有，參考控制 電路34還可以具有其它電路(例如使已通過電阻301a、301b的振蕩信號OSCa、OSCb的功率衰減的衰減器)。[阻容濾波器的變形例]如圖16所示，阻容濾波器105可以具有差動放大電路601、分頻電路602和開關(guān)603、604(斬波電路)以取代差動放大電路A105。該差動放大電路601輸出與中間信號Sp的信號電平和基準(zhǔn)電壓Vref之差相對應(yīng)的一對輸出電壓VP、VN，該分頻電路602對基準(zhǔn)時鐘CKa進行分頻后作為控制時鐘CKc輸出，該開關(guān)603、604響應(yīng)控制時鐘CKc進行工作。例如，當(dāng)控制時鐘CKc為高電平時，開關(guān)603將中間信號Sp提供給差動放大電路601的反相輸入端，并且將基準(zhǔn)電壓Vref提供給差動放大電路601的同相輸入端；開關(guān)604選擇從差動放大電路601的同相輸出端輸出的輸出電壓VP作為比較電壓VR進行輸出。還有，當(dāng)控制時鐘CKc為低電平時,開關(guān)603將中間信號Sp提供給差動放大電路601的同相輸入端，并且將基準(zhǔn)電壓Vref提供給差動放大電路601的反相輸入端；開關(guān)604選擇從差動放大電路601的反相輸出端輸出的輸出電壓VN作為比較電壓VR進行輸出。這樣一來，周期性地切換中間信號Sp及基準(zhǔn)電壓Vref與差動放大電路601的反相輸入端及同相輸入端之間的對應(yīng)關(guān)系，并交替地選擇輸出電壓VP、VN作為比較電壓VR。由此，差動放大電路601中的閃變噪聲(與元件尺寸成反比的噪聲分量)就分散在具有間斷頻率(控制時鐘CKc的頻率)的整數(shù)倍頻率的高次諧波附近。這些分散在高次諧波的閃變噪聲被阻容濾波器105衰減。如上所述，通過將已眾所周知的斬波技術(shù)應(yīng)用于阻容濾波器105，從而能夠降低疊加于比較電壓VR的閃變噪聲。例如，在沒有應(yīng)用斬波技術(shù)的情況下，如圖17㈧所示，比較電壓VR以較大的振幅緩慢變動。另一方面，在應(yīng)用了斬波技術(shù)的情況下，如圖17(B)所示，比較電壓VR以較小的振幅劇烈變動。這樣一來，因為能夠抑制比較電壓VR的變動幅度，所以如圖18所示，能夠進一步提高基準(zhǔn)頻率生成電路的諧振特性(Q值)。此外，在圖18中，虛線波形與沒有應(yīng)用斬波技術(shù)時的諧振特性相對應(yīng)，實線波形與應(yīng)用了斬波技術(shù)時的諧振特性相對應(yīng)。還有，通過應(yīng)用斬波技術(shù)，可以在不增大電路面積的情況下降低閃變噪聲，因此與沒有應(yīng)用斬波技術(shù)的情況相比，能夠削減基準(zhǔn)頻率生成電路的電路面積。還有，通過使控制時鐘CKc的頻率低于基準(zhǔn)時鐘CKa的頻率，從而與利用基準(zhǔn)時鐘CKa控制開關(guān)603、604的情況相比，能夠增長差動放大電路601對負(fù)載電容(例如，信號路徑的寄生電容)的充放電時間。由此，因為能夠降低差動放大電路601的驅(qū)動能力，所以能夠削減差動放大電路601的功耗。此外，可以用基準(zhǔn)頻率生成電路的內(nèi)部信號(例如，基準(zhǔn)時鐘CKb、振蕩信號OSCa、OSCb等)或來自外部的時鐘代替基準(zhǔn)時鐘CKa提供給分頻電路602。也可以不經(jīng)分頻電路602，將基準(zhǔn)頻率生成電路的內(nèi)部信號或來自外部的時鐘作為控制時鐘CKc提供給開關(guān)603、604。此外，所述斬波技術(shù)不僅能應(yīng)用于阻容濾波器105，還能應(yīng)用于阻容濾波器105a、105b、105c、105d。也就是說，阻容濾波器105a、105b、105c、105d可以具有圖16所示的差動放大電路601、分頻電路602和開關(guān)603、604以取代差動放大電路A105。(半導(dǎo)體集成電路及電子設(shè)備)如圖19所示,基準(zhǔn)頻率生成電路I能夠安裝在半導(dǎo)體集成電路中。圖19所示的 半導(dǎo)體集成電路7除了具有基準(zhǔn)頻率生成電路I以外，還具有CPU700。CPU700將來自基準(zhǔn)頻率生成電路I的基準(zhǔn)時鐘CKa作為工作時鐘進行工作。還有，如圖20所示，半導(dǎo)體集成電路7能夠安裝在具有接收功能、音頻重放功能、視頻重放功能等的電子設(shè)備(作為具體示例能夠列舉出移動設(shè)備、數(shù)字式電視機、視頻錄放設(shè)備、電子游戲機、可攜式游戲機等)中。如上所述，通過將基準(zhǔn)頻率生成電路I安裝在半導(dǎo)體集成電路或電子設(shè)備中，從而能夠使半導(dǎo)體集成電路和電子設(shè)備正確地進行工作。在很多情況下，在具有時鐘功能的電子設(shè)備中安裝有晶體振蕩器(例如成本較低的32kHz晶體振蕩器)。該晶體振蕩器能夠生成具有很高精度的時鐘(例如，頻率精度為IOppm左右的時鐘)。通過用由這種晶體振蕩器生成的時鐘作為參考時鐘CKref，從而能夠精確地對基準(zhǔn)時鐘CKa、CKb的頻率進行修正。還有，在很多情況下，要求具有音頻重放功能的電子設(shè)備擁有較好的音頻相位噪聲特性。為此，在這種電子設(shè)備中，為了生成數(shù)MHz 數(shù)十MHz的基準(zhǔn)時鐘，在很多情況下安裝有成本較高的數(shù)MHz 數(shù)十MHz的晶體振蕩器。另一方面，在包括基準(zhǔn)頻率生成電路1(特別是具有圖16所示的阻容濾波器的基準(zhǔn)頻率生成電路I)的電子設(shè)備中，因為基準(zhǔn)頻率生成電路I能夠利用成本較低的32kHz晶體振蕩器以較高的精度生成數(shù)MHz 數(shù)十MHz的基準(zhǔn)時鐘，所以能夠降低電子設(shè)備的零部件成本。還能夠降低晶體振蕩器的組裝成本和測試成本。(基準(zhǔn)頻率生成電路的極性)在上述實施方式中，也可以使基準(zhǔn)頻率生成電路I的極性反轉(zhuǎn)。也就是說，基準(zhǔn)頻率生成電路I可以是以規(guī)定時間常數(shù)減少振蕩信號的信號電平的電路。例如，可以將圖I所示的基準(zhǔn)頻率生成電路I構(gòu)成為圖21所示的那樣。在圖21所示的基準(zhǔn)頻率生成電路中，振蕩電路11對基準(zhǔn)時鐘CKa、CKb的信號電平的躍遷進行響應(yīng)，交替地進行增加振蕩信號OSCa的信號電平并以IC時間常數(shù)減少振蕩信號OSCb的信號電平的動作,和以IC時間常數(shù)減少振蕩信號OSCa的信號電平并增加振蕩信號OSCb的信號電平的動作。振蕩控制電路12檢測到振蕩信號OSCa的信號電平(或者振蕩信號OSCb的信號電平)低于比較電壓VR時，就使基準(zhǔn)時鐘CKa、CKb的信號電平躍遷。在具有上述結(jié)構(gòu)的情況下，也能夠抑制因延遲時間變動弓I起的基準(zhǔn)時鐘的頻率變動，同時能夠?qū)鶞?zhǔn)時鐘的頻率變動進行修正。-產(chǎn)業(yè)實用性-綜上所述，因為上述基準(zhǔn)頻率生成電路能夠?qū)鶞?zhǔn)時鐘的頻率變動進行修正，所以對于用作半導(dǎo)體集成電 路的定時器、用以生成工作時鐘以及用以生成采樣時鐘等是很有用的。
權(quán)利要求
1.一種基準(zhǔn)頻率生成電路，其生成基準(zhǔn)時鐘，其特征在于 該基準(zhǔn)頻率生成電路包括 振蕩電路，對所述基準(zhǔn)時鐘的信號電平的躍遷進行響應(yīng)，交替地進行增加第一振蕩信號的信號電平并且減少第二振蕩信號的信號電平的動作和增加所述第二振蕩信號的信號電平并且減少所述第一振蕩信號的信號電平的動作， 振蕩控制電路，當(dāng)檢測到所述第一振蕩信號的信號電平達到比較電壓時，使所述基準(zhǔn)時鐘的信號電平躍遷至第一邏輯電平，當(dāng)檢測到所述第二振蕩信號的信號電平達到所述比較電壓時，使所述基準(zhǔn)時鐘的信號電平躍遷至第二邏輯電平， 參考控制電路，增減所述比較電壓，使得與所述第一振蕩信號及所述第二振蕩信號各自的振幅成正比的中間信號的信號電平和基準(zhǔn)電壓之差減小，以及 基準(zhǔn)電壓控制電路，根據(jù)具有預(yù)先已設(shè)定好的參考頻率的參考時鐘和所述基準(zhǔn)時鐘之間的頻率差增減所述基準(zhǔn)電壓。
2.根據(jù)權(quán)利要求I所述的基準(zhǔn)頻率生成電路，其特征在于 所述基準(zhǔn)電壓控制電路能夠在根據(jù)所述參考時鐘與所述基準(zhǔn)時鐘之間的頻率差增減所述基準(zhǔn)電壓的頻率修正模式、和不論所述參考時鐘與所述基準(zhǔn)時鐘之間的頻率差為多少都保持所述基準(zhǔn)電壓的頻率保持模式之間進行切換。
3.根據(jù)權(quán)利要求2所述的基準(zhǔn)頻率生成電路，其特征在于 所述基準(zhǔn)電壓控制電路包括 頻率比較器，在所述頻率修正模式下，分別對規(guī)定期間內(nèi)的所述參考時鐘的躍遷次數(shù)及所述基準(zhǔn)時鐘的躍遷次數(shù)進行計數(shù)，將所述參考時鐘的躍遷次數(shù)與所述基準(zhǔn)時鐘的躍遷次數(shù)之差作為頻率差值輸出，在所述頻率保持模式下，保持所述頻率差值， 數(shù)字控制器，根據(jù)所述頻率差值，增減與所述基準(zhǔn)電壓的電壓電平相對應(yīng)的控制值，以及 數(shù)模轉(zhuǎn)換器，將所述控制值轉(zhuǎn)換為所述基準(zhǔn)電壓。
4.根據(jù)權(quán)利要求I所述的基準(zhǔn)頻率生成電路，其特征在于 所述基準(zhǔn)電壓控制電路包括 相位頻率比較器，檢測所述參考時鐘與所述基準(zhǔn)時鐘之間的相位差和頻率差，輸出分別與所述相位差和所述頻率差相對應(yīng)的相位差值和頻率差值， 數(shù)字控制器，根據(jù)所述相位差值和所述頻率差值，增減與所述基準(zhǔn)電壓的電壓電平相對應(yīng)的控制值， Δ Σ調(diào)制器，對來自所述數(shù)字控制器的所述控制值進行△ Σ調(diào)制， 數(shù)模轉(zhuǎn)換器，將已由所述△ Σ調(diào)制器處理過的控制值轉(zhuǎn)換為所述基準(zhǔn)電壓，以及 低通濾波器，使來自所述數(shù)模轉(zhuǎn)換器的所述基準(zhǔn)電壓的高頻分量衰減。
5.根據(jù)權(quán)利要求3或4所述的基準(zhǔn)頻率生成電路，其特征在于 所述數(shù)模轉(zhuǎn)換器包括 電阻分壓部，通過對互不相同的第一電壓及第二電壓的電壓間進行電阻分壓，而生成各不相同的多個模擬電壓，和 選擇器，根據(jù)提供給該數(shù)模轉(zhuǎn)換器的控制值，選擇由所述電阻分壓部生成的多個模擬電壓中的任一個電壓作為所述基準(zhǔn)電壓。
6.根據(jù)權(quán)利要求I所述的基準(zhǔn)頻率生成電路，其特征在于 所述基準(zhǔn)電壓控制電路包括 分頻器，對所述基準(zhǔn)時鐘進行分頻而生成分頻時鐘， 相位頻率比較器，檢測所述參考時鐘與所述分頻時鐘之間的相位差和頻率差，根據(jù)所述相位差和所述頻率差輸出充電信號和放電信號， 電荷泵，對所述充電信號和所述放電信號進行響應(yīng)，將用以增加所述基準(zhǔn)電壓的充電電流和用以減少所述基準(zhǔn)電壓的放電電流中的任一電流作為輸出電流進行輸出，以及低通濾波器，將來自所述電荷泵的輸出電流轉(zhuǎn)換為所述基準(zhǔn)電壓。
7.根據(jù)權(quán)利要求I所述的基準(zhǔn)頻率生成電路，其特征在于· 所述基準(zhǔn)電壓控制電路包括 分頻器，對所述基準(zhǔn)時鐘進行分頻而生成分頻時鐘， 相位頻率比較器，檢測所述參考時鐘與所述分頻時鐘之間的相位差和頻率差，根據(jù)所述相位差和所述頻率差輸出輸出電流，以及 低通濾波器，將來自所述相位頻率比較器的輸出電流轉(zhuǎn)換為所述基準(zhǔn)電壓。
8.根據(jù)權(quán)利要求I至7中任一項所述的基準(zhǔn)頻率生成電路，其特征在于 所述參考時鐘經(jīng)無線路徑提供給所述基準(zhǔn)電壓控制電路。
9.根據(jù)權(quán)利要求2所述的基準(zhǔn)頻率生成電路，其特征在于 所述基準(zhǔn)電壓控制電路被設(shè)定為所述頻率修正模式的期間設(shè)置在對該基準(zhǔn)頻率生成電路或包括該基準(zhǔn)頻率生成電路的半導(dǎo)體集成電路進行出廠前的檢驗工序的檢驗期間當(dāng)中。
10.根據(jù)權(quán)利要求2所述的基準(zhǔn)頻率生成電路，其特征在于 所述基準(zhǔn)電壓控制電路被設(shè)定為所述頻率修正模式的期間設(shè)置在包括該基準(zhǔn)頻率生成電路的電子設(shè)備的非工作期間當(dāng)中。
11.根據(jù)權(quán)利要求2所述的基準(zhǔn)頻率生成電路，其特征在于 所述基準(zhǔn)電壓控制電路被設(shè)定為所述頻率修正模式的期間設(shè)置在由包括該基準(zhǔn)頻率生成電路的接收機進行頻道選擇之后。
12.根據(jù)權(quán)利要求2所述的基準(zhǔn)頻率生成電路，其特征在于 所述基準(zhǔn)電壓控制電路被設(shè)定為所述頻率修正模式的期間設(shè)置在由包括該基準(zhǔn)頻率生成電路的音頻重放設(shè)備進行選曲后或即將重放樂曲之前。
13.根據(jù)權(quán)利要求2所述的基準(zhǔn)頻率生成電路，其特征在于 所述基準(zhǔn)電壓控制電路被設(shè)定為所述頻率修正模式的期間設(shè)置在由包括該基準(zhǔn)頻率生成電路的視頻重放設(shè)備進行動畫選擇后或即將重放動畫之前。
14.一種半導(dǎo)體集成電路，其特征在于 該半導(dǎo)體集成電路包括 權(quán)利要求I至13中任一項所述的基準(zhǔn)頻率生成電路，和 CPU,與來自所述基準(zhǔn)頻率生成電路的基準(zhǔn)時鐘同步地進行工作。
15.—種電子設(shè)備,其特征在于 該電子設(shè)備包括權(quán)利要求14所述的半導(dǎo)體集成電路。
全文摘要
本發(fā)明公開了一種基準(zhǔn)頻率生成電路、半導(dǎo)體集成電路及電子設(shè)備。振蕩電路(11)對基準(zhǔn)時鐘(CKa、CKb)的信號電平的躍遷進行響應(yīng)，互補地增減振蕩信號(OSCa、OSCb)的信號電平。振蕩控制電路(12)對振蕩信號(OSCa、OSCb)的信號電平和比較電壓(VR)進行比較，根據(jù)比較結(jié)果使基準(zhǔn)時鐘(CKa、CKb)的信號電平躍遷。參考控制電路(14)增減比較電壓(VR)，使得與振蕩信號(OSCa、OSCb)各自的振幅成正比的中間信號(Sp)的信號電平與基準(zhǔn)電壓(Vref)之差減小。基準(zhǔn)電壓控制電路(13)根據(jù)參考時鐘(CKref)與基準(zhǔn)時鐘(CKa)之間的頻率差增減基準(zhǔn)電壓(Vref)。
文檔編號H03B5/20GK102959861SQ20118002996
公開日2013年3月6日 申請日期2011年3月25日 優(yōu)先權(quán)日2010年6月28日
發(fā)明者德永祐介, 崎山史朗 申請人:松下電器產(chǎn)業(yè)株式會社