專利名稱：用于高壓端子的傳輸門電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及電子電路，更具體地說涉及用于電子電路的傳輸門。
背景技術(shù)：
傳輸門被用于有選擇地啟動或禁用電子電路中的電流路徑。在一個例子中，傳輸門利用并聯(lián)的NMOS晶體管和PMOS晶體管，晶體管的柵極連接到彼此反向的信號以有選擇地啟動或禁用穿過晶體管的電流路徑。這樣例子，當(dāng)所述傳輸門在非導(dǎo)電狀態(tài)時，所述晶體管必須被成型為處理位于每個晶體管的漏極和源極之間的電壓降。因此，傳輸門兩端的電壓降被所述傳輸門的晶體管 的“安全操作電壓區(qū)域”所限制。晶體管的安全操作電壓區(qū)域可以被定義為電壓條件，在所述電壓條件下，期望所述晶體管進(jìn)行操作而不造成自身損傷。MOSFET的安全操作電壓區(qū)域由一些因素所決定，所述因素由于過壓狀況將導(dǎo)致對晶體管的損傷。例如，如果柵極到源極或柵極到漏極的電壓超過柵氧化物的擊穿電壓，則可能發(fā)生柵氧化物損傷。如果源極到體或漏極到體的反向結(jié)偏置電壓超過結(jié)擊穿電壓，則可能發(fā)生結(jié)擊穿。當(dāng)漏極到源極電壓超過一定電壓限制時，MOSFET的雙極性結(jié)晶體管寄生導(dǎo)通可能會發(fā)生。除了致命故障以外，由于在安全操作電壓區(qū)域外操作而產(chǎn)生的對晶體管的損傷還可以包括器件性能退化或晶體管工作壽命退化，這是由于例如柵氧化物內(nèi)的電荷俘獲、熱載流子退化或負(fù)偏壓溫度的不穩(wěn)定性的影響而產(chǎn)生的。其它因素可能有助于確定晶體管的安全操作電壓區(qū)域的電壓水平。


通過參考附圖，本發(fā)明或可被更好的理解，并且其多個目的、特征，以及優(yōu)點(diǎn)對本領(lǐng)域技術(shù)人員來說會很明顯。圖I示出了根據(jù)本發(fā)明的一個實施例的集成電路的方框圖。圖2示出了根據(jù)本發(fā)明的一個實施例的傳輸門電路的電路圖。圖3示出了根據(jù)本發(fā)明的一個實施例的偏置信號生成電路。圖4示出了根據(jù)本發(fā)明的一個實施例的圖I中電路的操作的曲線圖。圖5-7示出了根據(jù)本發(fā)明的一個實施例的在圖I電路中使用的MOSFET的例子的側(cè)面劑視圖。圖8示出了根據(jù)本發(fā)明的另一個實施例的傳輸門電路的電路圖。除非另有說明，不同附圖中使用的相同參考符號表示相同的物件。附圖不一定按比例繪制。
具體實施例方式以下內(nèi)容陳述了用于實施本發(fā)明模式的詳細(xì)描述。描述旨在說明本發(fā)明并且不應(yīng)該被限定。
正如本發(fā)明所描述的，集成電路包括可以有選擇地導(dǎo)電或不導(dǎo)電的傳輸門電路。當(dāng)不導(dǎo)電時，傳輸門電路兩端的電壓降可以超過傳輸門電路的晶體管的安全操作電壓區(qū)域外的電壓，其中傳輸門電路的任何一個晶體管兩端的電壓降不超過其安全操作電壓。因此，傳輸門電路可以用安全操作電壓區(qū)域較小的晶體管構(gòu)建。圖I示出了根據(jù)本發(fā)明的一個實施例的集成電路(可替代地被稱為集成電路芯片或芯片)的方框圖。集成電路101包括由晶體管組成的電路，晶體管在集成電路的襯底的半導(dǎo)體材料中實施。在顯示的實施例中，集成電路101包括閃存存儲器107和其它電路113。閃存存儲器107包括非易失性閃存存儲器單元陣列和相關(guān)聯(lián)的控制電路，相關(guān)聯(lián)的控制電路用于尋址和控制到陣列單元的讀和寫。電路113可以是任何數(shù)量不同類型的電路，包括數(shù)字和模擬電路或其組合。例如，電路113可以包括處理器、存儲器、邏輯門、傳感器、觸發(fā)器、放大器、混合信號電路，或其它類型電子電路。集成電路在其它實施例中可能具有其它配置和/或包括其它電路。集成電路110包括一些焊盤，用于給集成電路提供電源電壓(例如，VDD、VSS)和用 于在集成電路和外部電路之間傳遞I/o信號。在圖I的實施例中，只顯示了兩個焊盤103以及105，但是集成電路101可能包括更多個焊盤。在一些實施例中，集成電路101可能包括與焊盤103相關(guān)聯(lián)的其它電路，例如在圖I中未顯示的ESD保護(hù)電路或緩存器。在顯示的實施例中，多用途焊盤103可以被用于給閃存存儲器107提供電能用于編程或擦除閃存存儲器單元，以及用于給電路113提供I/O信號。正如本發(fā)明所描述的，“I/O信號”可以是輸入信號、輸出信號、或輸入信號和輸出信號?！癕PPAD”指的是連接到焊盤103的集成電路101的信號線。在一些實施例中，閃存存儲器可以通過系統(tǒng)制造商編程以在系統(tǒng)銷售之前加載程序數(shù)據(jù)。在一個例子中，系統(tǒng)制造商可以使用焊盤103為閃存存儲器107提供相對高的電壓(例如，15V)用于編程、擦除和/或測試閃存存儲器107的單元。在一個實施例中，閃存存儲器107將只能由制造商使用焊盤103編程以提供程序或擦除電壓。在其它實施例中，集成電路101可能包括電荷泵(未顯示)，當(dāng)用戶使用時，電荷泵提供用于編程和擦除閃存存儲器107的電壓(例如較低電壓)。在這樣實施例中，在焊盤103上提供的較高電壓將被使用以更快速地編程或擦除閃存存儲器107或用于測試。并且在一些實施例中，焊盤103可以被使用以給電路113提供電源電壓。在系統(tǒng)已經(jīng)被制造以及閃存存儲器107已經(jīng)被編程和測試后，焊盤103將被耦合于外部電路，外部電路為電路113提供或從其接收I/O信號。該信號可能具有較低電壓擺動(例如,0-3伏特)以匹配電路113的電壓域。在顯示的實施例中，電路113的電壓域?qū)⒂稍诤副P105處接收的VDD的電壓水平(例如，3伏特)定義。當(dāng)焊盤103被用于為閃存存儲器107提供較高電壓(例如，在一些實施例中9-15V)時，傳輸門電路111被用于電隔離電路113和焊盤103，以防止對電路113的較低電壓域電路的損傷。當(dāng)焊盤103耦合于外部電路以提供和接收I/O信號時，傳輸門電路111導(dǎo)電，以便I/O信號可以在焊盤103和電路113之間傳遞。電路111的實施例可以在圖2和圖8中找到。集成電路101還包括“兩個中取高”(higher-of-two)電路109,其被用于提供如下電壓水平的偏置信號(VBIAS)，所述電壓水平是VDD( VDD焊盤105的電壓水平)或VMPPAD(焊盤103的電壓水平)電壓中的較高者，該電路109還用于提供VDD或VMPPAD的一半電壓的偏置信號VBIAS2中的較高者。電路109的實施例在圖3中顯示。圖2顯示了傳輸門電路111的一個實施例。電路111包括在焊盤103 (MPPAD)和電路113的端子(I/O信號、包括圖I)之間連接的兩個串聯(lián)連接的傳輸門201和203。傳輸門201和203在MID節(jié)點(diǎn)227連接在一起。電路111還包括用于控制PMOS晶體管207的導(dǎo)電性的PMOS控制電路211和用于控制PMOS晶體管209的導(dǎo)電性的PMOS控制電路213。電路111還包括用于啟動電路211和213的自啟動電路214。
傳輸門201包括NMOS晶體管205，晶體管205具有被VBIAS2偏置的柵極和連接到晶體管205的源極的晶體管體。在顯示的實施例中，晶體管205是“隔離的NM0S”晶體管。在一個實施例中，隔離的NMOS晶體管是包括N-阱區(qū)域的晶體管，N-阱區(qū)域?qū)⒕w管的P-阱區(qū)域與集成電路的P型摻雜襯底的其它部分隔離開。見圖6的隔離的NMOS晶體管的例子。在圖2的實施例中，晶體管205的N-阱區(qū)域在VBIAS (如在圖2中所顯示的“NW=VBIAS”)處偏置。PMOS晶體管207具有在VBIAS處偏置的晶體管體。傳輸門203包括NMOS晶體管208，NMOS晶體管208具有在VDD處偏置的柵極和在VSS (例如，O伏特)處偏置的晶體管體。在一個例子中，晶體管208不是隔離的NMOS晶體管并且類似于圖7中的晶體管701。然而，晶體管208可以是隔離的NMOS晶體管，其中隔離N-阱區(qū)域被偏置到VDD或VBIAS2。PMOS晶體管209的體區(qū)被偏置到VBIAS2。PMOS控制電路211包括PMOS晶體管215，PMOS晶體管215具有在VBIAS處偏置的體區(qū)、在VBIAS2處偏置的柵極，以及耦合于MPPAD焊盤103的源極。電路211包括隔離的NMOS晶體管217，隔離的NMOS晶體管217具有在VBIAS處偏置的N-阱、連接到晶體管207的柵極和晶體管215的漏極的漏極、與其源極連接的體區(qū)、以及在VBIAS2處偏置的柵極。電路211還包括NMOS晶體管219，NMOS晶體管219具有與連接到VSS端子的源極連接的體區(qū)、連接到晶體管217的源極的漏極、以及由啟動信號(EN)控制的柵極。PMOS控制電路213包括PMOS晶體管221，PMOS晶體管221具有在VBIAS2處偏置的體區(qū)、在VDD處偏置的柵極、以及連接到MID節(jié)點(diǎn)227的源極。電路213包括隔離的NMOS晶體管223，隔離的NMOS晶體管223具有在VBIAS2處偏置的N-阱、連接到晶體管209的柵極和晶體管221的漏極的漏極、與其源極相連的體區(qū)、以及在VDD處偏置的柵極。電路213還包括NMOS晶體管225，NMOS晶體管225具有與其被連接到VSS端子的源極相連的體區(qū)、連接到晶體管223的源極的漏極、以及由啟動信號(EN)控制的柵極。在一個實施例中，電路213不包括晶體管223，因為MID節(jié)點(diǎn)227的電壓(VMID)不超過晶體管209、221以及225的安全操作電壓區(qū)域。在這樣的實施例中，晶體管225的漏極被連接到晶體管209的柵極。當(dāng)焊盤103的電壓(VMPPAD)處于或低于VDD (例如，3伏特)時，電路111 (當(dāng)在導(dǎo)電狀態(tài)時)用于在MPPAD焊盤103和電路113的端子(I/O SIGNAL)之間提供導(dǎo)電路徑，以及當(dāng)焊盤103的電壓(VMPPAD)高于VDD時，(在非導(dǎo)電狀態(tài)時)將電路113與焊盤103隔離。用這種方法，當(dāng)焊盤103處于相對高電壓(例如，例如在閃存存儲器107的編程期間的15伏特)時，傳輸門201和203不導(dǎo)電以將電路113與焊盤103隔離。在非導(dǎo)電狀態(tài)，當(dāng)焊盤103的電壓在從高于VDD到電路111中的任何晶體管或電路111的特定晶體管的安全操作電壓區(qū)域的大約兩倍的電壓水平范圍內(nèi)時，電路111被配置和操作以確保電路111的晶體管在其安全操作電壓區(qū)域內(nèi)操作。當(dāng)VMPPAD高于VDD時，VMPPAD大于VBIAS2，因此使晶體管205不導(dǎo)電。因為晶體管215導(dǎo)電(由于VMPPAD大于VBIAS2)，晶體管207也不導(dǎo)電。導(dǎo)電的晶體管215使晶體管207的柵極電壓等于VMPPAD (其是晶體管207的源極處的電壓)。因此，在這種情況下，傳輸門201不導(dǎo)電。當(dāng)傳輸門201不導(dǎo)電時，由于晶體管205的源極跟隨配置，MID節(jié)點(diǎn)227的電壓水平大約是小于VBIAS2的NMOS閾值電壓。如果MID節(jié)點(diǎn)227的電壓下降到低于該水平，則晶體管205將變得導(dǎo)電，因此將節(jié)點(diǎn)227的電壓水平拉回到VBIAS2減去NMOS閾值電壓。因為MID節(jié)點(diǎn)227的電壓水平是VBIAS2減去NMOS閾值電壓以及此時VBIAS2處于或高于VMPPAD的一半，因此晶體管205的源極-漏極電壓被限制到大約比1/2VMPPAD大一點(diǎn)。在一個實施例中，如果VMPPAD等于15伏特，則晶體管205和207的漏極-源極電壓在非導(dǎo)電狀態(tài)期間將大約是8伏特。在晶體管205和207的安全操作電壓區(qū)域的源極到漏極的電壓邊界是9伏特的實施例中，當(dāng)傳輸門201不導(dǎo)電時，晶體管205和207將會在其安全操作電壓區(qū)域內(nèi)操作。在顯示的實施例中，隔離的NMOS晶體管被用于晶體管205，以便當(dāng)VMPPAD處于相·對高電壓時(例如，在一些實施例中大于9伏特)，晶體管205的漏極到體結(jié)在安全操作電壓區(qū)域內(nèi)。這是由于晶體管205的體區(qū)連接到其源極。隔離的NMOS晶體管的隔離N-阱區(qū)域(見圖6)允許P-阱區(qū)域在與P-襯底區(qū)域的偏置電壓(VSS)不同的電壓(VMID)處偏置。因為類似的原因，晶體管217還是隔離的NMOS晶體管(以維持漏極到體結(jié)在安全操作電壓區(qū)域內(nèi))，因為在電路111的非導(dǎo)電狀態(tài)期間，晶體管217耦合于焊盤103 (以及受到相對高的電壓水平)。當(dāng)傳輸門201在非導(dǎo)電狀態(tài)(例如，VMPPAD=15V)時，傳輸門203也在非導(dǎo)電狀態(tài)。在晶體管208的柵極處于小于VMID (例如，VMID=1/2VMPPAD減去NMOS閾值電壓)的VDD時，導(dǎo)致晶體管208不導(dǎo)電。在這種情況下，晶體管209也不導(dǎo)電，這是因為晶體管221導(dǎo)電(VMID>VDD)，這使得晶體管209的柵極電壓等于源極電壓。當(dāng)在非導(dǎo)電狀態(tài)時，晶體管208和209的源極到漏極的電壓小于VBIAS2，VBIAS2在那些晶體管的安全操作電壓區(qū)域之內(nèi)。當(dāng)VMPPAD小于或等于VDD時，由于晶體管215不導(dǎo)電(當(dāng)VMPPAD彡VDD時VBIAS2=VDD)以及晶體管217和219導(dǎo)電，因此晶體管207導(dǎo)電。因為啟動信號在這時有效(正如下面解釋的)，晶體管219導(dǎo)電，由此使晶體管219導(dǎo)電以將晶體管217的源極拉到地電平。因為晶體管217的柵極處于VDD (當(dāng)VMPPAD ( VDD時VBIAS2=VDD)，晶體管217導(dǎo)電以將晶體管207的柵極的電壓拉到VSS，導(dǎo)致晶體管207變得導(dǎo)電。此外，當(dāng)VMPPAD小于或等于VDD時，由于晶體管221不導(dǎo)電(VMID小于VDD)以及晶體管223和225導(dǎo)電，因此晶體管209導(dǎo)電。晶體管225導(dǎo)電是因為啟動信號有效，因此使晶體管225導(dǎo)電以將晶體管223的源極拉到地電平。因為晶體管223的柵極處于VDD，晶體管223導(dǎo)電以將晶體管209的柵極的電壓拉到引起晶體管209變得導(dǎo)電的VSS。此夕卜，當(dāng)VMPPAD小于VDD時，因為晶體管205的柵極處于VDD (當(dāng)VMPPAD彡VDD時VBIAS2=VDD)以及晶體管205的漏極和源極低于VDD，晶體管205導(dǎo)電。當(dāng)晶體管205導(dǎo)電時，VMID處于VMPPAD水平。因為晶體管208的柵極處于VDD以及晶體管208的漏極和源極處于小于VDD的VMPPAD (VMID=VMPPAD),因此晶體管208也導(dǎo)電。在顯示的實施例中，雖然MPPAD的電壓水平正好低于或處于VDD，PMOS晶體管控制電路211和213啟動傳輸門201和203處于導(dǎo)電狀態(tài)。在這樣情況下，因為不能充分地導(dǎo)通，NMOS晶體管205和208單獨(dú)不能保證低的電阻路徑。當(dāng)VMPPAD等于VDD時，為了充分地導(dǎo)通，NMOS晶體管205和208的柵極到源極的電壓需要超過高于VDD的閾值電壓。當(dāng)VMPPAD小于VDD超過這些晶體管的閾值電壓時，晶體管205和208充分導(dǎo)電。在顯示的實施例中，晶體管217和晶體管219的層疊結(jié)構(gòu)使晶體管215、217以及219能夠在其安全操作電壓區(qū)域內(nèi)操作。正如前面所陳述的，使晶體管217成為隔離的NMOS晶體管維持晶體管217的漏極到體結(jié)電壓在安全操作電壓區(qū)域內(nèi)。當(dāng)晶體管215導(dǎo)電時晶體管217的漏極處于相對高的電壓時，被配置為源極跟隨配置的晶體管217維持晶體管217的源極處的電壓在低于VBIAS2的NMOS閾值電壓。當(dāng)VMPPAD小于VDD時，自啟動電路214用于使能啟動信號(EN)，以及當(dāng)VMPPAD大于VDD時，無效啟動信號。電路214包括PMOS晶體管231，PM0S晶體管231具有在VBIAS2處偏置的源極、由MPPAD控制的柵極、以及連接到晶體管233的源極的漏極。晶體管233具有連接到MID節(jié)點(diǎn)227的柵極。電路214包括匪OS晶體管235，NMOS晶體管235具有連接 到晶體管219的漏極的柵極和連接到晶體管233的漏極、晶體管219的柵極以及晶體管225的柵極的漏極。晶體管235的漏極提供EN信號。當(dāng)VMPPAD低于VDD時，晶體管231和233導(dǎo)電，這使得在VDD處偏置晶體管219和225的柵極(當(dāng)VMPPAD〈VDD時VBIAS2=VDD)以使這些晶體管導(dǎo)電。導(dǎo)電的晶體管219將晶體管235的柵極拉到零以因此使晶體管235不導(dǎo)電。當(dāng)VMPPAD高于VDD時，晶體管231不導(dǎo)電和晶體管215導(dǎo)電。晶體管217的源極的電壓將會被拉向VBIAS2 (因為晶體管217的源極跟隨配置)。被拉到VBIAS2的晶體管219的漏極使得晶體管235導(dǎo)電，這將啟動信號(EN)拉到VSS。到VSS的啟動信號使晶體管219和225不導(dǎo)電。在一些實施例中，當(dāng)啟動信號處于高電壓時，啟動信號將會被提供給在閃存存儲器107中的開關(guān)電路(未顯示)，開關(guān)電路被用于將閃存存儲器107與焊盤103隔離。一些實施例不包括自啟動電路214。反而當(dāng)VMPPAD等于或小于VDD時，外部提供的啟動信號被用于使晶體管219和225導(dǎo)電。在一些實施例中，在編程之后通過燒斷保險絲而提供啟動信號。圖3是兩個中取聞電路109的實施例的電路圖。兩個中取聞電路109包括分壓器級301，分壓器級301包括PMOS晶體管309、311、313、315、以及317。這些晶體管中的每一個的柵極連接到其漏極。晶體管309和311的體區(qū)被偏置到VBIAS。晶體管313、315以及317的體區(qū)連接到晶體管313的源極。級301被用于將VBIAS線性地劃分為更低的電壓。電路109包括阻抗緩沖器級303，阻抗緩沖器級303包括隔離的NMOS晶體管319，其具有耦合于MPPAD焊盤103的漏極、在VBIAS處偏置的隔離N-阱區(qū)域、以及其體區(qū)和源極連接到節(jié)點(diǎn)331。級303還包括PMOS晶體管321，其源極連接到節(jié)點(diǎn)331、其漏極連接到VSS,以及其體區(qū)連接到VBIAS2。晶體管319的體區(qū)連接到其源極，以便當(dāng)VMPPAD處于相對高電壓(例如，在一個實施例中高于9伏特)時，晶體管319的漏極到體結(jié)在其安全操作電壓區(qū)域內(nèi)。晶體管319和321被實施為源極跟隨配置，以在節(jié)點(diǎn)331處生成大約是VMPPAD —半的電壓。電路109包括兩個“兩個中取高”電路305和307。電路305包括PMOS晶體管323和325以及電路307包括PMOS晶體管329和327。該兩個中取高電路包括兩個輸入和輸出以及在其輸出處提供較高的輸入的電壓。電路305在其輸出節(jié)點(diǎn)(VBIAS2)處提供VDD或節(jié)點(diǎn)331的電壓(大約是VMPPAD的一半)中的較高者。電路307的輸入被連接到電路305的輸出節(jié)點(diǎn)(VBIAS2)和MPPAD。電路307在其輸出節(jié)點(diǎn)(VBIAS)處提供VBIAS2和VMPPAD中的較高者。當(dāng)VMPPAD大于VDD時，VBIAS2一直小于VMPPAD (VMPPAD的1/2)。因此，在這樣的情況下，VBIAS將一直提供VMPPAD。然而，當(dāng)VMPPAD等于或小于VDD時，VBIAS2將等于VDD (因為電路305在節(jié)點(diǎn)VBIAS2處提供VDD或節(jié)點(diǎn)331的電壓大約是VMPPAD的一半)中的較大者。因此，雖然到電路307的輸入處于VBIAS2和VMPPAD，但是電路307在節(jié)點(diǎn)VBIAS處有效地提供VDD和VMPPAD的電壓中的較大者。然而，通過使用VBIAS2作為到電路307的輸入而不是使用VDD，即使當(dāng)VMPPAD處于相對高電壓(例如，高于9伏特)時，晶體管329和327也停留在其安全操作電壓區(qū)域內(nèi)。當(dāng)VMPPAD處于相對高電壓時，其它輸入(VBIA S2)是其電壓的一半。因此，晶體管327和329兩端的電壓僅僅是VMPPAD的一半。如果電路307包括作為輸入的VDD (例如，3伏特)端子，當(dāng)VMPPAD處于非常高的電壓(例如，15伏特)時，晶體管將超載。圖4是顯示了兩個中取高電路111的操作的電壓圖。圖4顯示了相對于VMPPAD的VBIAS和VBIAS2的值(實線所示)。當(dāng)VMPPAD小于VDD (在圖4中顯示了表示VMPPAD的線是虛線)時，VBIAS等于VDD。當(dāng)VMPPAD大于VDD時，則VBIAS等于VMPPAD。當(dāng)在節(jié)點(diǎn)331處的電壓小于VDD (在圖4中顯示了表示VN0DE331的線是虛線)時，VBIAS2電壓等于VDD0當(dāng)節(jié)點(diǎn)331的電壓大于VDD時，VBIAS2等于節(jié)點(diǎn)331處的電壓(例如，大約是VMPPAD的 1/2)。圖5、6以及7分別顯示了 PMOS晶體管501、隔離的NMOS晶體管601、以及NMOS晶體管701的部分截面圖。“S”表示源區(qū)接觸，“G”表示柵極接觸，“D”表示漏區(qū)接觸，以及“B”表示用于偏置體區(qū)的體接觸。在這些圖中，襯底具有P-型摻雜并在VSS處偏置。晶體管601包括隔離的N-阱槽或區(qū)域(在圖6中標(biāo)示為“N-阱”)，隔離的N-阱槽或區(qū)域完全地圍繞P-阱區(qū)域并且將其與襯底(標(biāo)示為“P-襯底”)隔離，因此允許P-阱區(qū)域在不同于襯底的電壓處被偏置。源區(qū)和漏區(qū)是MOSFET的電流電極。柵極是MOSFET的控制電極。圖8顯示了傳輸門電路111的另一個實施例。除了控制NMOS晶體管208和PMOS晶體管209的柵極電壓的電路外，圖8中的實施例電路類似于圖2中的實施例電路。在圖8的實施例中，NMOS晶體管208的柵極被連接到晶體管219的柵極(節(jié)點(diǎn)“EN”)，以接收啟動信號，以及晶體管208的晶體管體區(qū)在VSS處偏置。在一個例子中，晶體管208不是隔離的NMOS晶體管。相反，它類似于圖7中的晶體管701。然而，晶體管208可以是隔離的NMOS晶體管，其中隔離的N-阱區(qū)域被偏置到VDD或VBIAS2。PMOS晶體管209的柵極被連接到晶體管219的漏極，以及晶體管209的晶體管體區(qū)在VBIAS2處偏置。當(dāng)VMPPAD高于VDD時，由于晶體管217的源極跟隨配置，晶體管219的柵極(EN節(jié)點(diǎn))處于VSS電勢以及晶體管219的漏極被維持在低于VBIAS2的NMOS閾值電壓。由于晶體管205的源極跟隨配置，MID節(jié)點(diǎn)227也大約處于低于VBIAS2的NMOS閾值電壓處。這使傳輸門203不導(dǎo)電，這是因為NMOS晶體管208和PMOS晶體管209的柵極-源極電壓是有效的零伏特，且因此晶體管208和209不導(dǎo)電。當(dāng)VMPPAD低于VDD時，晶體管219的柵極(EN節(jié)點(diǎn))處于VDD電勢(當(dāng)VMPPAD彡VDD時VBIAS2=VDD)以及晶體管219的漏極處于VSS電勢。因為NMOS晶體管208的柵極處于VDD電勢和PMOS晶體管209的柵極處于VSS電勢，因此晶體管208和209導(dǎo)電，這使得傳輸門203導(dǎo)電。圖8中的一些實施例不包括自啟動電路214。相反，當(dāng)VMPPAD小于VDD時，外部提供的啟動信號被用于使晶體管219和晶體管208導(dǎo)電。在顯示的或描述的實施例中，控制電路和傳輸門電路是通過MOSFET被實施的。然而，其它實施例或可通過其它類型的晶體管實施的，其它類型的晶體管包括通過其它類型的開關(guān)器件實施的傳輸門。此外，其它實施例可能包括不同數(shù)量的傳輸門。本發(fā)明顯示的和描述的實施例提供了傳輸門電路，其中當(dāng)在非導(dǎo)電模式中時，傳輸門電路兩端的電壓降可以在傳輸門的晶體管的安全操作電壓區(qū)域外，其中傳輸門電路的任何一個晶體管的電壓降不超過其安全操作電壓。因此，傳輸門電路可以以更小的安全操作電壓區(qū)域的晶體管構(gòu)建。在一些實施例中，具有更小的安全操作電壓區(qū)域的晶體管通常更快、更容易制造和/或與具有更高的安全操作電壓區(qū)域相比占有更少的面積。 在一個實施例中，一種傳輸門電路，所述傳輸門電路包括第一傳輸門，包括第一開關(guān)器件，該第一開關(guān)器件具有第一電流電極，第二電流電極以及控制電極；第二傳輸門，包括第二開關(guān)器件，該第二開關(guān)器件具有第一電流電極，第二電流電極以及控制電極，并且其中所述第二開關(guān)器件的第一電流電極耦合于所述第一開關(guān)器件的第二電流電極；第一端子，耦合于所述第一開關(guān)器件的第一電流電極；第二端子，耦合于所述第二開關(guān)器件的第二電流電極；以及控制電路，I禹合于所述第一傳輸門和第二傳輸門，其中在第一模式中，所述控制電路將第一傳輸門和第二傳輸門置于導(dǎo)電狀態(tài)，以在第一端子和第二端子之間提供通過所述第一傳輸門和第二傳輸門的導(dǎo)電路徑，以及當(dāng)所述控制電路在第二模式中時，所述控制電路將第一傳輸門以及第二傳輸門置于非導(dǎo)電狀態(tài)，其中當(dāng)所述控制電路在第二模式中以及第一端子的電壓處于第一開關(guān)器件和第二開關(guān)器件至少其中之一的安全操作電壓區(qū)域之外時，所述第一開關(guān)器件維持在其安全操作電壓區(qū)域內(nèi)以及所述第二開關(guān)器件維持在其安全操作電壓區(qū)域內(nèi)。在集成電路的實施例中，一種在集成電路中使用的方法，所述集成電路包括第一端子，I禹合于所述第一端子的傳輸門電路，I禹合于所述傳輸門電路的第一電路，所述方法包括當(dāng)?shù)谝欢俗拥碾妷禾幱诨虻陀诘谝浑妷簳r，將所述傳輸門電路置于導(dǎo)電狀態(tài)以在所述第一端子和所述第一電路之間提供通過傳輸門電路的導(dǎo)電路徑。當(dāng)所述第一端子的電壓高于第一電壓時，所述方法還包括將所述傳輸門電路置于非導(dǎo)電狀態(tài)，其中所述第一電路與所述第一端子隔離；以及當(dāng)所述第一端子的電壓在所述傳輸門電路內(nèi)的至少一個晶體管的安全操作電壓以外時，維持所述傳輸門電路內(nèi)的每個晶體管在其安全操作電壓區(qū)域內(nèi)。在另一個實施例中，一種傳輸門電路，包括第一傳輸門，具有第一端子和第二端子，并且包括第一 NMOS晶體管和第一 PMOS晶體管。第一 NMOS晶體管并聯(lián)耦合于第一 PMOS晶體管。第一 NMOS晶體管的控制電極耦合于第一偏置電壓的端子。第二傳輸門，具有第三端子和第四端子，并且包括第二 NMOS晶體管和第二 PMOS晶體管，第二 NMOS晶體管并聯(lián)耦合于第二 PMOS晶體管,并且其中第三端子稱合于第二端子；第三PMOS晶體管,具有稱合于第一端子的第一電流電極，稱合于第一 PMOS晶體管的控制電極的第二電流電極，以及具有率禹合于第一偏置電壓的端子的控制電極；第三NMOS晶體管,具有稱合于第三PMOS晶體管的第二電流電極的第一電流電極，第二電流電極，以及耦合于第一偏置電壓的端子的控制電極；以及第四NMOS晶體管，具有耦合于第三匪OS晶體管的第二電流電極的第一電流電極，第二電流電極，以及被耦合用于接收啟動信號的控制電極，其中當(dāng)啟動信號被使能時，第一傳輸門和第二傳輸門中的每一個被置于導(dǎo)電狀態(tài)，以在第一端子和第四端子之間提供通過第一傳輸門和第二傳輸門的導(dǎo)電路徑，以及當(dāng)啟動信號被無效時，第一傳輸門和第二傳輸門中的每一個被置于非導(dǎo)電狀態(tài)。
雖然本發(fā)明的特定實施例被顯示和描述了，本領(lǐng)域所屬技術(shù)人員將認(rèn)識到基于本專利所教之內(nèi)容，在不脫離本發(fā)明以及其寬范圍條件下或可做進(jìn)一步的修改和變化。因此，所附權(quán)利要求范圍將包括這些修改和變化，就像列入本發(fā)明真正的精神和范圍內(nèi)。
權(quán)利要求
1.一種傳輸門電路,所述傳輸門電路包括 第一傳輸門，包括第一開關(guān)器件，該第一開關(guān)器件具有第一電流電極，第二電流電極以及控制電極； 第二傳輸門，包括第二開關(guān)器件，該第二開關(guān)器件具有第一電流電極，第二電流電極以及控制電極，并且其中所述第二開關(guān)器件的第一電流電極耦合于所述第一開關(guān)器件的第二電流電極； 第一端子，稱合于所述第一開關(guān)器件的第一電流電極； 第二端子，耦合于所述第二開關(guān)器件的第二電流電極；以及 控制電路，耦合于所述第一傳輸門和第二傳輸門，其中在第一模式中，所述控制電路將第一傳輸門和第二傳輸門置于導(dǎo)電狀態(tài)，以在第一端子和第二端子之間提供通過所述第一傳輸門和第二傳輸門的導(dǎo)電路徑，以及當(dāng)所述控制電路在第二模式中時，所述控制電路將第一傳輸門以及第二傳輸門置于非導(dǎo)電狀態(tài)，其中當(dāng)所述控制電路在第二模式中以及第一端子的電壓處于第一開關(guān)器件和第二開關(guān)器件至少其中之一的安全操作電壓區(qū)域之外時，所述第一開關(guān)器件維持在其安全操作電壓區(qū)域內(nèi)以及所述第二開關(guān)器件維持在其安全操作電壓區(qū)域內(nèi)。
2.根據(jù)權(quán)利要求I的傳輸門電路，其中所述第一開關(guān)器件的特征進(jìn)一步在于作為第一PMOS晶體管，并且其中所述第二開關(guān)器件特征進(jìn)一步在于作為第二 PMOS晶體管，其中所述第一傳輸門包括并聯(lián)耦合于第一開關(guān)器件的第一 NMOS晶體管以及所述第二傳輸門包括并聯(lián)耦合于第二開關(guān)器件的第二 NMOS晶體管。
3.根據(jù)權(quán)利要求2的傳輸門電路,其中所述第一NMOS晶體管的控制電極稱合于第一偏置電壓的端子，并且其中所述第二 NMOS晶體管的控制電極耦合于第二偏置電壓的端子。
4.根據(jù)權(quán)利要求3的傳輸門電路，其中所述第一偏置電壓是所述第一端子的電壓的大約一半和所述第二偏置電壓構(gòu)成的組中的較大電壓。
5.根據(jù)權(quán)利要求I的傳輸門電路，其中所述第一開關(guān)器件的特征進(jìn)一步在于作為第一PMOS晶體管，并且其中所述第二開關(guān)器件特征進(jìn)一步在于作為第二 PMOS晶體管，其中所述控制電路包括 第三PMOS晶體管，具有耦合于所述第一開關(guān)器件的第一電流電極的第一電流電極，耦合于所述第一 PMOS晶體管的控制電極的第二電流電極，以及耦合于第一偏置電壓的端子的控制電極。
6.根據(jù)權(quán)利要求5的傳輸門電路，其中所述控制電路還包括 第一 NMOS晶體管，具有耦合于所述第一 PMOS晶體管的控制電極的第一電流電極，第二電流電極，以及耦合于所述第一偏置電壓的端子的控制電極；以及 第二NMOS晶體管，具有耦合于所述第一NMOS晶體管的第二電流電極的第一電流電極，耦合于接地端子的第二電流電極，以及被耦合用于接收啟動信號的控制電極。
7.根據(jù)權(quán)利要求6的傳輸門電路，其中當(dāng)所述第一端子的電壓處于或低于所述第一偏置電壓時，所述啟動信號被使能，以及響應(yīng)于使能的啟動信號，所述第一 PMOS晶體管變得導(dǎo)電。
8.根據(jù)權(quán)利要求6的傳輸門電路，其中當(dāng)所述第一端子的電壓高于所述第一偏置電壓時，所述啟動信號被無效，以及響應(yīng)于被無效的啟動信號，所述第一 PMOS晶體管變得不導(dǎo)電。
9.根據(jù)權(quán)利要求6的傳輸門電路，其中所述控制電路還包括 第四PMOS晶體管，具有被耦合用于接收所述第一偏置電壓的第一電流電極，耦合于所述第一端子的控制電極，以及第二電流電極； 第五PMOS晶體管,具有稱合于第四PMOS晶體管的第二電流電極的第一電流電極,I禹合于所述第一開關(guān)器件的第二電流電極的控制電極，以及第二電流電極；以及 第三NMOS晶體管，具有耦合于所述第五PMOS晶體管的第二電流電極以及耦合于所述第二 NMOS晶體管的控制電極的第一電流電極，耦合于所述第一 NMOS晶體管的第二電流電極的控制電極，以及耦合于接地端子的第二電流電極。
10.根據(jù)權(quán)利要求6的傳輸門電路，其中所述第二PMOS晶體管的控制電極耦合于所述第一 NMOS晶體管的第二電流電極。
11.一種在集成電路中使用的方法，所述集成電路包括第一端子，耦合于所述第一端子的傳輸門電路，I禹合于所述傳輸門電路的第一電路，所述方法包括 當(dāng)?shù)谝欢俗拥碾妷禾幱诨虻陀诘谝浑妷簳r，將所述傳輸門電路置于導(dǎo)電狀態(tài)以在所述第一端子和所述第一電路之間提供通過傳輸門電路的導(dǎo)電路徑； 當(dāng)所述第一端子的電壓高于第一電壓時，所述方法還包括 將所述傳輸門電路置于非導(dǎo)電狀態(tài)，其中所述第一電路與所述第一端子隔離；以及 當(dāng)所述第一端子的電壓在所述傳輸門電路內(nèi)的至少一個晶體管的安全操作電壓以外時，維持所述傳輸門電路內(nèi)的每個晶體管在其安全操作電壓區(qū)域內(nèi)。
12.根據(jù)權(quán)利要求11的方法，其中當(dāng)所述第一端子的電壓處于或低于第一電壓時，在所述第一端子和第一電路之間傳輸模擬信號。
13.根據(jù)權(quán)利要求11的方法，其中所述集成電路還包括耦合于第一端子的存儲器，所述方法還包括 提供電源電壓給所述存儲器使用的所述第一端子，其中所述電源電壓高于所述第一電壓以及在所述傳輸門電路內(nèi)的至少一個晶體管的安全操作電壓以外；以及 通過所述傳輸門電路在所述第一端子和第一電路之間傳輸I/o信號,其中所述第一端子處的I/o信號的電壓小于或等于所述第一電壓。
14.根據(jù)權(quán)利要求13的方法,其中所述傳輸門電路包括第一傳輸門，其串聯(lián)I禹合于第二傳輸門，其中第一傳輸門和第二傳輸門中的每一個包括并聯(lián)耦合的NMOS晶體管和PMOS晶體管，并且其中所述方法還包括 當(dāng)在所述第一端子和第一電路之間傳輸I/o信號時將PMOS晶體管置于導(dǎo)電狀態(tài)。
15.根據(jù)權(quán)利要求14的方法，還包括 當(dāng)施加編程電壓到用于對所述存儲器編程的第一端子時，使用所述第一端子的電壓以及位于所述第一傳輸門和第二傳輸門電路之間的電路節(jié)點(diǎn)的電壓，以將所述PMOS晶體管置于非導(dǎo)電狀態(tài)。
16.—種傳輸門電路,包括 第一傳輸門，具有第一端子和第二端子，并且包括第一 NMOS晶體管和第一 PMOS晶體管，第一 NMOS晶體管并聯(lián)耦合于第一 PMOS晶體管，其中第一 NMOS晶體管的控制電極耦合于第一偏置電壓的端子；第二傳輸門，具有第三端子和第四端子，并且包括第二 NMOS晶體管和第二 PMOS晶體管，第二 NMOS晶體管并聯(lián)耦合于第二 PMOS晶體管，并且其中第三端子耦合于第二端子；第三PMOS晶體管，具有耦合于第一端子的第一電流電極，耦合于第一PMOS晶體管的控制電極的第二電流電極，以及具有耦合于第一偏置電壓的端子的控制電極； 第三NMOS晶體管,具有稱合于第三PMOS晶體管的第二電流電極的第一電流電極,第二電流電極，以及耦合于第一偏置電壓的端子的控制電極；以及 第四NMOS晶體管，具有耦合于第三NMOS晶體管的第二電流電極的第一電流電極，第二電流電極，以及被耦合用于接收啟動信號的控制電極，其中當(dāng)啟動信號被使能時，第一傳輸門和第二傳輸門中的每一個被置于導(dǎo)電狀態(tài)，以在第一端子和第四端子之間提供通過第一傳輸門和第二傳輸門的導(dǎo)電路徑，以及當(dāng)啟動信號被無效時，第一傳輸門和第二傳輸門中的每一個被置于非導(dǎo)電狀態(tài)。
17.根據(jù)權(quán)利要求16的傳輸門電路,還包括 第四PMOS晶體管，包括耦合于第三PMOS晶體管的控制電極的第一電流電極，耦合于第一端子的控制電極，以及第二電流電極； 第五PMOS晶體管,包括稱合于第四PMOS晶體管的第二電流電極的第一電流電極,I禹合于第二端子的控制電極，以及耦合于第四NMOS晶體管的控制電極的第二電流電極；以及第五NMOS晶體管,包括稱合于第五PMOS晶體管的第二電流電極的第一電流電極,I禹合于第四NMOS晶體管的第一電流電極的控制電極，以及第二電流電極。
18.根據(jù)權(quán)利要求16的傳輸門電路，其中第一PMOS晶體管和第三PMOS晶體管中的每一個的體端子耦合于第三偏置電壓的端子，其中第一偏置電壓是從第一端子的電壓的大約一半和第二偏置電壓中選擇的較大電壓，以及第三偏置電壓是從第一偏置電壓和第一端子的電壓中選擇的較大電壓。
19.根據(jù)權(quán)利要求18的傳輸門電路，還包括 第四PMOS晶體管，具有被耦合用于接收第一端子的電壓的大約一半的第一電流電極，耦合于第二偏置電壓的端子的控制電極，以及耦合于第一偏置電壓的端子以提供第一偏置電壓的第二電流電極； 第五PMOS晶體管,具有稱合于第二偏置電壓的端子的第一電流電極,稱合于第四PMOS晶體管的第一電流電極的控制電極，以及耦合于第四PMOS晶體管的第二電流電極的第二電流電極； 第六PMOS晶體管,具有稱合于第五PMOS晶體管的第二電流電極的第一電流電極,I禹合于第一端子的控制電極，以及耦合于第三偏置電壓的端子以提供第三偏置電壓的第二電流電極；以及 第七PMOS晶體管，具有耦合于第六PMOS晶體管的控制電極的第一電流電極，耦合于第六PMOS晶體管的第一電流電極的控制電極，以及耦合于第六PMOS晶體管的第二電流電極的第二電流電極。
20.根據(jù)權(quán)利要求16的傳輸門電路，還包括 第四PMOS晶體管，包括耦合于第三端子的第一電流電極，耦合于第二偏置電壓的端子的控制電極，以及耦合于第二 PMOS晶體管的控制電極的第二電流電極；以及 第五晶體管，包括稱合于第四PMOS晶體管的第二電流電極的第一電流電極,稱合于第四NMOS晶體管的第二電流電極的第二電流電極，以及被耦合用于接收啟動信號的控制電極； 其中第二 NMOS晶體管的控制電極耦合于第二偏置電壓的端子。
21.根據(jù)權(quán)利要求16的傳輸門電路，其中第一NMOS晶體管和第三NMOS晶體管的特征在于作為隔離的NMOS晶體管，其每一個具有耦合于第三偏置電壓的端子的隔離N-阱區(qū)域，第三偏置電壓是第一端子的電壓和第二偏置電壓構(gòu)成的組中的較大電壓。
22.根據(jù)權(quán)利要求16的傳輸門電路，其中 第二 PMOS晶體管的控制電極耦合于第三NMOS晶體管的第二電流電極； 其中第二 NMOS晶體管的控制電極被耦合用于接收啟動信號。
全文摘要
傳輸門電路(11)包括第一傳輸門(201)，具有第一開關(guān)器件(205)串聯(lián)耦合于第二傳輸門(203)，具有第二開關(guān)器件，以及將第一傳輸門電路和第二傳輸門電路放置到導(dǎo)電狀態(tài)以提供通過第一傳輸門和第二傳輸門的導(dǎo)電路徑的控制電路。當(dāng)?shù)谝欢俗拥碾妷焊哂诘谝浑妷核揭约霸谥辽俚谝缓偷诙_關(guān)器件的安全操作電壓區(qū)域外時，第一開關(guān)器件維持在其安全操作電壓區(qū)域內(nèi)以及第二開關(guān)器件維持在其安全操作電壓區(qū)域內(nèi)。
文檔編號H03K17/16GK102959863SQ201180032138
公開日2013年3月6日 申請日期2011年5月9日 優(yōu)先權(quán)日2010年6月28日
發(fā)明者M·A·斯托金戈, J·A·卡瑪雷納, 張文忠 申請人:飛思卡爾半導(dǎo)體公司