專利名稱：δ-σ調(diào)制器與信號(hào)處理系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
一般地講，本公開專利涉及一種用于無線通信的接收器，具體地講，本公開專利涉及一種適用于音頻設(shè)備和醫(yī)學(xué)測(cè)量儀器的連續(xù)時(shí)間s-σ調(diào)制器與信號(hào)處理系統(tǒng)。
背景技術(shù)：
圖I描述了 δ - σ調(diào)制器的基本結(jié)構(gòu)。圖I中的δ -ο調(diào)制器I由過濾器FLT、計(jì)量器Quan、以及數(shù)字-模擬轉(zhuǎn)換器DACl構(gòu)成。δ - σ調(diào)制器I構(gòu)成包括數(shù)字-模擬(DA)轉(zhuǎn)換器DACl和過濾器FLT的反饋調(diào)制器，其中，過濾器FLT用于過濾信號(hào)頻帶(即，低于計(jì)量器的取樣頻率的頻帶頻率)中的計(jì)量器Quan所生成的量化噪音，以提高信噪比(SNR)。如果過濾器FLT為連續(xù)時(shí)間型，則調(diào)制器用作連續(xù)時(shí)間δ -σ調(diào)制器；如果過濾器FLT為離散時(shí)間型，則調(diào)制器用作離散時(shí)間δ-σ調(diào)制器。把過濾器FLT設(shè)計(jì)為在信號(hào)頻帶中具有高增益，以穩(wěn)定地平衡量化噪音衰減。圖2描述了具有一條零-階反饋路徑的δ-σ調(diào)制器的典型結(jié)構(gòu)。在連續(xù)時(shí)間δ-σ調(diào)制器中，把計(jì)量器Quan和數(shù)字-模擬轉(zhuǎn)換器DACl所導(dǎo)致的反饋信號(hào)中的延遲稱為過回路延遲(ELD)。如果出現(xiàn)過回路延遲，則這一延遲可能會(huì)明顯降低δ-σ調(diào)制器的穩(wěn)定性。為了避免不穩(wěn)定性，通常添加一條包括數(shù)字-模擬轉(zhuǎn)換器DACO和權(quán)重k0的反饋路徑PathO，如圖2中所示。這一技術(shù)用于補(bǔ)償因回路延遲(ELD)所產(chǎn)生的信號(hào)延遲，并且用于增強(qiáng)穩(wěn)定性。圖3和4為結(jié)構(gòu)圖，描述了通常連續(xù)時(shí)間第三階δ-σ調(diào)制器的典型結(jié)構(gòu)。把圖3中的δ-σ調(diào)制器IB稱為反饋調(diào)制器，把圖4中的δ-σ調(diào)制器IC稱為前饋調(diào)制器。每一個(gè)調(diào)制器配有一條零-階反饋路徑PathO。應(yīng)該加以注意的是，在把加法器定位在積分器的上行位置(例如，圖3中的加法器ADDl和積分器INT1)的情況下，當(dāng)制作于電路中時(shí)，通常把所述兩者作為整體部件加以形成。另一方面，在一個(gè)或多個(gè)加法器的下行位置緊跟計(jì)量器(例如，在圖3中的加法器ADDQ的下行位置緊跟計(jì)量器Quan的或者在圖4中的加法器ADDl和ADDQ的下行位置緊跟計(jì)量器Quan)的情況下，難以整體地形成這些部件。如果使用諸如圖5中所示的具有運(yùn)算跨導(dǎo)放大器(OTA) I和電阻元件Rl、R2以及Radd的模擬加法器(ANLADD)實(shí)現(xiàn)調(diào)制器，則可能增大電路規(guī)模和能耗。因此，如果使用微分器DIFFl構(gòu)造過濾器FLT2D，如圖6中所示，則可以把圖4中的加法器ADDl移至緊接末級(jí)積分器INT3的上行位置(即，末級(jí)積分器INT3的輸入側(cè))，并且不會(huì)改變過濾器的特性。需要緊接計(jì)量器Quan上行位置的加法器ADDQ還提供零-階反饋路徑PathO。另夕卜，也可以使用微分器把這一加法器移至緊接末級(jí)積分器INT3的上行位置。圖7和8描述了圖3和6中所示的無定位在計(jì)量器上行位置的加法器的調(diào)制器的典型結(jié)構(gòu)。圖7描述了消除了計(jì)量器上行位置加法器的反饋型連續(xù)時(shí)間第三階δ-σ調(diào)制器的典型結(jié)構(gòu)。圖8描述了也消除了計(jì)量器上行位置加法器的前饋型連續(xù)時(shí)間第三階δ-σ調(diào)制器的典型結(jié)構(gòu)。圖9描述了如何實(shí)現(xiàn)構(gòu)成圖8中調(diào)制器的一部分的加法器ADD1、積分器ΙΝΤ3、微分器DIFFO與DIFFl、以及權(quán)重k0、kl、k2與k3。圖9中的包括運(yùn)算跨導(dǎo)放大器0ΤΑ、電阻元件Rk2與Rk3、以及電容器Ck(l、Ckl與Cint3的電路2，實(shí)現(xiàn)了包含加法器ADD1、積分器INT3、微分器DIFFO與DIFF1、以及權(quán)重k0、kl、 k2與k3的圖8中的部分。在圖9的電路2中，按相應(yīng)于輸入電壓V2與V3的方式，使用流經(jīng)電阻元件Rk2與Rk3的電流向積分電容器Cint3充電，從而實(shí)現(xiàn)了積分動(dòng)作。與此同時(shí)，使用電容器Cktl與Ckl，而不是電阻器，實(shí)現(xiàn)圖8中的微分器DIFFO與DIFFl。圖8中的數(shù)字-模擬轉(zhuǎn)換器DACO為線電壓輸出型。如果把δ-σ調(diào)制器作為多比特輸出型、把數(shù)字-模擬轉(zhuǎn)換器DACO作為輸出LSB的并行DAC配置加以實(shí)現(xiàn)，則也并行地、按陣列形式排列圖9中的電容器Ck(l。下列表達(dá)式給出了可施用于圖9中的電路的輸入/輸出關(guān)系表達(dá)式V-=》· V1 +· V2 + · VDACout < I >
^mt 3S-^k2^mt3S-^k3^mt3^mt 3(I)從以上的表達(dá)式(I)可以看出，構(gòu)成一條路徑的微分器和積分器互相抵消，從而能夠由電容比表示該路徑的增益。由于芯片中一種類型的元件的差異(局部差異)通常小于芯片之間的差異(總體差異)，所以能夠高精度地實(shí)現(xiàn)電容比所確定的增益。關(guān)于這一點(diǎn)，請(qǐng)讀者參見W. Yang、ff. Schofield、H. Shibata、S. Korrapati>A-ShaiktuPiAbaskharouruD-Ribnei^YiA IOOmff IOMHz-Bff CT Δ Σ Modulator with 87dB DR and 91 DBc MD”，ISSCC Dig. Tech，論文，第 498 499 頁，2008 年 2 月(以下，將其稱為非專利文檔I)。

發(fā)明內(nèi)容
然而，上述表達(dá)式(I)的第二和第三項(xiàng)具有由所涉及的電阻和電容的乘積的倒數(shù)所決定的它們的積分路徑的增益。假設(shè)將不同的元件加以組合，則芯片之間的增益差異十分明顯。不僅圖9中所示的部分如此，所有積分器也同樣如此。積分器之間的增益的差異也會(huì)導(dǎo)致過濾器特性的明顯變化。進(jìn)而，更易導(dǎo)致δ-σ調(diào)制器的穩(wěn)定性和量化噪音衰減特性的劣化。為了彌補(bǔ)芯片之間差異的不利影響，以及為了獲得所希望的積分器增益，通常必須進(jìn)行調(diào)整電阻和電容值的校準(zhǔn)。由于芯片之間的差異基本類似于同一類型元件之間的差異，所以兩者的調(diào)整倍增系數(shù)相同。于是，通常的做法是，向每一元件發(fā)送與用于實(shí)現(xiàn)調(diào)整的切換器設(shè)置相同的校準(zhǔn)代碼。就通過這樣的校準(zhǔn)調(diào)整電路的情況而言，可以進(jìn)行多種選擇。[用于調(diào)整電容的結(jié)構(gòu)]圖10為相應(yīng)于圖8的結(jié)構(gòu)圖的電路圖，該電路圖描述了用于通過校準(zhǔn)調(diào)整所有電容器的典型的結(jié)構(gòu)。為了調(diào)整積分器INT的增益，可以調(diào)整它們的電阻值，也可以調(diào)整它們的電容值。通常是調(diào)整電容值，而不是電阻值。最好是調(diào)整電容值，其原因在于以下兩個(gè)方面易于根據(jù)電阻值生成數(shù)字-模擬轉(zhuǎn)換器IDACl的參照電流，而且使用切換器改變電阻值容易受到開關(guān)電阻或者它們的非線性特性的影響。在這樣的情況下，會(huì)減小零-階反饋路徑的電容器CkO的電容值。因此，如果把電容值設(shè)置為隨切換器加以改變，則切換器的寄生電容可能影響零-階反饋路徑的增益和頻率特性，從而會(huì)降低S-σ調(diào)制器的穩(wěn)定性。由于在多比特輸出δ-σ調(diào)制器中并行地、按陣列排列電容器Cktl，如圖9中所示，所以所述調(diào)制器中存在眾多需要加以切換的元件。這可能會(huì)導(dǎo)致電路規(guī)模的增大。為了避免產(chǎn)生過大的電路，可以不校準(zhǔn)零-階反饋路徑的電容器CkO。然而，就結(jié)果而言，這一設(shè)置也不能確保穩(wěn)定性。出于這些原因，如果為穩(wěn)定性留有大的容限，則通常需要在δ-σ調(diào)制器的低SNR和大電路規(guī)模或者高耗電流之間進(jìn)行折衷。圖11為描述了其中使用以上所引用的非專利文獻(xiàn)I中所公開的校準(zhǔn)機(jī)制僅調(diào)整末級(jí)積分器的電阻值的實(shí)例的電路圖。圖11中的電路為這樣的電路其中，僅末級(jí)積分器調(diào)整了其電阻值，以避免以上參照?qǐng)D10所討論的問題。在第三階δ-σ調(diào)制器的情況下，例如，相應(yīng)的電路可以為圖12中所示的電路。在這一情況下，不需要切換零-階反饋路徑的電容器CkO，但會(huì)增大開關(guān)電阻的影響。如果δ-σ調(diào)制器的階數(shù)偏高，則可能需要轉(zhuǎn)換眾多的元件。在這些情況下，特別需要維持δ-σ調(diào)制器穩(wěn)定性，而電路規(guī)模、能耗以及失真度均幾乎不增大的校準(zhǔn)結(jié)構(gòu)。因此，本公開專利旨在提供一種用于實(shí)現(xiàn)能夠維持δ-σ調(diào)制器穩(wěn)定性，而不增大其電路規(guī)模、能耗以及失真度的校準(zhǔn)結(jié)構(gòu)的δ-σ調(diào)制器與信號(hào)處理系統(tǒng)。
根據(jù)本公開專利的實(shí)施例，提供了一種δ-σ調(diào)制器，其包括多個(gè)積分器，將它們配置為級(jí)聯(lián)地連接于模擬信號(hào)的輸入端；計(jì)量器，將其配置為能夠?qū)碜运龆鄠€(gè)積分器中的末級(jí)積分器的輸出信號(hào)進(jìn)行量化，以輸出數(shù)字信號(hào)；零-階反饋路徑，將其配置為能夠補(bǔ)償計(jì)量器輸出中的內(nèi)部回路延遲；以及電壓輸出型數(shù)字-模擬轉(zhuǎn)換器，將其配置為定位在零-階反饋路徑上，并且能夠把來自計(jì)量器的輸出數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)。在δ - σ調(diào)制器中，按電容，把電壓輸出型數(shù)字-模擬轉(zhuǎn)換器連接于末級(jí)積分器，并且根據(jù)所提交的校準(zhǔn)代碼切換輸出幅度。根據(jù)本公開專利的另一個(gè)實(shí)施例，提供了一種信號(hào)處理系統(tǒng)，其包括δ-σ調(diào)制器，該δ-σ調(diào)制器具有用于把來自模擬信號(hào)處理系統(tǒng)的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)的模擬-數(shù)字轉(zhuǎn)換功能。δ-σ調(diào)制器包括多個(gè)積分器，將它們配置為級(jí)聯(lián)地連接于模擬信號(hào)的輸入端；計(jì)量器，將其配置為能夠?qū)碜运龆鄠€(gè)積分器中的末級(jí)積分器的輸出信號(hào)進(jìn)行量化，以輸出數(shù)字信號(hào)；一條零-階反饋路徑，將其配置為能夠補(bǔ)償計(jì)量器輸出中的內(nèi)部回路延遲；以及電壓輸出型數(shù)字-模擬轉(zhuǎn)換器，將其配置為定位在零-階反饋路徑上，并且能夠把來自計(jì)量器的輸出數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)。按電容，把電壓輸出型數(shù)字-模擬轉(zhuǎn)換器連接于末級(jí)積分器，并且根據(jù)所提交的校準(zhǔn)代碼切換輸出幅度。根據(jù)按以上簡要描述所具體化的本公開專利，能夠?qū)崿F(xiàn)一種可以維持δ-σ調(diào)制器穩(wěn)定性，而不增大其電路規(guī)模、能耗以及失真度的校準(zhǔn)結(jié)構(gòu)。


通過閱讀以下描述以及附圖，本公開專利的進(jìn)一步的特性與優(yōu)點(diǎn)將變得十分明顯,其中圖I示意性地描述了 δ - σ調(diào)制器的基本結(jié)構(gòu)；圖2示意性地描述了具有一條零-階反饋路徑的δ - σ調(diào)制器的典型結(jié)構(gòu)；圖3為描述了構(gòu)成反饋δ - σ調(diào)制器的通常連續(xù)時(shí)間第三階δ - σ調(diào)制器的電路圖；圖4為描述了構(gòu)成前饋δ-σ調(diào)制器的通常連續(xù)時(shí)間第三階δ-σ調(diào)制器的電路圖；圖5為描述了通常連續(xù)時(shí)間模擬加法器的電路圖；圖6為描述了其中上行定位積分器的前饋連續(xù)時(shí)間第三階δ - σ調(diào)制器典型結(jié)構(gòu)的電路圖；圖7為描述了無定位在計(jì)量器上行位置的加法器的反饋型連續(xù)時(shí)間第三階δ - σ調(diào)制器典型結(jié)構(gòu)的電路圖；圖8為描述了無定位在計(jì)量器上行位置的加法器的前饋型連續(xù)時(shí)間第三階δ - σ調(diào)制器典型結(jié)構(gòu)的電路圖；圖9示意性地描述了如何實(shí)現(xiàn)作為圖8中一部分結(jié)構(gòu)的加法器ADD1、積分器ΙΝΤ3、微分器DIFFO與DIFFl、以及權(quán)重k0、kl、k2與k3。圖10為描述了相應(yīng)于圖8的電路圖的電路圖，該電路圖描述了用于通過校準(zhǔn)調(diào)整所有電容器的典型的結(jié)構(gòu)；圖11為描述了使用以上所引用的非專利文獻(xiàn)I中所公開的校準(zhǔn)機(jī)制僅調(diào)整末級(jí)積分器的電阻值的典型結(jié)構(gòu)的電路圖；圖12為描述了采用圖11的電路系統(tǒng)的第三階δ-σ調(diào)制器典型結(jié)構(gòu)的電路圖；圖13為描述了構(gòu)成本公開專利第一實(shí)施例，并且包括校準(zhǔn)功能的δ - σ調(diào)制器整體結(jié)構(gòu)的電路圖；圖14為描述了用于校準(zhǔn)的輸出范圍可變數(shù)字-模擬轉(zhuǎn)換器典型結(jié)構(gòu)的電路圖；圖15示意性地描述了切換用于校準(zhǔn)的電阻器的典型結(jié)構(gòu)；
圖16示意性地描述了切換用于校準(zhǔn)的電容器的典型結(jié)構(gòu)；圖17為描述了構(gòu)成本公開專利第二實(shí)施例，并且具有一條用于延遲補(bǔ)償?shù)姆答伮窂降那梆佭B續(xù)時(shí)間第三階δ-σ調(diào)制器整體結(jié)構(gòu)的電路圖；圖18為描述了構(gòu)成本公開專利第三實(shí)施例，并且具有一條用于延遲補(bǔ)償?shù)姆答伮窂降姆答佭B續(xù)時(shí)間第三階δ-σ調(diào)制器整體結(jié)構(gòu)的電路圖；圖19為描述了構(gòu)成本公開專利第四實(shí)施例，并且具有一條用于延遲補(bǔ)償?shù)姆答伮窂降那梆佭B續(xù)時(shí)間第三階δ-σ調(diào)制器整體結(jié)構(gòu)電路圖；以及圖20為描述了構(gòu)成本公開專利第五實(shí)施例的信號(hào)處理系統(tǒng)典型結(jié)構(gòu)的結(jié)構(gòu)圖。
具體實(shí)施例方式以下，將參照附圖描述本公開專利的一些優(yōu)選實(shí)施例。將按下列標(biāo)題進(jìn)行描述I.第一實(shí)施例2.第二實(shí)施例3.第三實(shí)施例4.第四實(shí)施例5.第五實(shí)施例〈I.第一實(shí)施例>[δ-σ調(diào)制器的第一整體結(jié)構(gòu)]圖13為描述了構(gòu)成本公開專利第一實(shí)施例，并且包括校準(zhǔn)功能的δ - σ調(diào)制器10整體結(jié)構(gòu)的電路圖。如圖13中所示，構(gòu)成第一實(shí)施例的δ-σ調(diào)制器10具有過濾器FLT11、計(jì)量器Quanll、構(gòu)成補(bǔ)償部分的電壓輸出型數(shù)字-模擬轉(zhuǎn)換器VDAC10、以及用于向輸入側(cè)反饋的數(shù)字-模擬轉(zhuǎn)換器DAClI。把圖13中的δ - σ調(diào)制器10構(gòu)造為接收微分輸入信號(hào)的電路。在圖13中，參照字符Vinp代表正(+)模擬輸入信號(hào)、Vinm代表負(fù)(-)模擬信號(hào)、Vout代表數(shù)字輸出信號(hào)。δ-σ調(diào)制器10配有第一模擬信號(hào)輸入端TVinp、第二模擬信號(hào)輸入端TVinm、以及輸出端TVout，如圖13中所示。過濾器FLTll具有作為緊定位在計(jì)量器Quanll的上行位置的末級(jí)積分器的第一積分器INT11、包括至少一個(gè)積分器的過濾器部件FP11、以及連接于過濾器部件FPll輸出端的電阻器Rll與R12。另外，圖13中的結(jié)構(gòu)還具有可施用于前饋調(diào)制器的前饋路徑FFWll和FFW12。不僅可以把此處所公開的技術(shù)施用于前饋調(diào)制器，也可以將其施用于反饋型，如以下將加以討論的。第一積分器INTl I具有用于處理微分輸入/輸出的運(yùn)算放大器OTAl I、以及電容器Cintll 與 Cintl2。運(yùn)算放大器OTAll具有其分別連接于電阻器Rll與R12的正輸入端(未反轉(zhuǎn)的輸 入端+)與負(fù)輸入端(反轉(zhuǎn)的輸入端-)。運(yùn)算放大器OTAll具有其分別連接于計(jì)量器Quanll的正輸入端與負(fù)輸入端的正輸出端與負(fù)輸出端。另外，還把電容器Cintll連接在運(yùn)算放大器OTAll的負(fù)輸出端和正輸入端之間。把電容器Cintl2連接在運(yùn)算放大器OTAll的正輸出端和負(fù)輸入端之間。可以按所希望的任何適當(dāng)?shù)姆绞綐?gòu)造圖13中過濾器FLTll的其余部分。例如，積分器內(nèi)部的增益均可以通過積分電容器切換加以校準(zhǔn)。作為選擇，也可以通過電阻切換校準(zhǔn)增益。在δ-σ調(diào)制器10中，把計(jì)量器Quanll的輸出端連接于數(shù)字信號(hào)的輸出端Tout。把數(shù)字信號(hào)反饋于電壓輸出型數(shù)字-模擬轉(zhuǎn)換器VDAC10，并且反饋于數(shù)字-模擬轉(zhuǎn)換器DAClI。把δ-σ調(diào)制器10作為具有用于補(bǔ)償因反饋回路延遲(過度回路延遲)所導(dǎo)致的穩(wěn)定性劣化的零-階反饋路徑PathlO的連續(xù)時(shí)間δ-σ調(diào)制器加以形成。把電壓輸出型數(shù)字-模擬轉(zhuǎn)換器VDAClO連接于零-階反饋路徑PathlO。 把δ-σ調(diào)制器10作為通過最終階段第一積分器INTll與電壓輸出型數(shù)字-模擬轉(zhuǎn)換器VDAClO的電容耦合實(shí)現(xiàn)零-階反饋路徑PathlO的連續(xù)時(shí)間δ - σ調(diào)制器加以形成。S卩，把電容器Cktll連接在電壓輸出型數(shù)字-模擬轉(zhuǎn)換器VDAClO的第一輸出端Tvdaq一方和構(gòu)成第一積分器INTll部分的運(yùn)算放大器OTAll的正輸入端另一方之間。同樣，把電容器Cktl2連接在電壓輸出型數(shù)字-模擬轉(zhuǎn)換器VDAClO的第二輸出端TVDac2 一方和構(gòu)成第一積分器INTll部分的運(yùn)算放大器OTAll的負(fù)輸入端另一方之間。零-階反饋路徑PathlO的電容值會(huì)變小。為此，如果為校準(zhǔn)δ-σ調(diào)制器10，根據(jù)過濾器特性差異切換路徑的電容值，則所涉及的切換器的寄生電容和開關(guān)電阻可能劣化諸如穩(wěn)定性和峰值增益的δ-σ調(diào)制器的特性。于是，對(duì)于第一實(shí)施例的δ-σ調(diào)制器10，不切換零-階反饋路徑PathlO的電容值。取而代之，這一調(diào)制器10切換電壓輸出型數(shù)字-模擬轉(zhuǎn)換器VDAClO的輸出幅度。因此，在δ-σ調(diào)制器10的最終階段第一積分器INTll中，不切換切換電阻R，而切換電容值Cktl和積分電容器Cint。為此，取而代之，切換積分電容器Cint和電壓輸出型數(shù)字-模擬轉(zhuǎn)換器VDAClO的輸出范圍。在以下給出的表達(dá)式(2)中，假設(shè)Λ表示通過校準(zhǔn)按其調(diào)整電容值的比率。如表達(dá)式(2)所示，把電壓輸出型數(shù)字-模擬轉(zhuǎn)換器VDAClO的輸出范圍乘以(1+Λ)，得到與把電容器Cktll和Cktl2的值乘以(1+Δ)基本一樣的效果。由于上述兩種情況的倍增系數(shù)相同，所以可以把電容切換的校準(zhǔn)代碼不加修改地用于電壓輸出型數(shù)字-模擬轉(zhuǎn)換器VDACio的切換，只要電路設(shè)計(jì)適當(dāng)即可。VDACout/ 1 = (VDACout · (I + Δ)}/士
/ SLko · (I + Δ)/ SLko(2)圖14為描述了用于校準(zhǔn)的輸出范圍可變數(shù)字-模擬轉(zhuǎn)換器典型5比特結(jié)構(gòu)的電路圖。圖14中的數(shù)字-模擬轉(zhuǎn)換器VDAC10A具有第一電阻梯101、第二電阻梯102、模擬緩沖器BufP與BufN、輸出部件103、以及譯碼器104。第一電阻梯101具有通過RtapO與RbotP串行地連接在電源VT和參照電位VB之間的電阻器RtopP Rtap31。把切換器SWPO SWP32并行地連接在這些電阻器的連接點(diǎn)一方和模擬緩沖器BufP的正輸入端另一方之間。
第二電阻梯102具有串行地連接在電源VT和參照電位VB之間的電阻器RtopN、RtapO Rtap31以及RbotN。把切換器SWNO SWN32并行地連接在這些電阻器的連接點(diǎn)一方和模擬緩沖器BufN的正輸入端另一方之間。依據(jù)譯碼器104的譯碼結(jié)果，對(duì)切換器SWPO SWP32之一和切換器SWNO SWN32之一進(jìn)行控制，以將它們加以接通。例如，為了獲得最大輸出，向譯碼器104提交諸如接通切換器SWP32和SWN32的校準(zhǔn)代碼 Calib. Code。輸出部件103具有切換器SWDPO、SffDPUSffDNO以及SWDN1。同步接通和關(guān)閉切換器SWDPO和SWDNO。同樣，同步接通和關(guān)閉SWDPl和SWDNl。數(shù)字-模擬轉(zhuǎn)換器VDAC10A具有對(duì)來自控制系統(tǒng)(未在圖中加以顯示)的校準(zhǔn)代碼Calib. Code進(jìn)行譯碼的譯碼器104。譯碼的結(jié)果用于按選擇適當(dāng)參照電壓VrefP與VrefN的方式操作切換器，以致數(shù)字-模擬轉(zhuǎn)換器將具有所希望的輸出范圍。允許參照電壓VrefP與VrefN分別從模擬緩沖器BufP與BufN輸出。根據(jù)來自δ-σ調(diào)制器10的輸出代碼Vout改變電壓的方向。把由與量化級(jí)數(shù)一樣多的虛線所括起來的輸出部件103并行地、按陣列形式加以排列。例如，可以把輸出部件103連接于圖9的電路中的電容器CkO，以實(shí)現(xiàn)多比特操作。圖15示意性地描述了切換用于校準(zhǔn)的電阻器的典型結(jié)構(gòu)。圖16示意性地描述了切換用于校準(zhǔn)的電容器的典型結(jié)構(gòu)。在圖15的電路中，串行地連接電阻器R100 R105。把切換器SW100 SW104并行地連接于電阻器R100 R104。另外，分別經(jīng)由反轉(zhuǎn)器INV100 INV104把校準(zhǔn)代碼Calib. Code〈0> Calib.Code<4>提供給切換器SW100 SW104。于是，所提交的校準(zhǔn)代碼Calib. Code能夠切換電阻器。在圖16的電路中，并行地連接電容器C100 C105。把切換器SW110 SWl 14串行地連接于電容器C100 C104，把切換器SW120 SW124并行地連接于電容器C100 C104。另外，把校準(zhǔn)代碼Calib. Code<0> Calib. Code<4>提供給切換器SW110 SW114，并且分別經(jīng)由反轉(zhuǎn)器INVllO INV114將它們饋送于切換器SW120 SW124。所提交的校準(zhǔn)代碼致使電容器得以切換。如所描述的，當(dāng)切換數(shù)字-模擬轉(zhuǎn)換器VDAC10的參照值時(shí)，減少了過濾器內(nèi)切換元件的數(shù)目。從而最小化了所涉及的切換器的寄生電阻和寄生電容的不利影響。〈2.第二實(shí)施例〉[δ-σ調(diào)制器的第二整體結(jié)構(gòu)]圖17為描述了構(gòu)成本公開專利第二實(shí)施例，并且具有一條用于延遲補(bǔ)償?shù)姆答伮窂降那梆佭B續(xù)時(shí)間第三階S-σ調(diào)制器10Α整體結(jié)構(gòu)的電路圖。作為第二實(shí)施例的δ-σ調(diào)制器10Α和作為第一實(shí)施例的δ-σ調(diào)制器10之間的主要差別如下
在δ-σ調(diào)制器IOA中，把過濾器FLTl IA的過濾器部件FPl IA構(gòu)造為包括第二積分器ΙΝΤ12、第三積分器ΙΝΤ13、電阻器R21與R22、以及電阻器R31與R32。并且把電阻Rk21與電容器Ckll并行地連接于前饋路徑FFWl 1A，把電阻元件Rk22與Ckl2并行地連接于前饋路徑FFW12A。第二積分器INT12具有用于處理微分輸入/輸出的運(yùn)算放大器0TA12、以及電容器Cint21 與 Cint22。運(yùn)算放大器0TA12具有其分別連接于電阻器R21和R22的正輸入端(未反轉(zhuǎn)的輸入端+)與負(fù)輸入端(反轉(zhuǎn)的輸入端-)。運(yùn)算放大器0TA12具有其分別連接于電阻器Rll和R12的正輸出端與負(fù)輸出端。另外，還把電容器Cint21連接在運(yùn)算放大器0TA12的負(fù)輸出端和正輸入端之間。把電容器Cint22連接在運(yùn)算放大器0TA12的正輸出端和負(fù)輸入端之間。第三積分器INT13具有用于處理微分輸入/輸出的運(yùn)算放大器0TA13、以及電容器
Cint31 與 Cint32。運(yùn)算放大器0TA13分別具有其連接于電阻器R31和R32的正輸入端(未反轉(zhuǎn)的輸入端+)其負(fù)輸入端(反轉(zhuǎn)的輸入端-)。運(yùn)算放大器0TA13具有其分別連接于電阻器R21和R22的正輸出端與負(fù)輸出端。另外，還把電容器Cint31連接在運(yùn)算放大器0TA13的負(fù)輸出端和正輸入端之間。把電容器Cint32連接在運(yùn)算放大器0TA13的正輸出端和負(fù)輸入端之間。把根據(jù)以上簡要描述所構(gòu)造的和圖17中所示的δ-σ調(diào)制器IOA作為以上所討論的連續(xù)時(shí)間第三階前饋δ-σ調(diào)制器加以形成。數(shù)字-模擬轉(zhuǎn)換器VDAClO和電容器Cktll與Cktl2構(gòu)成一條補(bǔ)償回路延遲的反饋路徑。<3.第三實(shí)施例>[δ-σ調(diào)制器的第三整體結(jié)構(gòu)]圖18為描述了構(gòu)成本公開專利第三實(shí)施例，并且具有一條用于延遲補(bǔ)償?shù)姆答伮窂降姆答佭B續(xù)時(shí)間第三階S-σ調(diào)制器IOB整體結(jié)構(gòu)的電路圖。作為第三實(shí)施例的δ-σ調(diào)制器IOB和作為第二實(shí)施例的δ-σ調(diào)制器IOA之間的主要差別在于，把S-σ調(diào)制器IOB構(gòu)造為反饋型調(diào)制器。δ-σ調(diào)制器IOB不具有前饋路徑。把δ-σ調(diào)制器IOB構(gòu)造為包括用于向第二積分器ΙΝΤ12的輸入側(cè)反饋的數(shù)字-模擬轉(zhuǎn)換器IDAC12和用于向第一積分器INTll的輸入側(cè)反饋的數(shù)字-模擬轉(zhuǎn)換器IDAC13。把根據(jù)以上簡要描述所構(gòu)造的和圖18中所示的δ-σ調(diào)制器IOB作為以上所討論的連續(xù)時(shí)間第三階反饋δ-ο調(diào)制器加以形成。數(shù)字-模擬轉(zhuǎn)換器VDAClO和電容器CkOl與Ck02構(gòu)成一條補(bǔ)償回路延遲的反饋路徑?！?.第四實(shí)施例〉[δ-σ調(diào)制器的第四整體結(jié)構(gòu)]圖19為描述了構(gòu)成本公開專利第四實(shí)施例，并且具有一條用于延遲補(bǔ)償?shù)姆答伮窂降那梆佭B續(xù)時(shí)間第三階S-σ調(diào)制器IOC整體結(jié)構(gòu)的電路圖。
作為第四實(shí)施例的δ-σ調(diào)制器IOC和作為第二實(shí)施例的δ-σ調(diào)制器IOA之間的主要差別如下在δ-σ調(diào)制器IOC中，把電容器CkOl與電阻器RkOl串行地連接于零-階反饋路徑PathlOC，把電容器Cktl2與電阻器Rktl2也串行地連接于零-階反饋路徑PathlOC。并且把電阻器Rintll與電阻器Rintl2分別串行地連接于第一積分器INTllC的電容器 Cintll 與 Cintl2。另外，僅把電阻器Rk21與Rk22分別連接于前饋路徑FFWllC與FFW12C。而且，在這一情況下，最好僅把電容器Cktll和電容器Cktl2設(shè)置為能夠加以切換。然而，這一設(shè)置也會(huì)導(dǎo)致電容值的明顯減小。
因此，如以下給出的表達(dá)式(3)所示，當(dāng)把數(shù)字-模擬轉(zhuǎn)換器VDAClO的輸出范圍和電阻器Rktll與Rktl2的值均乘以(1+Λ)時(shí)，能夠獲得與把電容器Cintll與Cintl2的電容乘以(1+Δ)時(shí)的效果基本相同的效果。VDACoy|Rk0+;^^j = {VDACout.(1 + A)八、·(1 + Λ) + ^^ (3)在這一情況下，也可以把電容切換的校準(zhǔn)代碼用于數(shù)字-模擬轉(zhuǎn)換器VDAClO和電阻器Rktl兩者的切換。如以上所解釋的，構(gòu)成第四實(shí)施例的δ -σ調(diào)制器具有下列主要功能即使元件尺寸很小，也能夠適當(dāng)?shù)厍袚Q零-階反饋路徑的強(qiáng)度。從而能夠獲得接近理想狀態(tài)的δ-σ調(diào)制器的過濾器特性。如果過濾器的階偏高，或者如果量化比特的數(shù)目偏大，則能夠通過校準(zhǔn)減少加以切換的元件的數(shù)目。在使用切換器改變?cè)档那闆r下，切換器的寄生電容和開關(guān)電阻可能會(huì)劣化諸如穩(wěn)定性和峰值增益的δ-σ調(diào)制器的特性。相比之下，在改變數(shù)字-模擬轉(zhuǎn)換器的輸出范圍時(shí)，第四實(shí)施例具有其所切換的參照值。這明顯地降低了因寄生電容的存在δ-σ調(diào)制器特性劣化的可能性。另外，也可以使用用于電容切換的校準(zhǔn)代碼切換數(shù)字-模擬轉(zhuǎn)換器的輸出范圍。不需要設(shè)計(jì)用于代碼生成的新的設(shè)置。這些特性的組合，降低了穩(wěn)定性容限，即提高了 δ-σ調(diào)制器的SNR。<5.第五實(shí)施例>圖20為描述了構(gòu)成本公開專利第五實(shí)施例的信號(hào)處理系統(tǒng)100典型結(jié)構(gòu)的結(jié)構(gòu)圖。把信號(hào)處理系統(tǒng)100作為一種能夠把用作構(gòu)成第一 第四實(shí)施例的模擬-數(shù)字轉(zhuǎn)換器的S-σ調(diào)制器10 IOC中任何之一施用于其的系統(tǒng)加以實(shí)現(xiàn)。例如，可以把這一信號(hào)處理系統(tǒng)100與通信設(shè)備的接收裝置一起加以使用。把信號(hào)處理系統(tǒng)100構(gòu)造為包括模擬信號(hào)處理電路100、模擬-數(shù)字轉(zhuǎn)換器120、以及數(shù)字信號(hào)處理電路130。在信號(hào)處理系統(tǒng)100中，模擬-數(shù)字轉(zhuǎn)換器120可以為用作構(gòu)成第一 第四實(shí)施例的模擬-數(shù)字轉(zhuǎn)換的S - σ調(diào)制器10 IOC中的任何之一。如果數(shù)字信號(hào)處理電路130盡可能多地執(zhí)行信號(hào)處理，則可望圖20的信號(hào)處理電路100具有較小的尺寸，同時(shí)更有效地進(jìn)行操作，而且模擬信號(hào)處理電路110的規(guī)模減小。為了實(shí)現(xiàn)以上簡要描述的系統(tǒng)，即令數(shù)字信號(hào)處理電路130從模擬信號(hào)處理電路110接管信號(hào)處理，通常必須在盡可能不破壞原始信號(hào)的信息的情況下執(zhí)行模擬-數(shù)字轉(zhuǎn)換。這通常要求具有高信噪比的模擬-數(shù)字轉(zhuǎn)換器。盡管以上主要針對(duì)執(zhí)行微分操作描述了本公 開專利的優(yōu)選實(shí)施例，然而本公開專利并不局限于此。作為選擇，也可以把本公開專利既施用于信號(hào)操作，也施用于微分操作。也可以把本公開專利構(gòu)造如下(I) δ-σ調(diào)制器，其包括多個(gè)積分器，將它們配置為級(jí)聯(lián)地連接于模擬信號(hào)的輸入端；計(jì)量器，將其配置為能夠?qū)碜运龆鄠€(gè)積分器中的末級(jí)積分器的輸出信號(hào)進(jìn)行量化，以輸出數(shù)字信號(hào)；零-階反饋路徑，將其配置為能夠補(bǔ)償計(jì)量器輸出中的內(nèi)部回路延遲；以及電壓輸出型數(shù)字-模擬(DA)轉(zhuǎn)換器，將其配置為定位在零-階反饋路徑上，并且能夠把來自計(jì)量器的輸出數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)；其中，按電容，把電壓輸出型數(shù)字-模擬轉(zhuǎn)換器連接于末級(jí)積分器，并且根據(jù)所提交的校準(zhǔn)代碼切換輸出幅度。(2)上述(I)中所描述的δ-σ調(diào)制器，其中，末級(jí)積分器包括運(yùn)算放大器；以及連接在運(yùn)算放大器輸入與輸出端之間的積分電容器。(3)上述⑴中所描述的δ-σ調(diào)制器，其中，把電阻器串行地連接于與末級(jí)積分器相耦合的電容；以及末級(jí)積分器包括運(yùn)算放大器，以及積分電容器和電阻器，串行地連接在運(yùn)算放大器輸入與輸出端之間。(4)上述⑴或者⑵中所描述的δ - σ調(diào)制器還包括過濾器部分，將其配置為至少包括經(jīng)由電阻器連接于末級(jí)積分器輸入端的積分器；以及反饋數(shù)字-模擬轉(zhuǎn)換器，將其配置為能夠把來自計(jì)量器的數(shù)字信號(hào)轉(zhuǎn)換為提供給過濾器部分中的每一個(gè)積分器輸入側(cè)以及提供給末級(jí)積分器輸入側(cè)的模擬信號(hào)。(5)上述⑴ (3)中任何之一中所描述的δ -σ調(diào)制器，還包括過濾器部分，將其配置為至少包括兩個(gè)經(jīng)由電阻器連接于末級(jí)積分器輸入側(cè)的積分器；以及反饋數(shù)字-模擬轉(zhuǎn)換器，將其配置為能夠把來自計(jì)量器的數(shù)字信號(hào)轉(zhuǎn)換為提供給過濾器部分的第一級(jí)積分器輸入側(cè)的模擬信號(hào)；以及前饋路徑，將其配置為能夠至少經(jīng)由電阻或者電容把至少第一級(jí)積分器的輸出前饋于末級(jí)積分器的輸入側(cè)。(6)上述(4)或者(5)中所描述的δ-σ調(diào)制器，其中，過濾器部分的每一積分器包括運(yùn)算放大器；以及
連接在運(yùn)算放大器輸入與輸出端之間的積分電容器。(7)信號(hào)處理系統(tǒng)，其包括δ-σ調(diào)制器，該δ-σ調(diào)制器具有用于把來自模擬信號(hào)處理系統(tǒng)的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)的模擬-數(shù)字轉(zhuǎn)換功能，其中，δ-σ調(diào)制器包括多個(gè)積分器，將它們配置為級(jí)聯(lián)地連接于模擬信號(hào)的輸入端， 計(jì)量器，將其配置為能夠?qū)碜运龆鄠€(gè)積分器中的末級(jí)積分器的輸出信號(hào)進(jìn)行量化，以輸出數(shù)字信號(hào)，零-階反饋路徑，將其配置為能夠補(bǔ)償計(jì)量器輸出中的內(nèi)部回路延遲，以及電壓輸出型數(shù)字-模擬轉(zhuǎn)換器，將其配置為定位在零-階反饋路徑上，并且能夠把來自計(jì)量器的輸出數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)；以及按電容，把電壓輸出型數(shù)字-模擬轉(zhuǎn)換器連接于末級(jí)積分器，并且根據(jù)所提交的校準(zhǔn)代碼切換輸出幅度。本公開專利包含與2011年2月4日向日本專利局提出的日本優(yōu)先專利申請(qǐng)JP2011-022365中所公開的主題相關(guān)的主題，特將其全部內(nèi)容并入此處，以作參考。這一本領(lǐng)域技術(shù)人員將會(huì)意識(shí)到可以依據(jù)設(shè)計(jì)要求和其它因素，對(duì)本公開專利進(jìn)行多方面的修改、組合、局部組合、以及變動(dòng)，只要這些修改、組合、局部組合、以及變動(dòng)處于所附權(quán)利要求或者其等效要求的范圍內(nèi)即可。
權(quán)利要求
1.一種δ-σ調(diào)制器，其包含 多個(gè)積分器，配置為級(jí)聯(lián)地連接于模擬信號(hào)的輸入端； 計(jì)量器，配置為能夠?qū)碜运龆鄠€(gè)積分器中的末級(jí)積分器的輸出信號(hào)進(jìn)行量化，以輸出數(shù)字信號(hào)； 零-階反饋路徑，配置為能夠補(bǔ)償所述計(jì)量器輸出中的內(nèi)部回路延遲；以及電壓輸出型數(shù)字-模擬轉(zhuǎn)換器，配置為定位在所述零-階反饋路徑上，并且把來自所述計(jì)量器的輸出數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)， 其中，按電容，把所述電壓輸出型數(shù)字-模擬轉(zhuǎn)換器連接于所述末級(jí)積分器，并且根據(jù)所提供的校準(zhǔn)代碼切換輸出幅度。
2.根據(jù)權(quán)利要求I所述的δ-σ調(diào)制器，其中，所述末級(jí)積分器包括 運(yùn)算放大器；以及 連接在所述運(yùn)算放大器輸入與輸出端之間的積分電容器。
3.根據(jù)權(quán)利要求2所述的δ-σ調(diào)制器，還包含 過濾器部分，配置為包括經(jīng)由電阻器連接于所述末級(jí)積分器輸入側(cè)的至少一個(gè)積分器；以及 反饋數(shù)字-模擬轉(zhuǎn)換器，將其配置為能夠把來自所述計(jì)量器的所述數(shù)字信號(hào)轉(zhuǎn)換為提供給所述過濾器部分中的每一個(gè)積分器輸入側(cè)以及所述末級(jí)積分器輸入側(cè)的模擬信號(hào)。
4.根據(jù)權(quán)利要求I所述的δ-σ調(diào)制器，其中， 把電阻器串行地連接于與所述末級(jí)積分器相耦合的電容器；以及 所述末級(jí)積分器包括 運(yùn)算放大器，以及 積分電容器和電阻器，串行地連接在所述運(yùn)算放大器的輸入端與輸出端之間。
5.根據(jù)權(quán)利要求4所述的δ-σ調(diào)制器，還包含 過濾器部分，配置為包括至少兩個(gè)經(jīng)由電阻器連接于所述末級(jí)積分器輸入側(cè)的積分器；以及 反饋數(shù)字-模擬轉(zhuǎn)換器，配置為把來自所述計(jì)量器的所述數(shù)字信號(hào)轉(zhuǎn)換為提供給所述過濾器部分的第一級(jí)積分器輸入側(cè)的模擬信號(hào)；以及 前饋路徑，配置為至少經(jīng)由電阻或者電容器把至少所述第一級(jí)積分器的輸出前饋到所述末級(jí)積分器的輸入側(cè)。
6.根據(jù)權(quán)利要求5所述的δ-σ調(diào)制器，其中，所述過濾器部分的每一各積分器包括 運(yùn)算放大器；以及 連接在所述運(yùn)算放大器輸入端與輸出端之間的積分電容器。
7.—種信號(hào)處理系統(tǒng),包含 δ-σ調(diào)制器，具有用于把來自模擬信號(hào)處理系統(tǒng)的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)的模擬-數(shù)字轉(zhuǎn)換功能，其中， 所述δ-σ調(diào)制器包括 多個(gè)積分器，配置為級(jí)聯(lián)地連接于模擬信號(hào)的輸入端； 計(jì)量器，配置為能夠?qū)碜运龆鄠€(gè)積分器中的末級(jí)積分器的輸出信號(hào)進(jìn)行量化，以輸出數(shù)字信號(hào)；零-階反饋路徑，配置為能夠補(bǔ)償所述計(jì)量器輸出中的內(nèi)部回路延遲；以及電壓輸出型數(shù)字-模擬轉(zhuǎn)換器，配置為定位在所述零-階反饋路徑上，并且把來自所述計(jì)量器的輸出數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)， 其中，按電容，把所述電壓輸出型數(shù)字-模擬轉(zhuǎn)換器連 接于所述末級(jí)積分器，并且根據(jù)所提供的校準(zhǔn)代碼切換輸出幅度。
全文摘要
此處，公開了一種δ-σ調(diào)制器，其包含多個(gè)積分器，將它們配置為級(jí)聯(lián)地連接于模擬信號(hào)的輸入端；計(jì)量器，將其配置為能夠?qū)碜运龆鄠€(gè)積分器中的末級(jí)積分器的輸出信號(hào)進(jìn)行量化，以輸出數(shù)字信號(hào)；一條零-階反饋路徑，將其配置為能夠補(bǔ)償計(jì)量器輸出中的內(nèi)部回路延遲；以及電壓輸出型數(shù)字-模擬轉(zhuǎn)換器，將其配置為定位在零-階反饋路徑上，并且能夠把來自計(jì)量器的輸出數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)，其中，按電容，把電壓輸出型數(shù)字-模擬轉(zhuǎn)換器連接于末級(jí)積分器，并且根據(jù)所提交的校準(zhǔn)代碼切換輸出幅度。
文檔編號(hào)H03M3/00GK102629874SQ201210018970
公開日2012年8月8日 申請(qǐng)日期2012年1月20日 優(yōu)先權(quán)日2011年2月4日
發(fā)明者馬上崇 申請(qǐng)人:索尼公司