專利名稱：鎖存電路及使用鎖存電路的顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及鎖存電路(latch circuit)及使用鎖存電路的顯示裝置,特別是涉及僅使用η型MOS晶體管和P型MOS晶體管中任一種形成鎖存電路的單溝道鎖存電路及使用單溝道鎖存電路的顯示裝置。
背景技術(shù)：
一般來(lái)說(shuō)，鎖存電路通常由CMOS電路構(gòu)成，普遍的鎖存電路例如圖8所示，使用連接在供給規(guī)定電壓即VDD電壓的電源線(LVDD)與例如供給接地電位即GND電壓的電源線(LGND)之間的 η 型 MOS 晶體管(ΝΜΤ93、ΝΜΤ94)和 ρ 型 MOS 晶體管(ΡΜΤ95、ΡΜΤ96)。圖9表示圖8所示的掃描電壓(Φ6)、驅(qū)動(dòng)時(shí)鐘(ΦΑΟ和各節(jié)點(diǎn)(Ν91、Ν92、Ν93、Ν94)的時(shí)間變化的情況。首先，說(shuō)明數(shù)據(jù)線(LD)上的電壓(data，數(shù)據(jù))為L(zhǎng)ow電平(低電平，下稱L電平)的VL電壓的情況。如圖9所示，在時(shí)刻(tl)，當(dāng)掃描線(LG)上的掃描電壓(Φ6)從L電平的VL電壓變化為High電平(高電平，下稱H電平)的VHl電壓時(shí)，η型MOS晶體管(ΝΜΤ91)導(dǎo)通(接通)，數(shù)據(jù)線(LD)上的電壓(data在時(shí)刻(tl)為VL電壓)被保持電容(CD)獲取(讀入)。由此，節(jié)點(diǎn)(N91)成為VL電壓。然后，在時(shí)刻(t2)，當(dāng)鎖存控制線(LAC)上的驅(qū)動(dòng)時(shí)鐘(Φ AC)從L電平的VL電壓變化為H電平的VH2電壓時(shí)，η型MOS晶體管(ΝΜΤ92)導(dǎo)通，節(jié)點(diǎn)(Ν94)成為VL電壓。由此，ρ型MOS晶體管(ΡΜΤ95)和η型MOS晶體管(ΝΜΤ94)導(dǎo)通，ρ型MOS晶體管(ΡΜΤ96)和η型MOS晶體管(ΝΜΤ93)關(guān)斷(截止)，節(jié)點(diǎn)(Ν92)即第二輸出(0UT2)成為GND電壓，節(jié)點(diǎn)(Ν93)即第一輸出(OUTl)成為VDD電壓。從而，第一輸出(OUTl)的輸出成為H電平，第二輸出(0UT2)的輸出成為L(zhǎng)電平。然后，說(shuō)明數(shù)據(jù)線(LD)上的電壓(data)為H電平的VDH電壓的情況。如圖9所示，在時(shí)刻(t3)，當(dāng)掃描線(LG)上的掃描電壓(Φ6)從L電平的VL電壓變化為H電平的VHl電壓時(shí)，η型MOS晶體管(ΝΜΤ91)導(dǎo)通，數(shù)據(jù)線(LD)上的電壓(data在時(shí)刻(t3)為VDH電壓)被取入到保持電容(CD)。由此，節(jié)點(diǎn)(N91)成為VH3電壓。然后，在時(shí)刻(t4)，當(dāng)鎖存控制線(LAC)上的驅(qū)動(dòng)時(shí)鐘(Φ AC)從L電平的VL電壓變化為H電平的VH2電壓時(shí)，η型MOS晶體管(ΝΜΤ92)導(dǎo)通，節(jié)點(diǎn)(Ν94)成為VH4電壓。由此，η型MOS晶體管(ΝΜΤ93)和ρ型MOS晶體管(ΝΜΤ96)導(dǎo)通，ρ型MOS晶體管(ΡΜΤ95)和η型MOS晶體管(ΝΜΤ94)關(guān)斷，節(jié)點(diǎn)(Ν92)即第二輸出(0UT2)成為VDD電壓，節(jié)點(diǎn)(Ν93)即第一輸出(OUTl)成為GND電壓。從而，第一輸出(OUTl)的輸出成為L(zhǎng)電平，第二輸出(0UT2)的輸出成為H電平。
另外，如圖9所示，VDD電壓及GND電壓是一定的。作為圖8所示的鎖存電路的具體的使用方法的一例，存在如圖10所示作為顯示器(下面，稱為可動(dòng)快門(mén)方式的顯示器)的像素電路的使用方法，其通過(guò)鎖存電路的兩個(gè)輸出(第一輸出0UT1、第二輸出0UT2)來(lái)對(duì)可動(dòng)快門(mén)(S)的位置進(jìn)行電控制，進(jìn)行圖像顯示。其中，可動(dòng)快門(mén)(S)有時(shí)也稱為機(jī)械快門(mén)。可動(dòng)快門(mén)方式的顯示器有時(shí)也稱為MEMS (MicroElectro Mechanical Systems,微電子機(jī)械系統(tǒng))快門(mén)方式顯示器。此外，可動(dòng)快門(mén)方式的顯示器在例如在專利文獻(xiàn)I (日本特開(kāi)2008-197668號(hào)公報(bào))中已被公開(kāi)。在圖10所示的可動(dòng)快門(mén)方式的顯示器的像素電路中，可動(dòng)快門(mén)(S)在電場(chǎng)方向上高速移動(dòng)。因此，在節(jié)點(diǎn)(N92)為GND電壓，節(jié)點(diǎn)(N93)為VDD電壓的情況下，可動(dòng)快門(mén)(S)向節(jié)點(diǎn)(N93)側(cè)移動(dòng)，在節(jié)點(diǎn)(N92)為VDD電壓，節(jié)點(diǎn)(N93)為GND電壓時(shí)，可動(dòng)快門(mén)(S)向節(jié)點(diǎn)(N92)側(cè)高速移動(dòng)。像素的發(fā)光狀態(tài)和非發(fā)光狀態(tài)通過(guò)可動(dòng)快門(mén)(S)的開(kāi)閉來(lái)控制。在具有背光源的可動(dòng)快門(mén)方式的顯示器中，例如，在可動(dòng)快門(mén)(S)向節(jié)點(diǎn)(N92)側(cè)移動(dòng)時(shí)，背光透射，像素成 為發(fā)光狀態(tài)，在可動(dòng)快門(mén)(S)向節(jié)點(diǎn)(N93)側(cè)移動(dòng)時(shí)，背光不能透射，像素成為非發(fā)光狀態(tài)。由此，與在液晶顯示裝置中液晶層對(duì)輸出光的控制的動(dòng)作相同地，能夠通過(guò)可動(dòng)快門(mén)⑶控制來(lái)自像素的輸出光，顯示圖像。另外，在圖10中，LSS為可動(dòng)快門(mén)控制線，CtS為可動(dòng)快門(mén)控制信號(hào)?？蓜?dòng)快門(mén)控制信號(hào)0S)為規(guī)定的一定電壓。另外，有時(shí)也像液晶顯示裝置的反轉(zhuǎn)驅(qū)動(dòng)那樣為s電壓。在該圖10所示的可動(dòng)快門(mén)方式的顯示器的像素電路中，在寫(xiě)入期間(圖9的TA)內(nèi)，按各行為單位將數(shù)據(jù)寫(xiě)入各像素，在可動(dòng)快門(mén)狀態(tài)設(shè)定期間(圖9的TB)，使可動(dòng)快門(mén)(S)向節(jié)點(diǎn)(N92)或節(jié)點(diǎn)(N93)移動(dòng)，在顯示期間(圖9的TC)顯示圖像。在利用圖8所示的CMOS電路形成鎖存電路的情況下，使用半導(dǎo)體層由多晶硅構(gòu)成的MOS晶體管。但是，使用半導(dǎo)體層由多晶硅構(gòu)成的MOS晶體管的CMOS制造工藝，一般需要6至10左右的數(shù)量的光刻工序，因此,可以說(shuō)由現(xiàn)有CMOS電路形成的鎖存電路的結(jié)構(gòu)的制造工藝的負(fù)擔(dān)大。而相對(duì)的，若CMOS電路采用只使用η型MOS晶體管和ρ型MOS晶體管中任一種的單溝道晶體管結(jié)構(gòu)，則一般能夠削減兩個(gè)左右的光刻工序，能夠降低制造工藝的負(fù)擔(dān)。而且，當(dāng)使用半導(dǎo)體層由非晶硅構(gòu)成的MOS晶體管時(shí)，與使用半導(dǎo)體層由多晶硅構(gòu)成的MOS晶體管的情況相比，能夠降低工藝成本。本發(fā)明是基于上述見(jiàn)解而完成的，本發(fā)明的目的在于提供降低制造工藝的負(fù)擔(dān)的鎖存電路及使用鎖存電路的顯示裝置。本發(fā)明的目的還在于，提供能夠以較短的時(shí)間間隔將鎖存信息鎖存的單溝道鎖存電路及使用單溝道鎖存電路的顯示裝置。本發(fā)明的上述目的、其它目的和新的特征能夠通過(guò)本說(shuō)明書(shū)的記載和附圖而明確。

發(fā)明內(nèi)容
簡(jiǎn)單說(shuō)明本申請(qǐng)公開(kāi)的發(fā)明中有代表性的部分的概要，如下所述。(I) 一種鎖存電路，在輸入了掃描電壓時(shí)讀入數(shù)據(jù)并鎖存上述數(shù)據(jù)，其特征在于，包括第一鎖存控制線，被供給第一驅(qū)動(dòng)時(shí)鐘；第二鎖存控制線，被供給第二驅(qū)動(dòng)時(shí)鐘；具有柵極、第一電極和第二電極的輸入晶體管，在上述掃描電壓輸入到上述柵極時(shí)，讀入與“O”或“I”的數(shù)據(jù)對(duì)應(yīng)的電壓；第一電容，連接在上述輸入晶體管的上述第二電極和上述第一鎖存控制線之間，保持由上述輸入晶體管讀入的電壓；具有柵極、第一電極和第二電極的第一導(dǎo)電型的第一晶體管，其中，上述第一電極與上述第一鎖存控制線連接，上述柵極與上述輸入晶體管的上述第二電極連接；具有柵極、第一電極和第二電極的上述第一導(dǎo)電型的第二晶體管，其中，上述柵極與上述第一晶體管的上述第二電極連接，上述第一電極與上述第二鎖存控制線連接；具有柵極、第一電極和第二電極的上述第一導(dǎo)電型的第三晶體管，其中，上述柵極與上述第一晶體管的上述第二電極連接，上述第一電極與上述第二晶體管的上述第二電極連接，并且上述第二電極與輸出端子連接；第二電容，連接在上述第一晶體管的上述第二電極和上述第二晶體管的上述第二電極之間；和二極管，連接在上述第一晶體管的上述第二電極和上述第一鎖存控制線之間。(2)在(I)中,在上述掃描電壓輸入后,上述第一驅(qū)動(dòng)時(shí)鐘從第一電壓變化為第二電壓，在上述第一驅(qū)動(dòng)時(shí)鐘從上述第一電壓變化為上述第二電壓后，上述第二驅(qū)動(dòng)時(shí)鐘從上述第一電壓變化為上述第二電壓，在上述第一驅(qū)動(dòng)時(shí)鐘從上述第二電壓變化為上述第一電壓后，上述第二驅(qū)動(dòng)時(shí)鐘從上述第二電壓變化為上述第一電壓，上述輸出端子的電壓，在上述第二驅(qū)動(dòng)時(shí)鐘從上述第一電壓變化為上述第二電壓時(shí)，成為上述第二電壓，在上述第 二驅(qū)動(dòng)時(shí)鐘從上述第二電壓變化為上述第一電壓時(shí)，根據(jù)上述第一晶體管的導(dǎo)通狀態(tài)或關(guān)斷狀態(tài)，成為上述第二電壓或上述第一電壓。(3) 一種鎖存電路，在輸入了掃描電壓時(shí)讀入數(shù)據(jù)并鎖存上述數(shù)據(jù)，其特征在于，包括第一鎖存控制線，被供給第一驅(qū)動(dòng)時(shí)鐘；第二鎖存控制線，被供給第二驅(qū)動(dòng)時(shí)鐘；具有柵極、第一電極和第二電極的輸入晶體管，在上述掃描電壓輸入到上述柵極時(shí)，讀入與“O”或“I”的數(shù)據(jù)對(duì)應(yīng)的電壓；第一電容，連接在上述輸入晶體管的上述第二電極和上述第一鎖存控制線之間，保持由上述輸入晶體管讀入的電壓；具有柵極、第一電極和第二電極的第一導(dǎo)電型的第一晶體管，其中，上述柵極與上述輸入晶體管的上述第二電極連接，上述第一電極與上述第一鎖存控制線連接；具有柵極、第一電極和第二電極的上述第一導(dǎo)電型的第二晶體管，其中，上述柵極與上述第一晶體管的上述第二電極連接，上述第一電極與上述第二鎖存控制線連接，并且上述第二電極與輸出端子連接；和二極管，連接在上述第一晶體管的上述第二電極和上述第一鎖存控制線之間。(4)在(3)中,在上述掃描電壓輸入后,上述第一驅(qū)動(dòng)時(shí)鐘從第一電壓變化為第二電壓，在上述第一驅(qū)動(dòng)時(shí)鐘從上述第一電壓變化為上述第二電壓后，上述第二驅(qū)動(dòng)時(shí)鐘從第三電壓變化為第四電壓，在上述第一驅(qū)動(dòng)時(shí)鐘從上述第二電壓變化為上述第一電壓后，上述第二驅(qū)動(dòng)時(shí)鐘從上述第四電壓變化為上述第三電壓，上述輸出端子的電壓，在上述第二驅(qū)動(dòng)時(shí)鐘從上述第三電壓變化為上述第四電壓時(shí)，成為上述第四電壓，在上述第二驅(qū)動(dòng)時(shí)鐘從上述第四電壓變化為上述第三電壓時(shí)，根據(jù)上述第一晶體管的導(dǎo)通狀態(tài)或關(guān)斷狀態(tài)，成為上述第四電壓或上述第三電壓。(5)在(3)中，在上述掃描電壓輸入后,上述第一驅(qū)動(dòng)時(shí)鐘從第一電壓變化為第二電壓，在上述第一驅(qū)動(dòng)時(shí)鐘從上述第一電壓變化為上述第二電壓后，上述第二驅(qū)動(dòng)時(shí)鐘從第三電壓變化為第四電壓，在上述第一驅(qū)動(dòng)時(shí)鐘從上述第二電壓變化為上述第一電壓后，上述第二驅(qū)動(dòng)時(shí)鐘從上述第四電壓變化為上述第三電壓，當(dāng)令上述第一驅(qū)動(dòng)時(shí)鐘的上述第二電壓為VH1，上述第二驅(qū)動(dòng)時(shí)鐘的上述第四電壓為VH2，晶體管的閾值電壓為Vth時(shí)，滿足VHl I 彡 |VH2+2XVth|。(6)在(I)或(3)中，上述二極管由二極管接法的晶體管構(gòu)成，上述晶體管和上述二極管是半導(dǎo)體層由非晶硅構(gòu)成的薄膜晶體管。(7)在(2)或(4)中，上述二極管由二極管接法的晶體管構(gòu)成，上述晶體管和上述二極管為η型晶體管，上述第二電壓(或上述第二電壓和上述第四電壓)是比上述第一電壓(或上述第一電壓和上述第三電壓)更高電位的電壓。(8) 一種顯示裝置，具備分別具有可動(dòng)快門(mén)的多個(gè)像素，通過(guò)對(duì)上述可動(dòng)快門(mén)的位置進(jìn)行電控制來(lái)進(jìn)行圖像顯示，其特征在于上述各像素具有對(duì)上述可動(dòng)快門(mén)的位置進(jìn)行電控制的像素電路，上述像素電路具有第一輸出端子；第二輸出端子；與上述第一輸出端子連接的鎖存電路；和與上述第二輸出端子連接，被供給第三驅(qū)動(dòng)時(shí)鐘的第三鎖存控制線，其中，上述鎖存電路是上述⑴ (7)中任一項(xiàng)記載的鎖存電路。
(9)在(8)中，上述第三驅(qū)動(dòng)時(shí)鐘從第二電壓變化為第一電壓，并從上述第一電壓變化為上述第二電壓，在上述第三驅(qū)動(dòng)時(shí)鐘為上述第一電壓的期間內(nèi)，從上述鎖存電路向上述第一輸出端子輸出的電壓被確定。簡(jiǎn)單說(shuō)明通過(guò)本申請(qǐng)公開(kāi)的發(fā)明中有代表性的部分而得到的效果，如下所述。根據(jù)本發(fā)明，能夠提供降低了制造工藝的負(fù)擔(dān)的鎖存電路及使用鎖存電路的顯示裝置。還能夠提供能夠以較短的時(shí)間間隔將鎖存信息鎖存的單溝道鎖存電路及使用單溝道鎖存電路的顯示裝置。


圖I是表示本發(fā)明的實(shí)施例I的單溝道鎖存電路的電路結(jié)構(gòu)的電路圖。圖2是表示圖I所示的鎖存電路的掃描電壓(Φ6)、驅(qū)動(dòng)時(shí)鐘(ΦΑ(1 <tAC3)和各節(jié)點(diǎn)(NI、N2、N3、N4)的時(shí)間變化的情況的時(shí)序圖。圖3是表示對(duì)本發(fā)明的實(shí)施例I的可動(dòng)快門(mén)⑶的位置進(jìn)行電控制從而進(jìn)行圖像顯示的顯示器的概略結(jié)構(gòu)的方框圖。圖4是表示本發(fā)明的實(shí)施例2的單溝道鎖存電路的電路結(jié)構(gòu)的電路圖。圖5是表不圖4所不的鎖存電路的掃描電壓(Φ6)、驅(qū)動(dòng)時(shí)鐘(ΦΑΟΙ ΦΑ03)和各節(jié)點(diǎn)(Ν1、Ν2、Ν3)的時(shí)間變化的情況的時(shí)序圖。圖6是表示本發(fā)明的實(shí)施例2的單溝道鎖存電路的變形例的電路結(jié)構(gòu)的電路圖。圖7是表示圖6所示的單溝道鎖存電路的掃描電壓(Φ6)、驅(qū)動(dòng)時(shí)鐘(ΦΑ(1、ΦΑ02, ΦΑ03)和各節(jié)點(diǎn)(Ν1、Ν2、Ν3)的時(shí)間變化的情況的時(shí)序圖。圖8是表示由現(xiàn)有CMOS電路構(gòu)成的鎖存電路的電路構(gòu)成的電路圖。圖9是表示圖8所示的掃描電壓(Φ6)、驅(qū)動(dòng)時(shí)鐘(ΦΑΟ和各節(jié)點(diǎn)(N91、N92、N93、N94)的時(shí)間變化的情況的時(shí)序圖。圖10是表示對(duì)可動(dòng)快門(mén)(S)的位置進(jìn)行電控制從而進(jìn)行圖像顯示的顯示器的像素電路的電路結(jié)構(gòu)的電路圖。
具體實(shí)施方式
下面，參照附圖詳細(xì)說(shuō)明本發(fā)明的實(shí)施例。另外，在用于說(shuō)明實(shí)施例的所有圖中，對(duì)于具有同一功能的部件標(biāo)注同一符號(hào)，省略其重復(fù)說(shuō)明。此外，下面的實(shí)施例并不限定本發(fā)明的權(quán)利要求書(shū)的范圍的解釋。[實(shí)施例I]圖I是表示本發(fā)明實(shí)施例I的單溝道鎖存電路(下面，簡(jiǎn)稱為鎖存電路)的電路結(jié)構(gòu)的電路圖。本實(shí)施例的鎖存電路是僅由η型MOS晶體管(NMT*)(下面，簡(jiǎn)稱為晶體管)構(gòu)成的單溝道MOS晶體管電路。另外，本實(shí)施例的η型MOS晶體管(NMT*)是半導(dǎo)體層由非晶硅構(gòu)成的薄膜晶體管(下面，稱為a-Si晶體管)。另外，在圖I中，⑶I、⑶2為電容，LD為數(shù)據(jù)線，LG為掃描線，LACl為被供給第一驅(qū)動(dòng)時(shí)鐘(ΦΑα)的第一鎖存控制線，LAC2為被供給第二驅(qū)動(dòng)時(shí)鐘(ΦΑ02)的第二鎖存控 制線，LAC3為被供給第三驅(qū)動(dòng)時(shí)鐘(ΦΑ03)的第三鎖存控制線。在利用電容的充放電的電路(所謂的動(dòng)態(tài)電路)中，作為使用遷移率低的a-Si晶體管并且確保期望的動(dòng)作速度的方法，通常采用增大晶體管的柵極寬度，提高總電流量的方法，和提高柵極電壓，增大每單位面積的電流量的方法中的任一方法。但是，對(duì)于像下述圖3所示，構(gòu)成在被分配了某一面積的像素中的電路來(lái)說(shuō)，增大柵極寬度(例如，增大100倍)并不實(shí)用，因此，需要提高柵極電壓，增大每單位面積的電流量，實(shí)現(xiàn)期望的動(dòng)作速度。圖2表不圖I所不的鎖存電路的掃描電壓(Φ6)、第一 第三驅(qū)動(dòng)時(shí)鐘(ΦΑΟΙ ΦΑ03)和各節(jié)點(diǎn)(Ν1、Ν2、Ν3、Ν4)的時(shí)間變化的情況。在時(shí)刻(tl)，當(dāng)掃描線(LG)上的掃描電壓(Φ6)(所謂的讀取脈沖(柵極脈沖))從Low電平(下稱L電平)的VL電壓變化為High電平(下稱H電平)的VHl電壓(所謂輸入了掃描電壓)時(shí)，輸入晶體管(NMTl)導(dǎo)通，節(jié)點(diǎn)(NI)的電壓成為數(shù)據(jù)線(LD)上的電壓(data在時(shí)亥Ij (tl)為VL電壓)。在時(shí)刻(t2)，當(dāng)掃描線(LG)上的掃描電壓(Φ6)變化為L(zhǎng)電平的VL電壓變化時(shí)，晶體管(NMTl)關(guān)斷，對(duì)節(jié)點(diǎn)(NI)的寫(xiě)入動(dòng)作結(jié)束。為了在該時(shí)刻(tl)至?xí)r刻(t2)之間進(jìn)行充分的寫(xiě)入，根據(jù)晶體管(NMTl)的晶體管尺寸，掃描電壓(Φ6)的H電平的VHl電壓優(yōu)選為比數(shù)據(jù)線(LD)上的H電平的VDH電壓大致高IOV左右的電壓。在本實(shí)施例中，VHl電壓優(yōu)選為15V以上。在時(shí)刻(t3)，第三鎖存控制線(LAC3)上的第三驅(qū)動(dòng)時(shí)鐘(Φ AC3)從H電平的VH3電壓變化為L(zhǎng)電平的VL (例如，0V)電壓。在將本實(shí)施例的鎖存電路例如使用在上述可動(dòng)快門(mén)方式的顯示器中的情況下，在該時(shí)間點(diǎn)，快門(mén)(S)的位置在彈簧的力的作用下，移動(dòng)到第一輸出(OUTl)和第二輸出(0UT2)的中間位置。接著，在時(shí)刻(t4)，當(dāng)?shù)谝绘i存控制線(LACl)上的第一驅(qū)動(dòng)時(shí)鐘(ΦΑα)從L電平的VL電壓變化為H電平的VH2電壓時(shí)，晶體管(ΝΜΤ3)成為電流(正向電流)從第一鎖存控制線(LACl)向節(jié)點(diǎn)(Ν2)流通的二極管接法，因此，晶體管(ΝΜΤ3)成為導(dǎo)通狀態(tài)，使節(jié)點(diǎn)(Ν2)的電壓上升。最終的節(jié)點(diǎn)(Ν2)的電壓VH4如下式(I)所示。VH4 = VH2-Vth(I)在此，Vth為晶體管(NMT3)的閾值電壓。例如，若令VH2電壓為25V，考慮了負(fù)載電容的充電時(shí)間后的有效Vth為5V，則VH4根據(jù)式⑴大致為20V。另外，在本說(shuō)明書(shū)中，為了便于說(shuō)明，令所有η型MOS晶體管的閾值電壓均為Vth。另外，通過(guò)連接在第一鎖存控制線(LACl)和節(jié)點(diǎn)(NI)之間的電容(⑶I)，伴隨著第一驅(qū)動(dòng)時(shí)鐘(ΦΑα)的電壓上升，節(jié)點(diǎn)(NI)的電壓也上升，成為VDH3電壓。電壓VDH3如下式⑵所示。VDH3 = VL+VH2X (CD1/(CD1+CN1S)) (2)VL通常為接地電位，因此，根據(jù)式(2)，電壓VDH3比電壓VH2低。因此，晶體管(NMT2)幾乎不導(dǎo)通，或者至少不對(duì)節(jié)點(diǎn)(N2)的最終電壓有貢獻(xiàn)。在此，CNlS是從節(jié)點(diǎn)(NI)的電容減去電容(CDl)得到的所謂的寄生電容。 在此，晶體管(NMT4)的柵極電壓即節(jié)點(diǎn)(N2)的電壓VH4比晶體管(NMT4)的閾值電壓Vth高，因此晶體管(NMT4)呈導(dǎo)通狀態(tài)。在時(shí)刻(t5)，當(dāng)?shù)诙i存控制線(LAC2)上的第二驅(qū)動(dòng)時(shí)鐘(ΦΑ02)從L電平的VL電壓變化成H電平的VH2電壓時(shí)，伴隨第二驅(qū)動(dòng)時(shí)鐘(ΦΑ02)的電壓上升，節(jié)點(diǎn)(Ν3)的電壓上升。節(jié)點(diǎn)(Ν3)和節(jié)點(diǎn)(Ν2)通過(guò)電容(⑶2)電容耦合，因此通過(guò)自舉效應(yīng)(bootstrapeffect)，節(jié)點(diǎn)(N2)的電壓也伴隨節(jié)點(diǎn)(N3)的電壓上升而上升。這時(shí)的節(jié)點(diǎn)(N2)的電壓VN2如下式(3)所示。VN2 = VH4+VN3 X (CD2/ (CD2+CN2S))(3)在此，VN3為節(jié)點(diǎn)(N3)的電壓，CN2S為從節(jié)點(diǎn)(N2)的電容減去電容(CD2)而得到的電容，即節(jié)點(diǎn)(N2)的所謂的寄生電容。在此，通過(guò)適當(dāng)?shù)卦O(shè)定電容(⑶2)的值，使得在晶體管(NMT4)為導(dǎo)通狀態(tài)下始終滿足下式⑷。VN2-VN3 > Vth(4)該情況下，如圖2所示，能夠使節(jié)點(diǎn)(N3)的電壓即VN3的最終電壓成為第二驅(qū)動(dòng)時(shí)鐘(ΦΑ02)的H電平的電壓即VH2電壓。這時(shí)的節(jié)點(diǎn)(Ν2)的電壓VN2，即VN2的最終電壓(用VH4’表示)如下式(5)所
/Jn οVH4，= VH4+VH2X (CD2/(CD2+CN2S)) (5)同時(shí)，關(guān)于晶體管(NMT5)，VH4’的電壓也為柵極電壓，因此節(jié)點(diǎn)(N4)的電壓也成為VH2電壓。例如，若令VH2電壓為25V，則節(jié)點(diǎn)(N3)，節(jié)點(diǎn)(N4)同為25V。在時(shí)刻(t6)，當(dāng)?shù)谝绘i存控制線(LACl)上的第一驅(qū)動(dòng)時(shí)鐘(ΦΑα)從H電平的VH2電壓變化為L(zhǎng)電平的VL電壓時(shí)，作為晶體管(ΝΜΤ2)的柵極電壓的節(jié)點(diǎn)(NI)的電壓成為L(zhǎng)電平的VL( = 0V)電壓，因此晶體管(ΝΜΤ2)成為關(guān)斷狀態(tài)。晶體管(ΝΜΤ3)為二極管接法，因此電流不從節(jié)點(diǎn)(Ν2)向第一鎖存控制線(LACl)流通。因而節(jié)點(diǎn)(Ν2)維持VH4’電壓。另外，嚴(yán)格來(lái)說(shuō)，由于晶體管(ΝΜΤ2)的柵極從H電平變化為L(zhǎng)電平，所以晶體管(ΝΜΤ2)的柵極-漏極間電容多少會(huì)造成一些電壓降低，但由于很微小，所以在本說(shuō)明書(shū)中忽略不計(jì)。在時(shí)刻(t7)，當(dāng)?shù)诙i存控制線(LAC2)上的第二驅(qū)動(dòng)時(shí)鐘(ΦΑ02)從H電平的VH2電壓變化為L(zhǎng)電平的VL電壓時(shí)，由于晶體管(ΝΜΤ4、ΝΜΤ5)的柵極電壓即節(jié)點(diǎn)(Ν2)的電壓為H電平的VH4’電壓，因此晶體管(ΝΜΤ4)、晶體管(ΝΜΤ5)為導(dǎo)通狀態(tài)。
由此，伴隨第二驅(qū)動(dòng)時(shí)鐘(ΦΑ02)的電壓降低，節(jié)點(diǎn)(Ν3、Ν4)的電壓降低。這時(shí)，節(jié)點(diǎn)(Ν2)的電壓VN2也按照(3)式降低，但即使節(jié)點(diǎn)(Ν3)的電壓VN3成為VL (例如，在本實(shí)施例中為0V)電壓，節(jié)點(diǎn)(Ν2)的電壓(VN2)大致也為VH4電壓，晶體管(ΝΜΤ4、ΝΜΤ5)成為電阻足夠低的導(dǎo)通狀態(tài)。因此，節(jié)點(diǎn)(Ν3、Ν4)在較短時(shí)間之間成為L(zhǎng)電平的VL電壓。通過(guò)上述驅(qū)動(dòng)方法，第一輸出(OUTl)被設(shè)定為L(zhǎng)ow電平的VL電壓。因此，在將本實(shí)施例的鎖存電路使用在上述可動(dòng)快門(mén)方式的顯示器中的情況下，快門(mén)(S)在時(shí)刻(t6)和時(shí)刻(t7)之間，通過(guò)靜電力被吸引至第一輸出(OUTl)側(cè)，但在時(shí)刻(t7)以后，快門(mén)(S)不再通過(guò)靜電力被吸引至第一輸出(OUTl)側(cè)。從而，快門(mén)⑶例如在支承快門(mén)⑶的彈簧的力的作用下，位于第一輸出(OUTl)和第二輸出(0UT2)中間。在時(shí)刻(t8)，當(dāng)?shù)谌i存控制線(LAC3)上的第三驅(qū)動(dòng)時(shí)鐘(ΦΑ03)從L電平的 VL電壓變化為H電平的VH3電壓時(shí)，位于第一輸出(OUTl)和第二輸出(0UT2)中間的快門(mén)
(S)被第三驅(qū)動(dòng)時(shí)鐘(ΦΑ03)的H電平的VH2電壓靜電吸弓I，向第二輸出(0UT2)側(cè)移動(dòng)，快門(mén)位置的設(shè)定結(jié)束。接著，說(shuō)明圖2的右側(cè)所示的時(shí)刻(til)以后的下一子幀中的快門(mén)設(shè)定的時(shí)序。在時(shí)刻(til)，當(dāng)掃描線(LG)上的掃描電壓(Φ6)從L電平的VL電壓變化為H電平的VHl電壓時(shí)，輸入晶體管(NMTl)導(dǎo)通，節(jié)點(diǎn)(NI)的電壓成為數(shù)據(jù)線(LD)上的電壓(data在時(shí)刻(til)為VDH電壓)。在此，VDH電壓設(shè)定為比晶體管(NMT2)的閾值電壓Vth高、能夠在期望的時(shí)間引流節(jié)點(diǎn)(N2)的電荷使之成為VL電壓的電壓。例如，為7V。由此，晶體管(NMT2)成為導(dǎo)通狀態(tài)，節(jié)點(diǎn)(N2)的電壓從VH4電壓變成VL電壓。這時(shí)，由于電容(CD2)和晶體管(NMT4)的柵極電容，在晶體管(NMT4)從導(dǎo)通狀態(tài)變化為關(guān)斷狀態(tài)后，節(jié)點(diǎn)(N3)的電壓成為多少偏負(fù)側(cè)的電壓，但由于是少量，所以在圖2中忽略不計(jì)。晶體管(NMT5)也是同樣的，關(guān)于晶體管(NMT5)，由于沒(méi)有電容(CD2)這樣的耦合電容，只有晶體管(NMT5)的柵極電容，因此數(shù)量上更小，能夠忽略不計(jì)，因此同樣地在圖2中忽略不計(jì)。在時(shí)刻(tl2)，當(dāng)掃描線(LG)上的掃描電壓(Φ6)變化為L(zhǎng)電平的VL電壓時(shí)，晶體管(NMTl)關(guān)斷，對(duì)節(jié)點(diǎn)(NI)的寫(xiě)入動(dòng)作結(jié)束。在時(shí)刻(tl3)，第三鎖存控制線(LAC3)上的第三驅(qū)動(dòng)時(shí)鐘(Φ AC3)從H電平的VH3電壓變化為L(zhǎng)電平的VL電壓。在將本實(shí)施例的鎖存電路使用在上述可動(dòng)快門(mén)方式的顯示器中的情況下，在該時(shí)間點(diǎn)，快門(mén)(S)的位置在彈簧的力的作用下，移動(dòng)到第一輸出(OUTl)和第二輸出(0UT2)的中間的位置。接著，在時(shí)刻(tl4)，第一鎖存控制線(LACl)上的第一驅(qū)動(dòng)時(shí)鐘(ΦΑα)從L電平的VL電壓變成H電平的VH2電壓。這時(shí)，由于在這之前節(jié)點(diǎn)(NI)的電壓為VDH，因此節(jié)點(diǎn)(NI)的電壓從VDH起向(6)式所示的VDH13變化。VDH13 = VDH+VH2X (CD1/(CD1+CN1S))(6)若VDH13的電壓比VH2電壓高，則節(jié)點(diǎn)(N2)的電壓VN2變成下式(7)，可能變成與時(shí)刻(t4)后不同的電壓。但是，該差異小，在圖5中，同樣地將時(shí)刻(tl4)后的節(jié)點(diǎn)(N2)的最終電壓記為VH4電壓。VN2 = VDH13-Vth (7)此外，在時(shí)刻(tl4)、時(shí)刻(tl5)，發(fā)生與時(shí)刻(t4)、時(shí)刻(t5)相同的狀況，在要進(jìn)入時(shí)亥Ij (tl6)之前，各節(jié)點(diǎn)(NI)的電壓VN1、節(jié)點(diǎn)(N2)的電壓VN2、節(jié)點(diǎn)(N3)的電壓VN3分別成為 VNl = VDHl3, VN2 = VH4’、VN3 = VH2。然后，在時(shí)刻(tl6)，第一鎖存控制線(LACl)上的第一驅(qū)動(dòng)時(shí)鐘(ΦΑα)從H電平的VH2電壓變化為L(zhǎng)電平的VL電壓。這時(shí)，由于晶體管(ΝΜΤ2)為導(dǎo)通狀態(tài)，因此節(jié)點(diǎn)(Ν2)的電壓從VH4’電壓向VL電壓變化。結(jié)果晶體管(ΝΜΤ4)、晶體管(ΝΜΤ5)關(guān)斷。然后，在時(shí)刻(tl7)，第 二鎖存控制線(LAC2)上的第二驅(qū)動(dòng)時(shí)鐘(ΦΑ02)從H電平的VH2電壓變化為L(zhǎng)電平的VL電壓。伴隨時(shí)刻(tl6)中的節(jié)點(diǎn)(N2)的電壓變化，由于電容(CD2)及晶體管(NMT4)的柵極電容，節(jié)點(diǎn)(N3)的電壓也降低，節(jié)點(diǎn)(N3)的電壓從VH2電壓變成VH12的電壓。VH12的電壓大致如下式(8)所示。VH12 = VH2-VH4’ X ((CD2+CGD4)/(CD2+CGD4+CN2S)) (8)在此，CGD4為晶體管(NMT4)的柵極-漏極間電容，CN2S為除了節(jié)點(diǎn)(N2)的電容(CD2)、晶體管(NMT4)的柵極-漏極間電容(CGD4)以外的寄生電容。為了使用a-Si晶體管，并且高速為節(jié)點(diǎn)(N3)、節(jié)點(diǎn)(N4)充電，需要獲得高的柵極電壓，因此，電容⑶2為與寄生電容(CN2S、CN3S)相比相當(dāng)大的電容，因此優(yōu)選占節(jié)點(diǎn)(N2)的電容的八成左右。因而，(8)式表示的VH12的電壓可能會(huì)變化為相當(dāng)?shù)偷碾妷?。例如，若令CD2+CGD4 ^ CD2 = 4XCN2S,VH2 = 25V，則根據(jù)(I)式，VH4 = 20V，根據(jù)(5)式，VH4’ 40V,根據(jù)(8)式，VHl2 = 25-40X0. 8 = -7V。實(shí)際上，節(jié)點(diǎn)(N3)的電壓不會(huì)比晶體管(NMT4)的-Vth低，因此收斂于-5V左右。因而，即使將節(jié)點(diǎn)(N3)作為第一輸出(OUTl)也不能生成期望的High狀態(tài)。另一方面，節(jié)點(diǎn)(N4)的電壓也受節(jié)點(diǎn)(N2)變化的影響，但是這時(shí)的耦合電容只是晶體管(NMT5)的柵極-漏極間電容，因此，相對(duì)于包含第一輸出(OUTl)的負(fù)載等在內(nèi)的節(jié)點(diǎn)(N4)的電容所占比率小，因此電壓降低量也變小，能夠維持快門(mén)動(dòng)作需要的電壓。例如，若令晶體管(NMT5)的柵極-漏極間電容相對(duì)于節(jié)點(diǎn)(N4)的全部電容的比率為 O. 01，則根據(jù)(8)式，節(jié)點(diǎn)(N4)的電壓 VN4 為 VN4 = 25-40X0. 01 = 24. 6V。這樣，能夠?qū)⒐?jié)點(diǎn)(N4)的電壓降低設(shè)計(jì)得較小，因此，在圖2的記載中將降低部分忽略不計(jì)。這時(shí)，快門(mén)⑶在節(jié)點(diǎn)(N4)的電壓變成H電平的時(shí)間點(diǎn)，在靜電力的作用下向第一輸出(OUTl)側(cè)移動(dòng)，并維持該狀態(tài)。即使在時(shí)刻(tl8)第三鎖存控制線(LAC3)上的第三驅(qū)動(dòng)時(shí)鐘(ΦΑ03)變成H電平的VH3電壓，也維持該狀態(tài)。圖3是表示對(duì)本發(fā)明的實(shí)施例I的可動(dòng)快門(mén)(S)的位置進(jìn)行電控制從而進(jìn)行圖像顯示的顯示器(可動(dòng)快門(mén)方式的顯示器)的概略結(jié)構(gòu)的方框圖。在圖3所示的可動(dòng)快門(mén)方式的顯示器中，各像素(PX) 二維狀配置，圖I所示的電路也配置于各像素中。在此，掃描線(LG)以各行為單位設(shè)置，被輸入到垂直驅(qū)動(dòng)電路(XDR)。另外，數(shù)據(jù)線(LD)以各列為單位設(shè)置，被輸入到水平驅(qū)動(dòng)電路(YDR)。第一鎖存控制線(LACl)、第二鎖存控制線(LAC2)、第三鎖存控制線(LAC3)和快門(mén)控制線(LSS)以各像素共用的方式設(shè)置，被輸入到水平驅(qū)動(dòng)電路(YDR)。
在該圖3所示的可動(dòng)快門(mén)方式的顯示器中，在寫(xiě)入期間(圖2的TA)內(nèi)，以各行為單位將數(shù)據(jù)寫(xiě)入各像素，在可動(dòng)快門(mén)狀態(tài)設(shè)定期間(圖2的TB)內(nèi)，使可動(dòng)快門(mén)(S)向第一輸出(OUTl)或第二輸出(0UT2)移動(dòng)，在顯示期間(圖2的TC)顯示圖像。[實(shí)施例2]圖4是表示本發(fā)明的實(shí)施例2的單溝道鎖存電路的電路結(jié)構(gòu)的電路圖。圖4所示的鎖存電路是在圖I所示的鎖存電路中，刪除電容(CD2)、晶體管(NMT5)，將節(jié)點(diǎn)(N3)作為第一輸出(OUTl)的電路。圖5表不圖4所不的鎖存電路的掃描電壓(Φ6)、第一 第三驅(qū)動(dòng)時(shí)鐘(ΦΑΟΙ ΦΑ03)和各節(jié)點(diǎn)(Ν1、Ν2、Ν3)的時(shí)間變化的情況。在時(shí)刻(tl)，當(dāng)掃描線(LG)上的掃描電壓(Φ6)從L電平的VL電壓變化為H電平 的VHl電壓時(shí)，輸入晶體管(NMTl)導(dǎo)通，節(jié)點(diǎn)(NI)的電壓變成數(shù)據(jù)線(LD)上的電壓(data在時(shí)刻(tl)為VL電壓)。在時(shí)刻(t2)，當(dāng)掃描線(LG)上的掃描電壓(Φ6)變化為L(zhǎng)電平的VL電壓時(shí)，晶體管(NMTl)關(guān)斷，對(duì)節(jié)點(diǎn)(NI)的寫(xiě)入動(dòng)作結(jié)束。為了在該時(shí)刻(tl)至?xí)r刻(t2)之間進(jìn)行充分的寫(xiě)入，與上述實(shí)施例I同樣地，VHl電壓優(yōu)選15V以上。在時(shí)刻(t3)，第三鎖存控制線(LAC3)上的第三驅(qū)動(dòng)時(shí)鐘(Φ AC3)從H電平的VH3電壓變化為L(zhǎng)電平的VL電壓。如上述，在將本實(shí)施例的鎖存電路使用在上述可動(dòng)快門(mén)方式的顯示器中的情況下，在該時(shí)間點(diǎn)，快門(mén)(S)的位置在彈簧的力的作用下移動(dòng)到第一輸出(OUTl)和第二輸出(0UT2)的中間位置。然后，在時(shí)刻(t4)，當(dāng)?shù)谝绘i存控制線(LACl)上的第一驅(qū)動(dòng)時(shí)鐘(ΦΑα)從L電平的VL電壓變化為H電平的VH2’電壓時(shí)，二極管接法的晶體管(ΝΜΤ3)導(dǎo)通，使節(jié)點(diǎn)(Ν2)的電壓上升。根據(jù)上述⑴式，最終節(jié)點(diǎn)(Ν2)的電壓VH4為VH4 = VH2’ -Vth。Vth為晶體管(NMT3)的閾值電壓。在此，晶體管(NMT4)的柵極電壓即節(jié)點(diǎn)(N2)的電壓VH4比晶體管(NMT4)的閾值電壓Vth高，因此晶體管(NMT4)呈導(dǎo)通狀態(tài)。在時(shí)刻(t5)，當(dāng)?shù)诙i存控制線(LAC2)上的第二驅(qū)動(dòng)時(shí)鐘(ΦΑ02)從L電平的VL電壓變化為H電平的VH2電壓時(shí)，伴隨第二驅(qū)動(dòng)時(shí)鐘(ΦΑ02)的電壓上升，節(jié)點(diǎn)(Ν3)的電壓上升。在此，若第一驅(qū)動(dòng)時(shí)鐘(Φ ACl)、第二驅(qū)動(dòng)時(shí)鐘(ΦΑ02)和第三驅(qū)動(dòng)時(shí)鐘(ΦΑ〇3)的H電平的電壓為相同的VH2電壓，則對(duì)于作為晶體管(ΝΜΤ4)的柵極電壓的節(jié)點(diǎn)(Ν2)，(VH2-Vth)成為最大電壓，其結(jié)果是，節(jié)點(diǎn)(N3)的電壓的最大值(VN3max)變成VN3max =VH2-Vth-Vth,電壓大幅降低，且速度也變慢。例如，若VH2 = 25V，Vth = 5V，則VN3max =15V。因此，在本實(shí)施例中，將第一驅(qū)動(dòng)時(shí)鐘(ΦΑα)的H電平的電壓設(shè)定為比第二驅(qū)動(dòng)時(shí)鐘(ΦΑ02)和第三驅(qū)動(dòng)時(shí)鐘(ΦΑ03)的H電平的電壓VH2高的VH2’(例如，VH2’ =VH2+2Vth)電壓。由此，最終的節(jié)點(diǎn)(N3)的電壓能夠?yàn)榈诙?qū)動(dòng)時(shí)鐘0AC2)的H電平的電壓即VH2電壓。在時(shí)刻(t6)，當(dāng)?shù)谝绘i存控制線(LACl)上的第一驅(qū)動(dòng)時(shí)鐘(ΦΑα)從H電平的VH2’電壓變化為L(zhǎng)電平的VL電壓時(shí)，晶體管(ΝΜΤ2)的柵極電壓即節(jié)點(diǎn)(NI)的電壓變成L電平的VL(例如0V)電壓，因此晶體管(ΝΜΤ2)關(guān)斷。晶體管(ΝΜΤ3)為二極管接法，因此電流不從節(jié)點(diǎn)(Ν2)向第一鎖存控制線(LACl)流通。因此，節(jié)點(diǎn)(Ν2)維持VH4電壓。另外，嚴(yán)格來(lái)說(shuō)，由于晶體管(ΝΜΤ2)的柵極從H電平的電壓變化為L(zhǎng)電平的電壓，因此，晶體管(ΝΜΤ2)的柵極-漏極間電容會(huì)多少導(dǎo)致電壓降低，但由于其微小，所以在本說(shuō)明書(shū)中忽略不計(jì)。在時(shí)刻(t7)，當(dāng)?shù)诙i存控制線(LAC2)上的第二驅(qū)動(dòng)時(shí)鐘(ΦΑ02)從H電平的VH2電壓變化為L(zhǎng)電平的VL電壓時(shí)，由于晶體管(ΝΜΤ4)的柵極電壓即節(jié)點(diǎn)(Ν2)的電壓為H電平的VH4電壓，因此晶體管(ΝΜΤ4)維持導(dǎo)通狀態(tài)。 由此，伴隨第二驅(qū)動(dòng)時(shí)鐘0AC2)的電壓降低，節(jié)點(diǎn)(N3)的電壓降低。該情況下，節(jié)點(diǎn)(N2)的電壓大致為VH4電壓，晶體管(NMT4)變成電阻足夠低的導(dǎo)通狀態(tài)。因此，節(jié)點(diǎn)(N3)在較短時(shí)間內(nèi)變成L電平的VL電壓。通過(guò)上述驅(qū)動(dòng)方法，第一輸出(OUTl)被設(shè)定為L(zhǎng)ow電平的VL電壓。因此，在將本實(shí)施例的鎖存電路使用在上述可動(dòng)快門(mén)方式的顯示器中的情況下，快門(mén)(S)在時(shí)刻(t6)和時(shí)刻(t7)之間，通過(guò)靜電力被吸引至第一輸出(OUTl)側(cè)，但是時(shí)刻(t7)以后，快門(mén)(S)不再通過(guò)靜電力被吸引至第一輸出(OUTl)側(cè)。從而，快門(mén)⑶例如在支承快門(mén)⑶的彈簧的力的作用下，位于第一輸出(OUTl)和第二輸出(0UT2)的中間。在時(shí)刻(t8)，當(dāng)?shù)谌i存控制線(LAC3)上的第三驅(qū)動(dòng)時(shí)鐘(Φ AC3)變化為H電平的VH3電壓時(shí)，位于第一輸出(OUTl)和第二輸出(0UT2)的中間的快門(mén)(S)被第三驅(qū)動(dòng)時(shí)鐘(ΦΑ03)的H電平的VH2電壓靜電吸弓丨，向第二輸出(0UT2)側(cè)移動(dòng)，快門(mén)位置的設(shè)定結(jié)束。接著，說(shuō)明圖5的右側(cè)所示的時(shí)刻(til)以后的下一子幀中的快門(mén)設(shè)定的時(shí)序。在時(shí)刻(til)，當(dāng)掃描線(LG)上的掃描電壓(Φ6)從L電平的VL電壓變化為H電平的VHl電壓時(shí)，輸入晶體管(NMTl)導(dǎo)通，節(jié)點(diǎn)(NI)的電壓變成數(shù)據(jù)線(LD)上的電壓(data在時(shí)刻(til)為VDH電壓)。在此，VDH電壓設(shè)定為比晶體管(NMT2)的閾值電壓Vth高、能夠在期望的時(shí)間引流節(jié)點(diǎn)(N2)的電荷使之成為VL電壓的電壓。例如為7V。由此，晶體管(NMT2)變成導(dǎo)通狀態(tài)，節(jié)點(diǎn)(N2)的電壓從VH4電壓變成VL電壓。在時(shí)刻(tl2)，當(dāng)掃描線(LG)上的掃描電壓(Φ6)變化為L(zhǎng)電平的VL電壓時(shí)，晶體管(NMTl)關(guān)斷，對(duì)節(jié)點(diǎn)(NI)的寫(xiě)入動(dòng)作結(jié)束。在時(shí)刻(tl3)，第三鎖存控制線(LAC3)上的第三驅(qū)動(dòng)時(shí)鐘(ΦΑ03)從H電平的VH3電壓變化為L(zhǎng)電平的VL電壓。如上述，在將本實(shí)施例的鎖存電路使用在上述可動(dòng)快門(mén)方式的顯示器中的情況下，在該時(shí)間點(diǎn)，快門(mén)(S)的位置在彈簧的力的作用下移動(dòng)到第一輸出(OUTl)和第二輸出(0UT2)的中間位置。接著，在時(shí)刻(tl4)，第一鎖存控制線(LACl)上的第一驅(qū)動(dòng)時(shí)鐘(ΦΑα)從L電平的VL電壓變成H電平的VH2’電壓。這時(shí)，節(jié)點(diǎn)(NI)的電壓變成VDH13’( = VHD+VH2’)的電壓。此外，在時(shí)刻(tl4)、時(shí)刻(tl5)，發(fā)生與時(shí)刻(t4)、時(shí)刻(t5)相同的狀況，在要進(jìn)入時(shí)亥Ij (tl6)之前，各節(jié)點(diǎn)(NI)的電壓VN1、節(jié)點(diǎn)(N2)的電壓VN2、節(jié)點(diǎn)(N3)的電壓VN3分別成為 VNl = VDHl3 \ VN2 = VH4、VN3 = VH2。然后，在時(shí)刻(tl6)，第一鎖存控制線(LACl)上的第一驅(qū)動(dòng)時(shí)鐘(ΦΑα)從H電平的VH2’電壓變化為L(zhǎng)電平的VL電壓。這時(shí)，晶體管(ΝΜΤ2)為導(dǎo)通狀態(tài)，因此節(jié)點(diǎn)(Ν2)的電壓從VH4電壓向VL電壓變化。結(jié)果晶體管(ΝΜΤ4)關(guān)斷。之后，在時(shí)刻(tl7)，當(dāng)?shù)诙i存控制線(LAC2)上的第二驅(qū)動(dòng)時(shí)鐘(ΦΑ02)從H電平的VH2電壓變化為L(zhǎng)電平的VL電壓時(shí)，由于晶體管(ΝΜΤ4)的柵極電壓即節(jié)點(diǎn)(Ν2)的電壓為L(zhǎng)電平的VL電壓，因此晶體管(ΝΜΤ4)維持關(guān)斷狀態(tài)，節(jié)點(diǎn)(Ν3)維持VH2電壓。這時(shí)，快門(mén)(S)在節(jié)點(diǎn)(Ν3)的電壓變成H電平的時(shí)間點(diǎn)，在靜電力的作用下向第一輸出(OUTl)側(cè)移動(dòng)，并維持該狀態(tài)。即使在時(shí)刻(tl8)第三鎖存控制線(LAC3)上的第三驅(qū)動(dòng)時(shí)鐘(ΦΑ03)從L電平的VL電壓變成H電平的VH3電壓，也能夠維持該狀態(tài)。 本實(shí)施例與上述實(shí)施例I相比，設(shè)定電壓增多，并且還需要設(shè)定高電壓，但是與上述實(shí)施例I相比，具有能夠削減作為鎖存電路的構(gòu)成要素的電容(CD2)和晶體管(ΝΜΤ5)這一優(yōu)點(diǎn)。另外，在上述說(shuō)明中，說(shuō)明了作為η型MOS晶體管使用半導(dǎo)體層由非晶硅構(gòu)成的薄膜晶體管的情況，但是，在上述各實(shí)施例中，作為η型MOS晶體管，也可以使用半導(dǎo)體層由多晶硅構(gòu)成的薄膜晶體管。另外，在使用半導(dǎo)體層由多晶硅構(gòu)成的薄膜晶體管的情況下，也可以代替η型MOS晶體管，使用P型MOS晶體管。圖6表示圖4所示的單溝道鎖存電路由P型MOS晶體管構(gòu)成的情況下的電路結(jié)構(gòu)。另外，圖7表示圖6所示的單溝道鎖存電路的掃描電壓(Φ6)、第一 第三驅(qū)動(dòng)時(shí)鐘(ΦΑα、ΦΑ02, ΦΑ03)和各節(jié)點(diǎn)(Ν1、Ν2、Ν3)的時(shí)間變化的情況。首先，說(shuō)明數(shù)據(jù)線(LD)上的電壓(data)為L(zhǎng)電平的VDL電壓的情況。在時(shí)刻(tl)，當(dāng)掃描線(LG)上的掃描電壓(Φ6)從H電平的VH電壓變化為L(zhǎng)電平的VLl電壓變化(所謂的輸入了掃描電壓)，輸入晶體管(PMTl)導(dǎo)通，節(jié)點(diǎn)(NI)變成數(shù)據(jù)線(LD)上的電壓(data在時(shí)刻(tl)為VDL電壓)。當(dāng)節(jié)點(diǎn)(NI)的電壓變化為VDL電壓時(shí)，晶體管(PMT2)變成導(dǎo)通狀態(tài)，節(jié)點(diǎn)(N2)的電壓成為VH電壓。在時(shí)刻(t2)，當(dāng)掃描線(LG)上的掃描電壓(Φ6)變化為H電平的VH電壓時(shí)，晶體管(PMTl)關(guān)斷，對(duì)節(jié)點(diǎn)(NI)的寫(xiě)入動(dòng)作結(jié)束。在時(shí)刻(t3)，第三鎖存控制線(LAC3)上的第三驅(qū)動(dòng)時(shí)鐘(ΦΑ03)從H電平的VH電壓變化為L(zhǎng)電平的VL3電壓。如上所述，在將本實(shí)施例的鎖存電路使用在上述可動(dòng)快門(mén)方式的顯示器中的情況下，在該時(shí)間點(diǎn)，快門(mén)(S)的位置在彈簧的力的作用下，移動(dòng)到第一輸出(OUTl)和第二輸出(0UT2)的中間位置。然后，在時(shí)刻(t4)中，當(dāng)?shù)谝绘i存控制線(LACl)上的第一驅(qū)動(dòng)時(shí)鐘(ΦΑα)從H電平的VH電壓變化為L(zhǎng)電平的VL2電壓時(shí)，二極管接法的晶體管(ΡΜΤ3)變成導(dǎo)通狀態(tài)，使節(jié)點(diǎn)(Ν2)的電壓下降。最終節(jié)點(diǎn)(Ν2)的電壓VL4成為VL4 = VL2+Vth。Vth為晶體管(PMT3)的閾值電壓。在此，晶體管(PMT4)的柵極電壓即節(jié)點(diǎn)(N2)的電壓VL4比晶體管(PMT4)的閾值電壓Vth低，因此晶體管(PMT4)導(dǎo)通。另外，節(jié)點(diǎn)(NI)的電壓也下降，節(jié)點(diǎn)(NI)變成VDL2 = (VDL-VL2)電壓。在時(shí)刻(t5)，當(dāng)?shù)诙i存控制線(LAC2)上的第二驅(qū)動(dòng)時(shí)鐘(ΦΑ02)從H電平的VH電壓變化為L(zhǎng)電平的VL3電壓時(shí)，由于晶體管(ΡΜΤ4)為導(dǎo)通狀態(tài)，因此伴隨著第二驅(qū)動(dòng)時(shí)鐘(ctAC2)的電壓下降，節(jié)點(diǎn)(N3)的電壓下降。
在此，若第一驅(qū)動(dòng)時(shí)鐘(Φ ACl)、第二驅(qū)動(dòng)時(shí)鐘(ΦΑ02)和第三驅(qū)動(dòng)時(shí)鐘(ΦΑ〇3)的L電平的電壓為相同電壓(用VL表示)，則對(duì)于作為晶體管(ΡΜΤ4)的柵極電壓的節(jié)點(diǎn)(Ν2)，(VL+Vth)成為最小電壓，其結(jié)果是，節(jié)點(diǎn)(N3)的電壓的最小值(VN3min)變成VN3min=VL+Vth+Vth,電壓大幅上升，且速度也變慢。因此，在本實(shí)施例中，將第一驅(qū)動(dòng)時(shí)鐘(ΦΑα)的L電平的電壓設(shè)定為比第二驅(qū)動(dòng)時(shí)鐘(ΦΑ02)的L電平的電壓低的電壓，例如VL2 = VL3-2Vth0由此，最終節(jié)點(diǎn)(N3)的電壓能夠?yàn)榈诙?qū)動(dòng)時(shí)鐘0AC2)的L電平的電壓即VL3電壓。在時(shí)刻(t6)，當(dāng)?shù)谝绘i存控制線(LACl)上的第一驅(qū)動(dòng)時(shí)鐘(ΦΑα)從L電平的VL2電壓變化為H電平的VH電壓時(shí)，晶體管(ΡΜΤ2)的柵極電壓即節(jié)點(diǎn)(NI)的電壓變成L電平的VDL電壓，因此晶體管(ΡΜΤ2)維持導(dǎo)通狀態(tài)。晶體管(ΡΜΤ3)為二極管接法，因此電流不從第一鎖存控制線(LACl)向節(jié)點(diǎn)(Ν2)流通。因此，節(jié)點(diǎn)(Ν2)經(jīng)由晶體管(ΡΜΤ2)充電，變成VH電壓。結(jié)果晶體管(ΡΜΤ4)關(guān)斷。另外，嚴(yán)格地說(shuō)，由于晶體管(ΡΜΤ2)的柵極從L電平的電壓變化為H電平的電壓，因此晶體管(ΡΜΤ2)的柵極-漏極間電容會(huì)多少導(dǎo)致電壓上升，但由于其微小，所以在本說(shuō)明書(shū)中忽略不計(jì)。在時(shí)刻(t7)，第二鎖存控制線(LAC2)上的第二驅(qū)動(dòng)時(shí)鐘(ΦΑ02)從L電平的VL3電壓變化為H電平的VH電壓，但由于晶體管(ΡΜΤ4)關(guān)斷，因此節(jié)點(diǎn)(Ν3)維持L電平的VL3電壓。接著，說(shuō)明圖7的右側(cè)所示的時(shí)刻(til)以后的下一子幀中的快門(mén)設(shè)定的時(shí)序。在時(shí)刻(til)，當(dāng)掃描線(LG)上的掃描電壓(Φ6)從H電平的VH電壓變化為L(zhǎng)電平的VLl電壓時(shí)，輸入晶體管(PMTl)導(dǎo)通，節(jié)點(diǎn)(NI)的電壓變成數(shù)據(jù)線(LD)上的電壓(data在時(shí)亥Ij (til)為VH電壓)。在時(shí)刻(tl2)，當(dāng)掃描線(LG)上的掃描電壓(Φ6)變化為H電平的VH電壓時(shí)，晶體管(PMTl)關(guān)斷，對(duì)節(jié)點(diǎn)(NI)的寫(xiě)入動(dòng)作結(jié)束。在時(shí)刻(tl3)，使第三鎖存控制線(LAC3)上的第三驅(qū)動(dòng)時(shí)鐘(ΦΑ03)從H電平的VH電壓變化為L(zhǎng)電平的VL3電壓。在將本實(shí)施例的鎖存電路使用在上述可動(dòng)快門(mén)方式的顯示器中的情況下，在該時(shí)間點(diǎn)，快門(mén)(S)的位置在彈簧的力的作用下，移動(dòng)到第一輸出(OUTl)和第二輸出(0UT2)的中間位置。接著，在時(shí)刻(tl4)，第一鎖存控制線(LACl)上的第一驅(qū)動(dòng)時(shí)鐘(ΦΑα)從H電平的VH電壓變成L電平的VL2電壓。這時(shí)，由于節(jié)點(diǎn)(NI)的電壓在這之前為VH，因此節(jié)點(diǎn)(NI)的電壓變化為VDL3( = VH-VL2)電壓。
此外，在時(shí)刻(tl4)、時(shí)刻(tl5)，發(fā)生與時(shí)刻(t4)、時(shí)刻(t5)相同的情況，在要進(jìn)入時(shí)亥Ij (tl6)之前，各節(jié)點(diǎn)(NI)的電壓VN1、節(jié)點(diǎn)(N2)的電壓VN2、節(jié)點(diǎn)(N3)的電壓VN3分別為 VNl = VDL3、VN2 = VL4、VN3 = VL3。然后，在時(shí)刻(tl6),第一鎖存控制線(LACl)上的第一驅(qū)動(dòng)時(shí)鐘(ΦΑΟΙ)從L電平的VL2電壓變化為H電平的VH電壓。這時(shí)，晶體管(ΡΜΤ2)為關(guān)斷狀態(tài)，晶體管(ΡΜΤ3)為二極管接法，因此，電流不從第一鎖存控制線(LACl)向節(jié)點(diǎn)(Ν2)流通。因而，節(jié)點(diǎn)(Ν2)維持VL4的電壓。另外，嚴(yán)格地說(shuō)，由于晶體管(ΡΜΤ2)的柵極從L電平的電壓變化為H電平的電壓，因此晶體管(ΡΜΤ2)的柵極-漏極間電容會(huì)多少導(dǎo)致電壓上升，但由于其微小，所以在本說(shuō)明書(shū)中忽略不計(jì)。之后，在時(shí)刻(tl7)，當(dāng)?shù)诙i存控制線(LAC2)上的第二驅(qū)動(dòng)時(shí)鐘(ΦΑ02)從L電平的VL3電壓變化為H電平的VH電壓時(shí)，由于晶體管(ΡΜΤ4)的柵極電壓即節(jié)點(diǎn)(Ν2)的電壓為L(zhǎng)電平的VL4的電壓，因此晶體管(ΡΜΤ4)導(dǎo)通，節(jié)點(diǎn)(Ν3)變成VH電壓。這時(shí)，快門(mén)(S)在節(jié)點(diǎn)(Ν4)的電壓變成H電平的時(shí)間點(diǎn)，在靜電力的作用下向第 一輸出(OUTl)側(cè)移動(dòng)，并維持該狀態(tài)。即使在時(shí)刻(tl8)第三鎖存控制線(LAC3)上的第三驅(qū)動(dòng)時(shí)鐘(ΦΑ03)變成H電平的VH電壓，也維持該狀態(tài)。另外，在上述說(shuō)明中，說(shuō)明了將本發(fā)明的鎖存電路使用在上述可動(dòng)快門(mén)方式的顯示器中的情況，但是，本發(fā)明當(dāng)然也能夠應(yīng)用于可動(dòng)快門(mén)方式的顯示器的電路以外的需要同樣動(dòng)作的其它顯示器中。以上基于上述實(shí)施例具體說(shuō)明了發(fā)明人進(jìn)行的發(fā)明，但本發(fā)明并不限于上述實(shí)施例，能夠在不脫離其宗旨的范圍內(nèi)進(jìn)行種種變更。
權(quán)利要求
1.一種鎖存電路，在輸入了掃描電壓時(shí)讀入數(shù)據(jù)并鎖存所述數(shù)據(jù)，其特征在于，包括 第一鎖存控制線，被供給第一驅(qū)動(dòng)時(shí)鐘； 第二鎖存控制線，被供給第二驅(qū)動(dòng)時(shí)鐘； 具有柵極、第一電極和第二電極的輸入晶體管，在所述掃描電壓輸入到所述柵極時(shí)，讀入與“O”或“ I”的數(shù)據(jù)對(duì)應(yīng)的電壓； 第一電容，連接在所述輸入晶體管的所述第二電極和所述第一鎖存控制線之間，保持由所述輸入晶體管讀入的電壓； 具有柵極、第一電極和第二電極的第一導(dǎo)電型的第一晶體管，其中，所述第一電極與所述第一鎖存控制線連接，所述柵極與所述輸入晶體管的所述第二電極連接； 具有柵極、第一電極和第二電極的所述第一導(dǎo)電型的第二晶體管，其中，所述柵極與所述第一晶體管的所述第二電極連接，所述第一電極與所述第二鎖存控制線連接； 具有柵極、第一電極和第二電極的所述第一導(dǎo)電型的第三晶體管，其中，所述柵極與所述第一晶體管的所述第二電極連接，所述第一電極與所述第二晶體管的所述第二電極連接，并且所述第二電極與輸出端子連接； 第二電容，連接在所述第一晶體管的所述第二電極和所述第二晶體管的所述第二電極之間；和 二極管，連接在所述第一晶體管的所述第二電極和所述第一鎖存控制線之間。
2.如權(quán)利要求I所述的鎖存電路，其特征在于 在所述掃描電壓輸入后，所述第一驅(qū)動(dòng)時(shí)鐘從第一電壓變化為第二電壓， 在所述第一驅(qū)動(dòng)時(shí)鐘從所述第一電壓變化為所述第二電壓后，所述第二驅(qū)動(dòng)時(shí)鐘從所述第一電壓變化為所述第二電壓， 在所述第一驅(qū)動(dòng)時(shí)鐘從所述第二電壓變化為所述第一電壓后，所述第二驅(qū)動(dòng)時(shí)鐘從所述第二電壓變化為所述第一電壓， 所述輸出端子的電壓，在所述第二驅(qū)動(dòng)時(shí)鐘從所述第一電壓變化為所述第二電壓時(shí)，成為所述第二電壓，在所述第二驅(qū)動(dòng)時(shí)鐘從所述第二電壓變化為所述第一電壓時(shí)，根據(jù)所述第一晶體管的導(dǎo)通狀態(tài)或關(guān)斷狀態(tài)，成為所述第二電壓或所述第一電壓。
3.如權(quán)利要求I所述的鎖存電路，其特征在于 所述二極管由二極管接法的晶體管構(gòu)成， 所述輸入晶體管、所述第一晶體管、所述第二晶體管、所述第三晶體管和所述二極管，是半導(dǎo)體層由非晶硅構(gòu)成的薄膜晶體管。
4.如權(quán)利要求2所述的鎖存電路，其特征在于 所述二極管由二極管接法的晶體管構(gòu)成， 所述輸入晶體管、所述第一晶體管、所述第二晶體管、所述第三晶體管和所述二極管為η型晶體管， 所述第二電壓是比所述第一電壓更高電位的電壓。
5.一種鎖存電路，在輸入了掃描電壓時(shí)讀入數(shù)據(jù)并鎖存所述數(shù)據(jù)，其特征在于，包括 第一鎖存控制線，被供給第一驅(qū)動(dòng)時(shí)鐘； 第二鎖存控制線，被供給第二驅(qū)動(dòng)時(shí)鐘； 具有柵極、第一電極和第二電極的輸入晶體管，在所述掃描電壓輸入到所述柵極時(shí)，讀入與“O”或“ I”的數(shù)據(jù)對(duì)應(yīng)的電壓； 第一電容，連接在所述輸入晶體管的所述第二電極和所述第一鎖存控制線之間，保持由所述輸入晶體管讀入的電壓； 具有柵極、第一電極和第二電極的第一導(dǎo)電型的第一晶體管，其中，所述柵極與所述輸入晶體管的所述第二電極連接，所述第一電極與所述第一鎖存控制線連接； 具有柵極、第一電極和第二電極的所述第一導(dǎo)電型的第二晶體管，其中，所述柵極與所述第一晶體管的所述第二電極連接，所述第一電極與所述第二鎖存控制線連接，并且所述第二電極與輸出端子連接；和 二極管，連接在所述第一晶體管的所述第二電極和所述第一鎖存控制線之間。
6.如權(quán)利要求5所述的鎖存電路，其特征在于 在所述掃描電壓輸入后，所述第一驅(qū)動(dòng)時(shí)鐘從第一電壓變化為第二電壓， 在所述第一驅(qū)動(dòng)時(shí)鐘從所述第一電壓變化為所述第二電壓后，所述第二驅(qū)動(dòng)時(shí)鐘從第三電壓變化為第四電壓， 在所述第一驅(qū)動(dòng)時(shí)鐘從所述第二電壓變化為所述第一電壓后，所述第二驅(qū)動(dòng)時(shí)鐘從所述第四電壓變化為所述第三電壓， 所述輸出端子的電壓，在所述第二驅(qū)動(dòng)時(shí)鐘從所述第三電壓變化為所述第四電壓時(shí)，成為所述第四電壓，在所述第二驅(qū)動(dòng)時(shí)鐘從所述第四電壓變化為所述第三電壓時(shí)，根據(jù)所述第一晶體管的導(dǎo)通狀態(tài)或關(guān)斷狀態(tài)，成為所述第四電壓或所述第三電壓。
7.如權(quán)利要求5所述的鎖存電路，其特征在于 在所述掃描電壓輸入后，所述第一驅(qū)動(dòng)時(shí)鐘從第一電壓變化為第二電壓， 在所述第一驅(qū)動(dòng)時(shí)鐘從所述第一電壓變化為所述第二電壓后，所述第二驅(qū)動(dòng)時(shí)鐘從第三電壓變化為第四電壓， 在所述第一驅(qū)動(dòng)時(shí)鐘從所述第二電壓變化為所述第一電壓后，所述第二驅(qū)動(dòng)時(shí)鐘從所述第四電壓變化為所述第三電壓， 當(dāng)令所述第一驅(qū)動(dòng)時(shí)鐘的所述第二電壓為VH1，所述第二驅(qū)動(dòng)時(shí)鐘的所述第四電壓為VH2，晶體管的閾值電壓為Vth時(shí)，滿足VHl彡VH2+2XVth| ο
8.如權(quán)利要求5所述的鎖存電路，其特征在于 所述二極管由二極管接法的晶體管構(gòu)成， 所述輸入晶體管、所述第一晶體管、所述第二晶體管和所述二極管，是半導(dǎo)體層由非晶硅構(gòu)成的薄膜晶體管。
9.如權(quán)利要求6所述的鎖存電路，其特征在于 所述二極管由二極管接法的晶體管構(gòu)成， 所述輸入晶體管、所述第一晶體管、所述第二晶體管和所述二極管為η型晶體管，所述第二電壓是比所述第一電壓更高電位的電壓，所述第四電壓是比所述第三電壓更高電位的電壓。
10.一種顯示裝置，具備分別具有可動(dòng)快門(mén)的多個(gè)像素，通過(guò)對(duì)所述可動(dòng)快門(mén)的位置進(jìn)行電控制來(lái)進(jìn)行圖像顯示，其特征在于 所述各像素具有對(duì)所述可動(dòng)快門(mén)的位置進(jìn)行電控制的像素電路， 所述像素電路具有第一輸出端子； 第二輸出端子； 鎖存電路，與所述第一輸出端子連接，在輸入了掃描電壓時(shí)讀入數(shù)據(jù)并鎖存所述數(shù)據(jù)，該鎖存電路包括第一鎖存控制線，被供給第一驅(qū)動(dòng)時(shí)鐘；第二鎖存控制線，被供給第二驅(qū)動(dòng)時(shí)鐘；具有柵極、第一電極和第二電極的輸入晶體管，在所述掃描電壓輸入到所述柵極時(shí)，讀入與“O”或“ I ”的數(shù)據(jù)對(duì)應(yīng)的電壓；第一電容，連接在所述輸入晶體管的所述第二電極和所述第一鎖存控制線之間，保持由所述輸入晶體管讀入的電壓；具有柵極、第一電極和第二電極的第一導(dǎo)電型的第一晶體管，其中，所述第一電極與所述第一鎖存控制線連接，所述柵極與所述輸入晶體管的所述第二電極連接；具有柵極、第一電極和第二電極的所述第一導(dǎo)電型的第二晶體管，其中，所述柵極與所述第一晶體管的所述第二電極連接，所述第一電極與所述第二鎖存控制線連接；具有柵極、第一電極和第二電極的所述第一導(dǎo)電型的第 三晶體管，其中，所述柵極與所述第一晶體管的所述第二電極連接，所述第一電極與所述第二晶體管的所述第二電極連接，并且所述第二電極與所述第二輸出端子連接；第二電容，連接在所述第一晶體管的所述第二電極和所述第二晶體管的所述第二電極之間；和二極管，連接在所述第一晶體管的所述第二電極和所述第一鎖存控制線之間；和第三鎖存控制線，與所述第二輸出端子連接，被供給第三驅(qū)動(dòng)時(shí)鐘。
11.如權(quán)利要求10所述的顯示裝置，其特征在于 在所述掃描電壓輸入后，所述第一驅(qū)動(dòng)時(shí)鐘從第一電壓變化為第二電壓， 在所述第一驅(qū)動(dòng)時(shí)鐘從所述第一電壓變化為所述第二電壓后，所述第二驅(qū)動(dòng)時(shí)鐘從所述第一電壓變化為所述第二電壓， 在所述第一驅(qū)動(dòng)時(shí)鐘從所述第二電壓變化為所述第一電壓后，所述第二驅(qū)動(dòng)時(shí)鐘從所述第二電壓變化為所述第一電壓， 所述第二輸出端子的電壓，在所述第二驅(qū)動(dòng)時(shí)鐘從所述第一電壓變化為所述第二電壓時(shí)，成為所述第二電壓，在所述第二驅(qū)動(dòng)時(shí)鐘從所述第二電壓變化為所述第一電壓時(shí)，根據(jù)所述第一晶體管的導(dǎo)通狀態(tài)或關(guān)斷狀態(tài)，成為所述第二電壓或所述第一電壓。
12.如權(quán)利要求10所述的顯示裝置，其特征在于 所述二極管由二極管接法的晶體管構(gòu)成， 所述輸入晶體管、所述第一晶體管、所述第二晶體管、所述第三晶體管和所述二極管，是半導(dǎo)體層由非晶硅構(gòu)成的薄膜晶體管。
13.如權(quán)利要求11所述的顯示裝置，其特征在于 所述二極管由二極管接法的晶體管構(gòu)成， 所述輸入晶體管、所述第一晶體管、所述第二晶體管、所述第三晶體管和所述二極管為η型晶體管， 所述第二電壓是比所述第一電壓更高電位的電壓。
14.如權(quán)利要求10所述的顯示裝置，其特征在于 所述第三驅(qū)動(dòng)時(shí)鐘從第二電壓變化為第一電壓，并從所述第一電壓變化為所述第二電壓， 在所述第三驅(qū)動(dòng)時(shí)鐘為所述第一電壓的期間內(nèi)，從所述鎖存電路向所述第一輸出端子輸出的電壓被確定。
全文摘要
本發(fā)明提供鎖存電路及使用鎖存電路的顯示裝置。包括輸入晶體管；連接在上述輸入晶體管的第二電極和第一鎖存控制線之間的保持電容；第一電極與上述第一鎖存控制線連接，柵極與上述輸入晶體管的第二電極連接的第一晶體管；柵極與上述第一晶體管的第二電極連接，第一電極與第二鎖存控制線連接的第二晶體管；柵極與上述第一晶體管的第二電極連接，第一電極與上述第二晶體管的第二電極連接，并且第二電極與輸出端子連接的第三晶體管；連接在上述第一晶體管的第二電極和上述第二晶體管的第二電極之間的電容；和連接在上述第一晶體管的第二電極和上述第一鎖存控制線之間的二極管。
文檔編號(hào)H03K3/037GK102780471SQ201210082438
公開(kāi)日2012年11月14日 申請(qǐng)日期2012年3月26日 優(yōu)先權(quán)日2011年5月12日
發(fā)明者宮本光秀, 宮澤敏夫 申請(qǐng)人:株式會(huì)社日立顯示器