專利名稱：基于制約競爭計數(shù)碼的高速并聯(lián)a/d轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)字電路結(jié)構(gòu)，特別是指將模擬信號快速轉(zhuǎn)換為制約競爭計數(shù)碼的一種并聯(lián)A/D轉(zhuǎn)換器。
背景技術(shù)：
申請?zhí)枮?00610041209. 8 “反相移位方式的制約競爭計數(shù)碼電路”的專利案中提
出了一種制約競爭計數(shù)碼，其與十進(jìn)制數(shù)的轉(zhuǎn)換對應(yīng)關(guān)系可參考表I所示，
表I
權(quán)利要求
1.一種基于制約競爭計數(shù)碼的高速并聯(lián)A/D轉(zhuǎn)換器，包括電壓比較器陣列、D觸發(fā)器陣列和代碼轉(zhuǎn)換電路，其特征在于還包括串聯(lián)NMOS管分壓陣列； 所述串聯(lián)NMOS管分壓陣列用于將參考電壓分壓，得到比較電平，所述電壓比較器陣列的輸入端用于比較電平的輸入； 所述電壓比較器陣列的同相端用于接外部模擬輸入信號，電壓比較器陣列的輸出端與D觸發(fā)器陣列的輸入端連接； 所述D觸發(fā)器陣列的輸出端接代碼轉(zhuǎn)換電路，所述代碼轉(zhuǎn)換電路用于輸出制約競爭計數(shù)碼。
全文摘要
本發(fā)明公開了一種基于制約競爭計數(shù)碼的高速并聯(lián)A/D轉(zhuǎn)換器，包括電壓比較器陣列、D觸發(fā)器陣列和代碼轉(zhuǎn)換電路，其中還包括串聯(lián)NMOS管分壓陣列，所述串聯(lián)NMOS管陣列用于將參考電壓分壓，得到比較電平，所述電壓比較器陣列的輸入端用于比較電平的輸入，所述電壓比較器陣列的同相端用于接外部模擬輸入信號，電壓比較器陣列的輸出端與D觸發(fā)器陣列的輸入端連接，所述D觸發(fā)器陣列的輸出端接代碼轉(zhuǎn)換電路，所述代碼轉(zhuǎn)換電路用于輸出制約競爭計數(shù)碼。本發(fā)明所設(shè)計的基于制約競爭計數(shù)碼的高速并聯(lián)A/D轉(zhuǎn)換器能夠提高轉(zhuǎn)換精度與數(shù)據(jù)可靠性。
文檔編號H03M7/14GK102624390SQ201210084580
公開日2012年8月1日 申請日期2012年3月28日 優(yōu)先權(quán)日2012年3月28日
發(fā)明者張維, 李冰 申請人:東南大學(xué)