專利名稱：一種射頻功率放大器數(shù)字預(yù)失真驗(yàn)證系統(tǒng)及方法
一種射頻功率放大器數(shù)字預(yù)失真驗(yàn)證系統(tǒng)及方法技術(shù)領(lǐng)域
本發(fā)明公開了一種射頻功率放大器數(shù)字預(yù)失真驗(yàn)證系統(tǒng)及方法。
背景技術(shù)：
隨著無線通信技術(shù)迅猛發(fā)展，提高功放效率、降低運(yùn)營商投資和運(yùn)營性支出已經(jīng)成為運(yùn)營商越來越關(guān)注的問題。在此背景下射頻功率放大器的線性化技術(shù)的研究越來越受到關(guān)注，已經(jīng)成為無線通信系統(tǒng)的關(guān)鍵技術(shù)之一。實(shí)現(xiàn)功率放大器的線性化的技術(shù)有很多，其中數(shù)字預(yù)失真法依托于DSP (Digital Signal Processing數(shù)字信號處理)技術(shù)的飛速發(fā)展以及軟件無線電技術(shù)的逐漸成熟，具有靈活性高、一致性好、適用性強(qiáng)、方便實(shí)現(xiàn)自適應(yīng)處理等諸多優(yōu)點(diǎn)，有著極大的發(fā)展?jié)摿土己玫膽?yīng)用前景。發(fā)明內(nèi)容
本發(fā)明的目的之一是提供一種能快速提取功放非線性特性以及驗(yàn)證數(shù)字預(yù)失真算法性能的一種射頻功率放大器數(shù)字預(yù)失真驗(yàn)證系統(tǒng)。
本發(fā)明的目的之二是提供一種能快速提取功放非線性特性以及驗(yàn)證數(shù)字預(yù)失真算法性能的一種射頻功率放大器數(shù)字預(yù)失真驗(yàn)證方法。
為實(shí)現(xiàn)以上發(fā)明目的，本發(fā)明技術(shù)方案為一種射頻功率放大器數(shù)字預(yù)失真驗(yàn)證系統(tǒng)，其不同之處在于其包括以下模塊CPU，用于控制D/A、A/D、本振電路、高性能上變頻器、高性能下變頻器，通過FPGA接口提取FPGA采集的前向鏈路和反饋鏈路的數(shù)據(jù)及將數(shù)字預(yù)失真后的基帶數(shù)據(jù)傳遞給FPGA， 將數(shù)據(jù)傳回PC平臺；FPGA，其用于管理存儲器，負(fù)責(zé)將經(jīng)由CPU傳輸來的數(shù)字預(yù)失真后基帶數(shù)據(jù)寫入存儲器以及將存儲器內(nèi)的基帶數(shù)據(jù)發(fā)送給前向鏈路的D/A，采集同一時(shí)刻前向鏈路發(fā)送給D/A 的數(shù)據(jù)以及反饋鏈路A/D輸出的數(shù)據(jù)，并將該前向鏈路數(shù)據(jù)和反饋鏈路數(shù)據(jù)存儲在FPGA內(nèi)部的存儲器中， 供CPU進(jìn)一步調(diào)用；高性能上變頻器，將D/A輸出的模擬中頻信號上變頻到合適頻率的射頻信號；高性能下變頻器將功率放大器反饋的信號下變頻到合適頻率的中頻信號，并進(jìn)一步反饋給A/D ；本振電路，為高性能上變頻器和高性能下變頻器提供本振信號；D/A，將FPGA發(fā)送的數(shù)字中頻信號轉(zhuǎn)換成為模擬中頻信號；A/D，將高性能下變頻器發(fā)送的反饋中頻信號轉(zhuǎn)換為數(shù)字信號。
一種射頻功率放大器數(shù)字預(yù)失真驗(yàn)證方法，其不同之處在于其包括以下步驟 步驟A)、射頻功率放大器數(shù)字預(yù)失真驗(yàn)證系統(tǒng)啟動，前向鏈路關(guān)閉，接入待測功率放大器合理設(shè)置反饋鏈路增益；步驟B)、設(shè)置信號制式、峰均比、基帶的數(shù)字域功率、基帶采樣速率等參數(shù)，生成測試信號源；步驟C)、將步驟B)生成的測試信號源下載至射頻功率放大器數(shù)字預(yù)失真驗(yàn)證系統(tǒng)的存儲器中，設(shè)置前向鏈路的高性能上變頻器和高性能下變頻的增益以及本振頻率等參數(shù)，啟動前向鏈路和反饋鏈路；步驟D)、PC平臺向射頻功率放大器數(shù)字預(yù)失真驗(yàn)證系統(tǒng)發(fā)送開啟前向鏈路指令；步驟E)、射頻功率放大器數(shù)字預(yù)失真驗(yàn)證系統(tǒng)接收到PC平臺發(fā)送指令后向D/A周期性發(fā)送存儲器中存儲的測試信號，同時(shí)采集同一時(shí)刻前向鏈路和反饋鏈路的數(shù)據(jù)，并將數(shù)據(jù)反饋給PC平臺；步驟F)、PC平臺向射頻功率放大器數(shù)字預(yù)失真驗(yàn)證系統(tǒng)發(fā)送調(diào)整硬件平臺增益指令， 射頻功率放大器數(shù)字預(yù)失真驗(yàn)證系統(tǒng)調(diào)整前向鏈路的輸出功率，重復(fù)步驟E)適當(dāng)次數(shù)，采集功率放大器不同功率輸入情況下的反饋輸出以及D/A輸出數(shù)據(jù)，再經(jīng)過PC平臺的非線性特性提取功能部分處理可以得到功率放大器的幅度失真和相位失真特性曲線；步驟G)、在采集到的前向和反饋數(shù)據(jù)的基礎(chǔ)上PC平臺選擇不同功率放大器模型對基帶測試數(shù)據(jù)進(jìn)行數(shù)字預(yù)失真處理，并給出算法預(yù)期的數(shù)字預(yù)失真效果；步驟H)、關(guān)閉前向鏈路信號，PC平臺將步驟G)的預(yù)失真后的基帶測試數(shù)據(jù)寫入射頻功率放大器數(shù)字預(yù)失真驗(yàn)證系統(tǒng)；步驟I)、完成步驟H)后，PC平臺向射頻功率放大器數(shù)字預(yù)失真驗(yàn)證系統(tǒng)發(fā)送前向鏈路開啟指令，開啟前向鏈路；步驟J)、PC平臺通過頻譜儀接口讀取頻譜儀測量實(shí)現(xiàn)結(jié)果。
本發(fā)明的有益技術(shù)效果為能快速提取功放非線性特性以及驗(yàn)證數(shù)字預(yù)失真算法性能，為開發(fā)適合于商用系統(tǒng)集成的數(shù)字預(yù)失真算法提供前期性能評估，該系統(tǒng)及方法能夠有效的降低數(shù)字預(yù)失真算法的開發(fā)風(fēng)險(xiǎn)和成本，加速數(shù)字預(yù)失真算法開發(fā)進(jìn)度。


圖I為本發(fā)明的整體實(shí)施架構(gòu)框圖。
圖2為本發(fā)明的射頻功率放大器數(shù)字預(yù)失真驗(yàn)證系統(tǒng)架構(gòu)框圖。
圖3為功率放大器幅度失真和相位失真提取結(jié)果示意圖。
圖4為本發(fā)明執(zhí)行步驟框圖。
具體實(shí)施方式
下面結(jié)合框圖對本發(fā)明具體實(shí)施方式
進(jìn)行進(jìn)一步闡述。
本發(fā)明的整體實(shí)施架構(gòu)框圖如圖I、圖2所示，其主要由射頻功率放大器數(shù)字預(yù)失真驗(yàn)證系統(tǒng)(以下簡稱硬件平臺)和PC平臺共同構(gòu)成。
如圖2所不，硬件平臺包括CPU(Central Processing Unit中央處理單兀)、 FPGA (Field Programmable Gate Array現(xiàn)場可編程門陣列)、存儲器、高性能上變頻器、本振電路、高性能下變頻器、D/A(Digital-to-Analog 數(shù)模轉(zhuǎn)換器)、A/D(Analog-to-Digital 模數(shù)轉(zhuǎn)換器)。
硬件平臺的各部分主要功能描述如下CPU :其功能主要有a)、與FPGA進(jìn)行數(shù)據(jù)交互的接口，提取FPGA采集的前向鏈路和反饋鏈路的數(shù)據(jù)，并將數(shù)據(jù)傳回PC平臺。b)、將數(shù)字預(yù)失真后的基帶數(shù)據(jù)傳遞給FPGA。c)控制本裝置中的D/A、A/D、本振電路、高性能上變頻器、高性能下變頻器；FPGA :其主要功能有a)、管理存儲器，負(fù)責(zé)將經(jīng)由CPU傳輸?shù)腜C平臺數(shù)字預(yù)失真后基帶數(shù)據(jù)寫入存儲器以及將存儲器內(nèi)的基帶數(shù)據(jù)發(fā)送給前向鏈路的D/AA)、采集同一時(shí)刻前向鏈路發(fā)送給D/A的數(shù)據(jù)以及反饋鏈路A/D輸出的數(shù)據(jù)，并將該前向鏈路數(shù)據(jù)和反饋鏈路數(shù)據(jù)存儲在FPGA內(nèi)部的存儲器中，供CPU進(jìn)一步調(diào)用；高性能上變頻器將D/A輸出的模擬中頻信號上變頻到合適頻率的射頻信號；本振電路為高性能上變頻器和高性能下變頻器提供本振信號；高性能下變頻器將功率放大器反饋的信號下變頻到合適頻率的中頻信號，并進(jìn)一步反饋給A/D ；D/A :將FPGA發(fā)送的數(shù)字中頻信號轉(zhuǎn)換成為模擬中頻信號；A/D :將高性能下變頻器發(fā)送的反饋中頻信號轉(zhuǎn)換為數(shù)字信號。
PC平臺安裝的軟件系統(tǒng)主要包括硬件平臺控制模塊、測試源信號產(chǎn)生模塊、功率放大器非線性特性提取模塊、數(shù)字預(yù)失真算法評估模塊、功率放大器輸出測量模塊，本發(fā)明的發(fā)明重點(diǎn)不在軟件系統(tǒng)構(gòu)架。
硬件平臺控制模塊控制硬件平臺上的FPGA、A/D、D/A等器件，使得硬件平臺能夠配合完成前向鏈路數(shù)據(jù)發(fā)送和反向鏈路采集的功能。
測試源信號產(chǎn)生模塊按照用戶設(shè)定的參數(shù)產(chǎn)生不同制式(如單音測試信號、多音測試信號、GSM、CDMA, TD-SCDMA, WCDMA, LTE)不同峰均比、不同采樣速率以及不同數(shù)字功率的基帶信號。
非線性特性提取模塊接收硬件平臺采集的前向鏈路和反饋鏈路數(shù)據(jù)，并依據(jù)采集的數(shù)據(jù)提取功率放大器的非 線性特性曲線，并將評估結(jié)果圖形化，為進(jìn)一步做數(shù)字預(yù)失真提供參考。
數(shù)字預(yù)失真算法評估模塊提供多種常用的功率放大器模型(無記憶多項(xiàng)式模型、記憶多項(xiàng)式模型、Volterra級數(shù)模型、Hammerstein模型、Wiener模型)。并能選擇不同記憶深度和非線性階數(shù)對所選模型進(jìn)行前向鏈路和反向鏈路時(shí)延估計(jì)、功率放大器模型參數(shù)數(shù)求解、基帶數(shù)據(jù)預(yù)失真處理等數(shù)字預(yù)失真算法處理。
功率放大器輸出測量模塊通過捕獲硬件平臺的反饋鏈路的數(shù)據(jù)可以直觀的計(jì)算出功率放大器輸出的性能指標(biāo)(如鄰道泄露比、EVM等參數(shù))。并將相關(guān)測量結(jié)果形成圖形化的軟件界面。該模塊也可以直接與頻譜儀連接(如圖I虛線所示)，直接讀取頻譜儀測量結(jié)果。相較而言，直接捕獲硬件平臺反饋鏈路數(shù)據(jù)并計(jì)算功率放大器輸出的性能指標(biāo)的方式成本更為低廉。
如圖4所示，以下結(jié)合附圖4對本發(fā)明的具體實(shí)施步驟作進(jìn)一步詳細(xì)說明(1)、硬件平臺啟動，前向鏈路關(guān)閉。按照圖I方式接入待測功率放大器合理設(shè)置反饋鏈路增益；(2)、在PC平臺的軟件模塊中設(shè)置信號制式、峰均比、基帶的數(shù)字域功率、基帶采樣速率等參數(shù)，生成測試信號源；(3)、將步驟(2)生成的測試信號源下載至本裝置的硬件平臺的存儲器中，設(shè)置前向鏈路的高性能上變頻器和高性能下變頻的增益以及本振頻率等參數(shù)，啟動前向鏈路和反饋鏈路；(4)、PC平臺向硬件平臺發(fā)送“數(shù)據(jù)發(fā)送”指令；(5)、硬件平臺接收到PC平臺在步驟(4)的“數(shù)據(jù)發(fā)送”指令后向D/A周期性發(fā)送存儲器中存儲的測試信號，同時(shí)采集同一時(shí)刻前向鏈路和反饋鏈路的數(shù)據(jù)，并將數(shù)據(jù)反饋給PC 平臺；(6)、PC平臺發(fā)送“調(diào)整硬件平臺增益”指令，硬件平臺調(diào)整前向鏈路的輸出功率，重復(fù)步驟(5)適當(dāng)次數(shù)。采集功率放大器不同功率輸入情況下的反饋輸出以及D/A輸出數(shù)據(jù)， 再經(jīng)過PC平臺的非線性特性提取功能部分處理可以得到功率放大器的幅度失真和相位失真特性曲線(如圖3所示)；(7)、在經(jīng)過步驟(6)采集到的前向和反饋數(shù)據(jù)的基礎(chǔ)上用戶可以選擇不同功率放大器模型對基帶測試數(shù)據(jù)進(jìn)行數(shù)字預(yù)失真處理。并給出算法預(yù)期的數(shù)字預(yù)失真效果；(8)、PC平臺發(fā)送“關(guān)閉前向鏈路信號”指令，將步驟(7)的預(yù)失真后的基帶測試數(shù)據(jù)寫入硬件平臺；(9)、完成步驟(8)后，PC平臺向硬件平臺發(fā)送“開啟前向鏈路”指令。開啟前向鏈路；(10)、PC平臺通過頻譜儀接口功能部分，讀取頻譜儀測量步驟(9)實(shí)現(xiàn)之結(jié)果，并將結(jié)果反饋回PC平臺軟件模塊供用戶參考；(11)、通過步驟(10)，用戶判斷是否需要選擇多次迭代以及迭代次數(shù)。如果需要?jiǎng)t返回執(zhí)行步驟(5-10)。用戶亦 可以選擇不同功率放大器模型對數(shù)字預(yù)失真算法進(jìn)行重新評。
本發(fā)明的成本低廉、集成度高、靈活度高、評估功率放大器非線性速度快、易于實(shí)現(xiàn)的優(yōu)點(diǎn)。本發(fā)明的上述實(shí)施例僅為說明本發(fā)明的方法，并非對本發(fā)明保護(hù)范圍做出特殊限定。
權(quán)利要求
1.一種射頻功率放大器數(shù)字預(yù)失真驗(yàn)證系統(tǒng)，其特征在于其包括以下模塊CPU，用于控制D/A、A/D、本振電路、高性能上變頻器、高性能下變頻器，通過FPGA 接口提取FPGA采集的前向鏈路和反饋鏈路的數(shù)據(jù)及將數(shù)字預(yù)失真后的基帶數(shù)據(jù)傳遞給 FPGA，將數(shù)據(jù)傳回PC平臺；FPGA，其用于管理存儲器，負(fù)責(zé)將經(jīng)由CPU傳輸來的數(shù)字預(yù)失真后基帶數(shù)據(jù)寫入存儲器以及將存儲器內(nèi)的基帶數(shù)據(jù)發(fā)送給前向鏈路的D/A，采集同一時(shí)刻前向鏈路發(fā)送給D/A 的數(shù)據(jù)以及反饋鏈路A/D輸出的數(shù)據(jù)，并將該前向鏈路數(shù)據(jù)和反饋鏈路數(shù)據(jù)存儲在FPGA內(nèi)部的存儲器中，供CPU進(jìn)一步調(diào)用；高性能上變頻器，將D/A輸出的模擬中頻信號上變頻到合適頻率的射頻信號；高性能下變頻器將功率放大器反饋的信號下變頻到合適頻率的中頻信號，并進(jìn)一步反饋給A/D ；本振電路，為高性能上變頻器和高性能下變頻器提供本振信號；D/A，將FPGA發(fā)送的數(shù)字中頻信號轉(zhuǎn)換成為模擬中頻信號；A/D，將高性能下變頻器發(fā)送的反饋中頻信號轉(zhuǎn)換為數(shù)字信號。
2.一種射頻功率放大器數(shù)字預(yù)失真驗(yàn)證方法，其特征在于其包括以下步驟步驟A)、射頻功率放大器數(shù)字預(yù)失真驗(yàn)證系統(tǒng)啟動，前向鏈路關(guān)閉，接入待測功率放大器合理設(shè)置反饋鏈路增益；步驟B)、設(shè)置信號制式、峰均比、基帶的數(shù)字域功率、基帶采樣速率等參數(shù)，生成測試信號源；步驟C)、將步驟B)生成的測試信號源下載至射頻功率放大器數(shù)字預(yù)失真驗(yàn)證系統(tǒng)的存儲器中，設(shè)置前向鏈路的高性能上變頻器和高性能下變頻的增益以及本振頻率等參數(shù)， 啟動前向鏈路和反饋鏈路；步驟D)、PC平臺向射頻功率放大器數(shù)字預(yù)失真驗(yàn)證系統(tǒng)發(fā)送開啟前向鏈路指令；步驟E)、射頻功率放大器數(shù)字預(yù)失真驗(yàn)證系統(tǒng)接收到PC平臺發(fā)送指令后向D/A周期性發(fā)送存儲器中存儲的測試信號，同時(shí)采集同一時(shí)刻前向鏈路和反饋鏈路的數(shù)據(jù)，并將數(shù)據(jù)反饋給PC平臺；步驟F)、PC平臺向射頻功率放大器數(shù)字預(yù)失真驗(yàn)證系統(tǒng)發(fā)送調(diào)整硬件平臺增益指令， 射頻功率放大器數(shù)字預(yù)失真驗(yàn)證系統(tǒng)調(diào)整前向鏈路的輸出功率，重復(fù)步驟E)適當(dāng)次數(shù)，采集功率放大器不同功率輸入情況下的反饋輸出以及D/A輸出數(shù)據(jù)，再經(jīng)過PC平臺的非線性特性提取功能部分處理可以得到功率放大器的幅度失真和相位失真特性曲線；步驟G)、在采集到的前向和反饋數(shù)據(jù)的基礎(chǔ)上PC平臺選擇不同功率放大器模型對基帶測試數(shù)據(jù)進(jìn)行數(shù)字預(yù)失真處理，并給出算法預(yù)期的數(shù)字預(yù)失真效果；步驟H)、關(guān)閉前向鏈路信號，PC平臺將步驟G)的預(yù)失真后的基帶測試數(shù)據(jù)寫入射頻功率放大器數(shù)字預(yù)失真驗(yàn)證系統(tǒng)；步驟I)、完成步驟H)后，PC平臺向射頻功率放大器數(shù)字預(yù)失真驗(yàn)證系統(tǒng)發(fā)送前向鏈路開啟指令，開啟前向鏈路；步驟J)、PC平臺通過頻譜儀接口讀取頻譜儀測量實(shí)現(xiàn)結(jié)果。
全文摘要
本發(fā)明公開了一種射頻功率放大器數(shù)字預(yù)失真驗(yàn)證系統(tǒng)及方法，其包括以下模塊CPU、FPGA、高性能上變頻器、高性能下變頻器、本振電路、D/A、A/D，本發(fā)明的有益技術(shù)效果為能快速提取功放非線性特性以及驗(yàn)證數(shù)字預(yù)失真算法性能，為開發(fā)適合于商用系統(tǒng)集成的數(shù)字預(yù)失真算法提供前期性能評估，該裝置明能夠有效的降低數(shù)字預(yù)失真算法的開發(fā)風(fēng)險(xiǎn)和成本，加速數(shù)字預(yù)失真算法開發(fā)進(jìn)度。
文檔編號H03F1/32GK102868371SQ20121009424
公開日2013年1月9日 申請日期2012年4月1日 優(yōu)先權(quán)日2012年4月1日
發(fā)明者陳付齊, 周世軍, 楊浩, 江浩洋, 高金萍, 何濤勇, 曹雨 申請人:武漢郵電科學(xué)研究院