專利名稱：混頻器電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于在收發(fā)器中轉(zhuǎn)換頻率的混頻器及其驅(qū)動器電路。
背景技術(shù)：
無線設(shè)備被用于啟用語音和數(shù)據(jù)的移動通信已經(jīng)許多年。這類設(shè)備可以包括例如移動電話和無線啟用的個人數(shù)字助理(PDA)。圖I是這類無線設(shè)備的內(nèi)核部件的一般框圖。無線內(nèi)核10包括基帶處理器12，用于控制無線設(shè)備的應(yīng)用特定功能以及用于向射頻(RF)收發(fā)器芯片14提供和接收語音或數(shù)據(jù)信號。RF收發(fā)器芯片14負責發(fā)射信號的頻率向上轉(zhuǎn)換以及接收信號的頻率向下轉(zhuǎn)換。RF收發(fā)器芯片14包括接收器內(nèi)核16和發(fā)射器內(nèi)核20，接收器內(nèi)核16連接到天線18用于接收從基站發(fā)射的信號，發(fā)射器內(nèi)核20用于經(jīng)由增益電路22通過天線18發(fā)射信號。本領(lǐng)域技術(shù)人員應(yīng)予以理解的是，圖I是僅簡化框圖，還可以包括啟用適當操作或功能可能需要的其他功能塊。 一般而言，發(fā)射器內(nèi)核20負責將電磁信號從基帶向上轉(zhuǎn)換到較高頻率用于發(fā)射，而接收器內(nèi)核16負責在這些頻率到達接收器時將它們向下轉(zhuǎn)換回其原來的頻帶，這些過程分別公知為向上轉(zhuǎn)換和向下轉(zhuǎn)換。原始(或基帯)信號可表現(xiàn)為例如數(shù)據(jù)、語音或視頻。這些基帶信號可由諸如麥克風或攝像機這樣的換能器(transducer)產(chǎn)生、由計算機生成或者從電子存儲設(shè)備傳送。圖2示出了通過發(fā)射器內(nèi)核20到天線18的示例性發(fā)射路徑。如圖2所示，發(fā)射路徑可包括混頻器202，其被布置為從基帶處理器12接收基帶信號。該混頻器負責使用由本地振蕩器204產(chǎn)生的本地振蕩信號將基帶信號向上轉(zhuǎn)換到較高頻率。發(fā)射路徑可進一歩包括濾波器206，用于去除基帶分量并抑制諧波；和功率放大器208，用于放大調(diào)制信號的功率。發(fā)射路徑中的部件并不全面，本領(lǐng)域技術(shù)人員應(yīng)予以理解的是，具體的配置將取決于所依附的通信標準和所選擇的架構(gòu)實現(xiàn)方式。下面，將參照圖3描述已知的無源CMOS (互補對稱金屬-氧化物-半導(dǎo)體)混頻器電路300?；鶐盘柺峭ㄟ^根據(jù)任一已知協(xié)議對載有數(shù)據(jù)的基帶載波進行調(diào)制而生成的模擬信號。CMOS無源混頻器電路300從基帶處理器接收差分基帶信號(VBBP、VBBM)。本文中使用術(shù)語“差分”來描述基帶信號(VBBP、VBBM)具有相同的振幅并且基本上處于彼此相反的相位，即具有180度相位差?；祛l器電路300包括η型金屬氧化物半導(dǎo)體場效應(yīng)(NMOS)晶體管302、304、306和308，這些NMOS晶體管被布置為接收基帶信號VBBP和VBBM以及差分本地振蕩器信號(VLOP、VL0M)。NMOS晶體管302、304、306和308提供差分輸出VOP和VOM。盡管已經(jīng)關(guān)于NMOS晶體管描述了 CMOS無源混頻器電路300，但本領(lǐng)域技術(shù)人員應(yīng)予以理解的是，也可將晶體管302、304、306和308選為p型金屬氧化物半導(dǎo)體場效應(yīng)(PMOS)晶體管。
工作吋，混頻器電路300使用本地振蕩器信號(VLOP、VL0M)將基帶信號(VBBP、VBBM)向上轉(zhuǎn)換到期望的RF發(fā)射頻率。為了使無源混頻器300工作，要求基帶信號以最小失真驅(qū)動在輸出端具有負載的無源混頻器?；鶐幚砥鲙淼娜魏问д娑紝⑹篃o源混頻器的線性度(linearity)降低。用于RF信令(signalling)的已知協(xié)議之ー使用復(fù)雜的同相位(I)和正交相位(Q)信號，其中每個均可以為差分格式。國際公布WO 2010/025556公開了ー種具有驅(qū)動器電路430的IQ無源混頻器400，下面將參照圖4對其進行描述。用于I路徑和Q路徑的差分基帶輸入信號被標為VBBQP、VBBQM、VBBIP和VBB頂。這些基帶輸入信號被輸入到驅(qū)動器電路430。驅(qū)動器電路430包括源極跟隨器NMOS晶體管440、444、448和452，這些晶體管連 接到偏置NMOS晶體管442、446、450和454。源極跟隨器NMOS晶體管440、444、448和452的柵極端接收基帶輸入信號VBBQP、VBBQM、VBBIP和VBBM。偏置NMOS晶體管442、446、450和454接收偏置電壓VBIAS。源極跟隨器NMOS晶體管440、444、448和452的輸出在被提供到IQ無源混頻器400之前經(jīng)過電阻器460、462、464和466。無源IQ 混頻器 400 包括 NMOS 晶體管 402、404、406、408、410、412、414 和 416，這些晶體管用于I/Q路徑，并且被提供以標為VLOIP、VL0IM, VLOQP和VLOQM本地振蕩器信號。無源IQ混頻器400的輸出，即VOP和V0M，是向上轉(zhuǎn)換后的頻率信號，可以用于在發(fā)送之前驅(qū)動放大器，例如通過ac耦合電容器(圖4中未示出)驅(qū)動功率放大器208。LO信號(VL0IP、VL0M、VLOQP和VL0QM)均為從OV到I. 2V的矩形波形(SQ2占空比)，并且被設(shè)計為具有低的上升和下降時間，這種布置使得能夠省卻常規(guī)上被用在發(fā)射器輸出端處的表面聲波(SAW)濾波器。因此，有助于使所需外部部件的數(shù)目、所需板面積最小化，從而降低芯片的總體成本。將電容性負載設(shè)置在IQ無源混頻器400的輸出端減小了由源極跟隨器NMOS晶體管440、444、448和452引起的失真，但源極跟隨器晶體管不再是線性的。這限制了 IQ無源混頻器400的線性度。就執(zhí)行向上轉(zhuǎn)換頻率變換的混頻器而言,所使用的一般規(guī)格被稱為FRF-3BB(A)0這是向上轉(zhuǎn)換后的RF /[目號與第二階失真之比，其中第二階失真為FioUbb (Fio是本地振蕩器頻率且Fbb是基帶輸入信號的頻率)。對于2G應(yīng)用，要求典型的Λ為55dB。對于3G語音應(yīng)用，要求典型的Λ為45dB。因而，為了具有高Δ，要求圖4中所示源極跟隨器NMOS晶體管440、444、448和452具有大跨導(dǎo)(gm)。源極跟隨器晶體管的跨導(dǎo)與源極跟隨器晶體管的漏極電流Id直接成正比，因此為了獲得高Λ值，源極跟隨器晶體管的電流消耗也必定會増大?？鐚?dǎo)gm隨基帶輸入信號而變化，這是由于漏極電流的波動所致。為了使這些波動的影響最小化，添加了附加的電阻器460、462、464和468，與源極跟隨器NMOS晶體管440、444,448和452的本征電阻(Ι/gm)串聯(lián)，以改善IQ無源混頻器400的線性度。這個設(shè)計對電阻器460、462、464和468的電阻值和Λ值進行了折衷考慮。利用高值電阻器，Λ值增大而SNR下降。類似地，利用低值電阻器，SNR增大而Λ值減小。本發(fā)明g在提供ー種具有改善的線性度的用于混頻器電路的驅(qū)動器電路。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的ー個方面，提供一種用于將驅(qū)動信號供給到混頻器電路的驅(qū)動器電路，所述驅(qū)動器電路包括第一電路分支，其具有第一和第二電路部件，所述第一和第二電路部件被布置為分別接收輸入信號和偏置信號；第二電路分支，其具有第一和第二電路部件，所述第一電路部件被布置為接收所述輸入信號；和
運算放大器，其具有第一輸入端和第二輸入端，所述第一輸入端連接到所述第一電路分支的所述第一和第二電路部件的接合節(jié)點，所述第二輸入端連接到所述第二電路分支的所述第一和第二電路部件的接合節(jié)點，所述運算放大器被布置為將運算放大器輸出信號提供到所述第二電路分支的第二電路部件，使得所述第二電路分支的所述接合節(jié)點處的電壓等于所述第一電路分支的所述接合節(jié)點處的電壓，所述電壓依賴于所述輸入信號并提供所述驅(qū)動信號。本發(fā)明的又ー個方面提供ー種用于將輸入信號與頻率信號混頻的CMOS無源混頻器電路，所述CMOS無源混頻器電路包括多個晶體管，其中所述多個晶體管中的至少ー個晶體管被布置為接收從驅(qū)動器電路輸出的驅(qū)動信號，所述驅(qū)動器電路包括第一電路分支，具有第一和第二電路部件，被布置為分別接收輸入信號和偏置信號;第二電路分支，具有第一和第二電路部件，所述第一電路部件被布置為接收所述輸入信號；和運算放大器，具有第一輸入端和第二輸入端，所述第一輸入端連接到所述第一電路分支的所述第一和第二電路部件的接合節(jié)點，所述第二輸入端連接到所述第二電路分支的所述第一和第二電路部件的接合節(jié)點，所述運算放大器被布置為將運算放大器輸出信號提供到所述第二電路分支的第二電路部件，使得所述第二電路分支的所述接合節(jié)點處的電壓等于所述第一電路分支的所述接合節(jié)點處的電壓，所述電壓依賴于所述輸入信號并提供所述驅(qū)動信號。通過提供運算放大器使其連接為對第一電路分支的接合節(jié)點表現(xiàn)出高阻抗，并且在第二電路分支的接合節(jié)點處提供驅(qū)動信號，能夠改善驅(qū)動器電路的線性度。在第一電路分支構(gòu)成源極跟隨器布置中的晶體管的情況下，可以通過改變供給到這些晶體管之ー的柵極的偏置信號而由該晶體管的跨導(dǎo)來決定線性度。照這樣，可以對電流消耗編程。上述驅(qū)動器電路允許大振幅(高功率水平)輸入信號而不降低驅(qū)動器電路的線性度，以便獲得高信噪比。此外，驅(qū)動器的電流消耗能夠被顯著減小且同時仍保持良好的線性度。在本發(fā)明的實施例中，驅(qū)動器電路包括至少ー個進ー步的電路分支，其具有第一和第二電路部件，所述第一電路部件被布置為接收所述第一輸入信號，并且所述第二電路部件被布置為接收所述運算放大器輸出信號?？梢蕴峁┣袚Q裝置，用于有選擇地給所述至少ー個電路分支的所述第一晶體管供給所述第一輸入信號，以藉此通過選擇將被供給所述第一輸入信號的進ー步的電路分支的數(shù)目來控制所述驅(qū)動信號的功率水平。照這樣，代替用ー個具有復(fù)制品電路(r印lica circuit)的源極跟隨器來線性驅(qū)動無源混頻器，上述驅(qū)動器電路能夠用多個源極跟隨器驅(qū)動多個無源混頻器。通過允許依據(jù)并聯(lián)連接的具有驅(qū)動器的無源混頻器的數(shù)目來對向上轉(zhuǎn)換的RF輸出功率編程，可編程性得以改善。因而，根據(jù)本發(fā)明實施例的驅(qū)動器電路能夠提供具有可編程電流消耗的可編程輸出功率。


為了更好地理解本發(fā)明以及顯示本發(fā)明如何可以實施，下面將通過示例的方式參照附圖，附圖中圖I是現(xiàn)有技術(shù)的無線內(nèi)核的框圖；圖2是圖I所示無線內(nèi)核的發(fā)射器內(nèi)核的框圖；圖3是現(xiàn)有技術(shù)的無源CMOS混頻器電路的電路圖；圖4是IQ混頻器電路和驅(qū)動器電路的電路圖；圖5a是使用NMOS器件的根據(jù)本發(fā)明一個實施例的驅(qū)動器電路的電路圖；圖5b是使用PMOS器件的根據(jù)本發(fā)明一個實施例的驅(qū)動器電路的電路圖；以及圖6是根據(jù)本發(fā)明另一個實施例的驅(qū)動器電路的電路圖。
具體實施例方式下面，將參照圖5a描述根據(jù)本發(fā)明優(yōu)選實施例的驅(qū)動器電路。如圖5a所示，驅(qū)動器電路500包括源極跟隨器NMOS晶體管502，其與偏置NMOS晶體管504串聯(lián)連接，使得晶體管502的漏極端連接到電源電壓AVDD，AVDD可以例如為I. 2V,但應(yīng)予以理解的是，也可以使用其他的AVDD值。晶體管502的源極端與晶體管504的漏極端在節(jié)點A處相連接，并且晶體管504的源極端連接到電源電壓AVSS ;電源電壓AVSS可以為0V。晶體管502的柵極端接收基帶輸入信號VIN。晶體管504的柵極端接收直流(DC)偏置電壓輸入信號VBIAS。驅(qū)動器電路500還包括源極跟隨器NMOS晶體管506，其與晶體管508串聯(lián)連接，使得晶體管506的漏極端連接到電源電壓AVDD，晶體管506的源極端與晶體管508的漏極端在節(jié)點B處相連接，并且晶體管508的源極端連接到電源電壓AVSS。晶體管506的柵極端接收基帶輸入信號VIN?；鶐л斎胄盘朧IN可以是上面參照圖4描述的差分基帶輸入信號VBBQP, VBBQM、VBBIP 和 VBB頂其中之一。節(jié)點A連接到運算放大器510的反相輸入端。節(jié)點B連接到運算放大器510的正相(非反相)輸入端。運算放大器510的輸出端連接到晶體管508的柵極端。節(jié)點B還通過線511提供作為驅(qū)動器電路500的輸出的驅(qū)動信號。如圖5a所不,基帶輸入信號VIN可以通過線511被供給到晶體管512，該晶體管是CMOS無源混頻器電路，例如如圖4所示IQ無源混頻器400的一部分。應(yīng)予以理解的是，為了將基帶輸入信號VBBQP、VBBQM、VBBIP或VBB頂中的每個供給到IQ無源混頻器400，將需要多個驅(qū)動器電路500。同時參照圖4和圖5a，驅(qū)動器電路500可代替各I路徑和Q路徑上的驅(qū)動器電路430的源極跟隨NMOS晶體管、偏置NMOS晶體管和電阻器。例如，源極跟隨器NMOS晶體管440、偏置NMOS晶體管442和電阻器460可由驅(qū)動器電路500代替，其中源極跟隨器NMOS晶體管502將會在其柵極端處接收基帶輸入信號VBBQP。在圖4所不驅(qū)動電路430中，由于直流(DC)偏置電壓輸入信號VBIAS,所以偏置NMOS晶體管442、446、450和454為恒流源,這是由于這些晶體管接收恒定偏置電壓而灌入恒定電流。在驅(qū)動器電路500工作時，運算放大器510被用于通過控制晶體管508的柵極端而將節(jié)點A的電壓復(fù)制到節(jié)點B。節(jié)點B處的輸出電壓然后被用于直接驅(qū)動CMOS無源混頻器電路中的晶體管512。從電流流過晶體管508的時間長度(占輸入信號的比例)在50%左右這一意義上來說，源極跟隨器NMOS晶體管506、晶體管508和運算放大器510像驅(qū)動無源混頻器的AB類驅(qū)動器ー樣動作。源極跟隨器NMOS晶體管506動作，以將AC電流拉入晶體管512中，并且用晶體管508從晶體管512灌入AC電流。這相對于上面討論的具有恒流源的源極跟隨器是具有優(yōu)勢的，這是由于恒流源只能灌入恒定電流因而要求在高電流下偏置以確保工作期間的線性度。 在驅(qū)動器電路500中，偏置NMOS晶體管504控制晶體管502的偏置電流。節(jié)點A處的電壓未被用于驅(qū)動CMOS無源混頻器的晶體管，反而顯示出op-amp的高阻杭。節(jié)點B處的電壓是使用運算放大器510從節(jié)點A處的電壓復(fù)制的，被用于驅(qū)動CMOS無源混頻器的晶體管。晶體管508在其柵極端處不接收直流(DC)偏置電壓輸入信號VBIAS，而接收op-amp的輸出，該輸出具有變化的電流幅度。運算放大器510輸出端處的電流幅度依據(jù)輸出信號和流過晶體管508的DC電流量而變化。DC電流越高，從源極跟隨器晶體管506得到的線性度就越好。請注意，由于在這種情況下不需要電阻器(即參照圖4描述的電阻器460、462、464,468之一)，所以無需對線性度和SNR進行折衷考慮。此外，由于源極跟隨器晶體管502輸出(節(jié)點A)不需要直接驅(qū)動帶有負載的CMOS無源混頻器，所以無源混頻器電路可以獲得非常高的線性度。這使本發(fā)明更加具有魯棒性，從而使其解決了上面提及的獲得能同時實現(xiàn)高Λ和SNR的高度線性CMOS無源混頻器所存在的問題。這種情況下線性度主要由晶體管502的跨導(dǎo)決定，并且通過改變流過晶體管502的偏置電流即可容易地對該線性度進行編程。流過晶體管502的偏置電流可以通過改變DC偏置電壓VBIAS或者將附加的偏置晶體管與偏置晶體管504并聯(lián)連接來改變。這使驅(qū)動器電路500具有高度的靈活性，因而無需額外的硬件即可被用于例如第二代(2G)和第三代(3G)應(yīng)用中，從而令所占硅面積較少且設(shè)計復(fù)雜性較低。本領(lǐng)域技術(shù)人員將認識到哪些電信標準被稱為2G和3G。盡管描述了使用NMOS晶體管的驅(qū)動器電路500，但應(yīng)認識到，源極跟隨器晶體管502、506和偏置晶體管504、508也可以是PMOS器件。圖5b示出了使用PMOS器件的驅(qū)動器電路500。盡管上面描述了可用多個驅(qū)動器電路500將基帶輸入信號VBBQP、VBBQM、VBBIP和VBBM提供到單個IQ無源混頻器，例如圖4中的混頻器400，但下面將參照圖6來描述對圖5a所示驅(qū)動器電路500的修改，該修改允許將單個基帶輸入信號提供給多個IQ無源混頻器。如圖6所示，驅(qū)動器電路600包括驅(qū)動器電路500和多個附加電路分支。為了簡明起見，圖6中僅示出了這些附加電路分支之一的電路元件。每個附加電路分支均包括源極跟隨器NMOS晶體管602，其與偏置NMOS晶體管604串聯(lián)連接，使得源極跟隨器NMOS晶體管602的漏極端連接到電源電壓AVDD，源極跟隨器NMOS晶體管602的源極端與偏置NMOS晶體管604的漏極端在節(jié)點C處相連接，并且偏置NMOS晶體管604的源極端連接到電源電壓AVSS。源極跟隨器NMOS晶體管602的柵極端接收基帶輸入信號VIN ;這是被供給到晶體管502和506的柵極端的同一基帶輸入信號。運算放大器510的輸出端連接到偏置NMOS晶體管604的柵極端。節(jié)點C通過線611提供驅(qū)動器電路600的進ー步輸出。如圖6所示，基帶輸入信號VIN可通過線611被供給到晶體管612，該晶體管是CMOS無源混頻器電路，例如如圖4所示IQ無源混頻器400的一部分。應(yīng)重點注意的是，晶 體管512和晶體管612不是同一 CMOS無源混頻器電路的一部分。照這樣，驅(qū)動器電路600可將基帶輸入信號VIN供給到多個晶體管，因此這多個晶體管中的每個是単獨的CMOS無源混頻器電路的一部分。每個附加電路分支還包括開關(guān)607和609，這兩個開關(guān)被用于控制晶體管602的輸入。毎次只可接通開關(guān)607和609中的ー個。當開關(guān)607被接通時，晶體管602的柵極端被提供以基帶輸入信號VIN。當開關(guān)609被接通時，晶體管602的柵極端連接到電源電壓AVSS，該電源電壓AVSS可為0V。當開關(guān)607被接通時，基帶輸入信號VIN將被供給到晶體管612的源極端，而當開關(guān)609被接通時，基帶輸入信號VIN將不被供給到晶體管612的源極端。應(yīng)予以理解的是，在驅(qū)動器電路600中可以實現(xiàn)任何數(shù)目的附加電路分支，以便給任何數(shù)目的IQ無源混頻器電路都供給基帶輸入信號VIN。此外，假設(shè)對每個附加電路分支上的開關(guān)加以控制，驅(qū)動器電路600可啟用高度可編程的IQ無源混頻器電路。使用驅(qū)動器電路600，可依據(jù)并聯(lián)連接的具有驅(qū)動器電路600的IQ無源混頻器的數(shù)目，來對相應(yīng)的IQ無源混頻器電路中向上轉(zhuǎn)換后的RF輸出信號(VRF)的功率水平進行編程。因而，本發(fā)明能夠提供具有可編程電流消耗的可編程輸出功率。盡管上面已經(jīng)參照圖5a所示驅(qū)動器電路500描述了電路修改，但應(yīng)予以理解的是，也可對圖5b所示驅(qū)動器電路500 (使用PMOS器件)進行電路修改。雖然已經(jīng)參照優(yōu)選實施例具體示出并描述了本發(fā)明，但本領(lǐng)域技術(shù)人員將理解的是，在不脫離由隨附權(quán)利要求書所限定的本發(fā)明的范圍的情況下，可對形式和細節(jié)做出各種改變。
權(quán)利要求
1.一種用于將驅(qū)動信號供給到混頻器電路的驅(qū)動器電路，所述驅(qū)動器電路包括 第一電路分支，所述第一電路分支具有第一電路部件和第二電路部件，所述第一電路部件和第二電路部件被布置為分別接收輸入信號和偏置信號； 第二電路分支，所述第二電路分支具有第一電路部件和第二電路部件，所述第一電路部件被布置為接收所述輸入信號；和 運算放大器，所述運算放大器具有第一輸入端和第二輸入端，所述第一輸入端連接到所述第一電路分支的所述第一電路部件和所述第二電路部件的接合節(jié)點，所述第二輸入端連接到所述第二電路分支的所述第一電路部件和第二電路部件的接合節(jié)點，所述運算放大器被布置為將運算放大器輸出信號提供到所述第二電路分支的所述第二電路部件，使得所述第二電路分支的所述接合節(jié)點處的電壓等于所述第一電路分支的所述接合節(jié)點處的電壓，所述電壓依賴于所述輸入信號并提供所述驅(qū)動信號。
2.根據(jù)權(quán)利要求I所述的驅(qū)動器電路，其中，所述第一和第二電路分支的所述第一和第二電路部件是串聯(lián)連接的第一晶體管和第二晶體管。
3.根據(jù)權(quán)利要求2所述的驅(qū)動器電路，其中，所述第一電路分支的所述第一晶體管具有被布置為接收第一輸入信號的柵極，并且所述第一電路分支的所述第二晶體管具有被布置為接收所述偏置信號的柵極。
4.根據(jù)權(quán)利要求2所述的驅(qū)動器電路，其中，所述第二電路分支的所述第一晶體管被布置為接收第一輸入信號，并且所述第二電路分支的所述第二晶體管被布置為接收所述運算放大器輸出信號。
5.根據(jù)前述權(quán)利要求中任一項所述的驅(qū)動器電路，其中，所述運算放大器的所述第一輸入端是反相輸入端，并且所述運算放大器的所述第二輸入端是正相輸入端。
6.根據(jù)前述權(quán)利要求中任一項所述的驅(qū)動器電路，其中，所述輸入信號是基帶輸入信號。
7.根據(jù)前述權(quán)利要求中任一項所述的驅(qū)動器電路，其中，所述偏置信號是可變的，以控制所述驅(qū)動器電路的線性度。
8.根據(jù)前述權(quán)利要求中任一項所述的驅(qū)動器電路，還包括至少ー個進ー步的電路分支，所述至少ー個進一歩的電路分支具有第一電路部件和第二電路部件，所述第一電路部件被布置為接收第一輸入信號，并且所述第二電路部件被布置為接收所述運算放大器輸出信號。
9.根據(jù)權(quán)利要求8所述的驅(qū)動器電路，其中，所述至少ー個進一歩的電路分支的所述第一電路部件和所述第二電路部件是串聯(lián)連接的第一晶體管和第二晶體管。
10.根據(jù)權(quán)利要求2或9所述的驅(qū)動器電路，其中，所述第一晶體管和所述第二晶體管都是NMOS器件。
11.根據(jù)權(quán)利要求2或9所述的驅(qū)動器電路，其中，所述第一晶體管和所述第二晶體管都是PMOS器件。
12.根據(jù)權(quán)利要求9所述的驅(qū)動器電路，其中，所述至少ー個進一歩的電路分支包括切換裝置，用于有選擇地給所述至少一個電路分支的所述第一晶體管供給第一輸入信號，以藉此通過選擇將被提供以所述第一輸入信號的進ー步的電路分支的數(shù)目來控制所述驅(qū)動信號的功率水平。
13.根據(jù)權(quán)利要求12所述的驅(qū)動器電路，其中，所述切換裝置包括第一開關(guān)和第二開關(guān)，所述第一開關(guān)和所述第二開關(guān)被配置為控制所述至少一個電路分支的所述第一晶體管的輸入，其中，當所述第一開關(guān)被接通時，所述第一晶體管被提供以所述第一輸入信號，并且當所述第二開關(guān)被接通吋，所述第一晶體管被連接到電壓源軌，所述第一開關(guān)和所述第ニ開關(guān)被布置為使得所述第一開關(guān)和所述第二開關(guān)中毎次只有一個能夠被接通。
14.ー種用于將輸入信號與頻率信號混頻的CMOS無源混頻器電路，所述CMOS無源混頻器電路包括多個晶體管，其中所述多個晶體管中的至少ー個晶體管被布置為接收從驅(qū)動器電路輸出的驅(qū)動信號，所述驅(qū)動器電路包括 第一電路分支，所述第一電路分支具有第一電路部件和第二電路部件，所述第一電路部件和第二電路部件被布置為分別接收輸入信號和偏置信號； 第二電路分支，所述第二電路分支具有第一電路部件和第二電路部件，所述第一電路部件被布置為接收所述輸入信號；和 運算放大器，所述運算放大器具有第一輸入端和第二輸入端，所述第一輸入端連接到所述第一電路分支的所述第一電路部件和第二電路部件的接合節(jié)點，所述第二輸入端連接到所述第二電路分支的所述第一電路部件和第二電路部件的接合節(jié)點，所述運算放大器被布置為將運算放大器輸出信號提供到所述第二電路分支的所述第二電路部件，使得所述第ニ電路分支的所述接合節(jié)點處的電壓等于所述第一電路分支的所述接合節(jié)點處的電壓，所述電壓依賴于所述輸入信號并提供所述驅(qū)動信號。
全文摘要
一種用于將驅(qū)動信號供給到混頻器電路的驅(qū)動器電路。該驅(qū)動器電路包括第一電路分支，具有被布置為分別接收輸入信號和偏置信號的第一和第二電路部件；和第二電路分支，具有第一和第二電路部件，所述第一電路部件被配置為接收所述輸入信號。該驅(qū)動器電路還包括具有第一輸入端和第二輸入端的運算放大器，第一輸入端連接到第一電路分支的第一和第二電路部件的接合節(jié)點，第二輸入端連接到第二電路分支的第一和第二電路部件的接合節(jié)點，所述運算放大器被布置為提供運算放大器輸出信號到第二電路分支的第二電路部件，使得第二電路分支的接合節(jié)點處的電壓等于第一電路分支的接合節(jié)點處的電壓，所述電壓依賴于輸入信號并提供驅(qū)動信號。
文檔編號H03D7/14GK102739166SQ201210102579
公開日2012年10月17日 申請日期2012年4月9日 優(yōu)先權(quán)日2011年4月8日
發(fā)明者塞·陶爾·李, 阿卜杜勒拉蒂夫·貝拉瓦爾 申請人:艾色拉有限責任公司