專利名稱：：用于提高電子電路可靠性的裝置和相關方法
技術領域：
：本發(fā)明構思通常涉及電子電路和器件，以及更特別地，涉及用于提高諸如現(xiàn)場可編程門陣列(FPGA)的電子器件和電路的裝置以及相關方法。
背景技術：
：電子學的發(fā)展，已經(jīng)導致由例如集成電路(IC)的半導體器件實現(xiàn)的功能和能力持續(xù)增加。為了提供這些功能和能力，諸如IC的半導體器件繼續(xù)包括持續(xù)增加的晶體管數(shù)目。為了減少成本并且也滿足用于更多功能和能力的規(guī)范，半導體技術已繼續(xù)向更高的設備密度和更小的設備幾何尺寸的趨勢驅動。這些趨勢已經(jīng)影響了半導體設備的特性。例如，一些半導體設備傾向于在接近半導體設備的壽命末期時具有與在接近它們的壽命初期時不同的特性。
發(fā)明內容根據(jù)各種實施例的裝置和相關方法提高了諸如IC的電子電路或裝置的可靠性。在一個示范性實施例中，一種裝置包括用于裝置的兩個配置中的兩組電路元件。第一組電路元件用于裝置的第一配置，而第二組電路元件用于裝置的第二配置。將裝置的第一配置切換至裝置的第二配置，以便提高裝置的可靠性。在另一個示范性實施例中，一種方法包括，通過使用分配至第一配置的第一組電路元件在第一配置中操作1C，以及通過分配至第二配置的第二組電路元件在第二配置中操作1C。根據(jù)本發(fā)明的方法，跟隨在第一配置中操作IC之后地在第二配置中操作IC提高了該IC的可靠性。在又一個實施例中，一種配置IC的方法，包括，分配第一組電路元件至IC的第一配置，以及分配第二組電路元件至IC的第二配置。該方法進一步包括，配置IC使得將IC的第一配置切換至IC的第二配置，以便提高IC的可靠性。所附附圖僅示出了示范性實施例，并且因此不應當認為是對范圍的限制。受益于本公開內容的本領域普通技術人員理解本發(fā)明構思會將他們引導至其他等同的有效實施例。在附圖中，在一個以上的附圖中使用的相同附圖標記指示相同的、類似的或等同的功能、元件或模塊。圖I示出了根據(jù)示范性實施例的電路，其包括用于分配至兩個或更多配置的多個電路元件；圖2描繪了根據(jù)示范性實施例的用于切換配置的電路；圖3示出了根據(jù)另一示范性實施例的用于切換配置的電路；圖4示出了根據(jù)示范性實施例的FPGA的模塊圖5描繪了根據(jù)示范性實施例的FPGA的平面圖；圖6描繪了根據(jù)示范性實施例的FPGA內的可編程邏輯和可編程互聯(lián)的模塊圖；圖7示出了根據(jù)示范性實施例的FPGACAD流程；圖8-10示出了根據(jù)示范性實施例的由兩種配置來使用FPGA資源的示例；圖11-12示出了根據(jù)示范性實施例的提供配置信息至FPGA的電路布置；圖13描繪了根據(jù)本公開構思的用于信息處理的示范性系統(tǒng)的模塊具體實施例方式本公開構思通常涉及諸如IC的電子電路和器件的可靠性和功能。更具體地，本公開構思提供用于提高例如IC的電子電路或器件的可靠性的裝置和方法?，F(xiàn)代的半導體制造技術，諸如那些用于制造互補金屬氧化物半導體(CMOS)器件和IC的技術，已經(jīng)導致有時候以相當顯著的方式引入改變器件(例如，諸如P型金屬氧化物半導體(PMOS)或η型金屬氧化物半導體(匪OS)晶體管之類的晶體管)特性的新機制或現(xiàn)象。本領域技術人員已知的這類不利現(xiàn)象的示例包括PMOS器件中的負偏壓溫度不穩(wěn)定性(NBTI)，以及NMOS器件中的正偏壓溫度不穩(wěn)定性(PBTI)。其他現(xiàn)象也可能改變器件的特性并可能降低可靠性。示例包括在諸如IC的電路的至少一部分上的應力(電的、機械的、環(huán)境的(熱、冷等)等)和諸如老化的時間相關的現(xiàn)象。取決于應用，一些上述現(xiàn)象可能更加顯著。例如，汽車、軍事或太空應用可能相比于其他應用令電路承受增加的應力。由于上述現(xiàn)象或其他現(xiàn)象的結果，在諸如晶體管的電路元件的壽命周期期間，器件或電路的特性發(fā)生改變。例如，晶體管在它們(或IC的)的工作壽命開始時可能具有與在接近它們(或IC的)工作壽命的末期時相比不同的特性。器件特性的改變可能不利地影響器件的可靠性。根據(jù)本發(fā)明的實施例的裝置和方法，提供的優(yōu)點在于通過降低上述現(xiàn)象或其他現(xiàn)象的效應，從而提高電子電路和器件的可靠性和/或使用壽命。通常，本公開內容在電路(諸如IC)內使用兩個或更多的電路元件配置，從而來應對可能不利影響電路的應力和現(xiàn)象的效應。更具體地，根據(jù)示范性實施例的裝置和方法在兩個或更多配置之間進行切換(或旋轉、取代、改變、替換、或移位)，從而切換電路元件的使用。更具體地，在諸如IC的電路內的電路元件被分配給兩個或更多組。在一個配置中，使用一組電路元件(該一組電路元件例如是激活的)，而一些其他組的電路元件(例如，未使用的電路元件或模塊)是不激活的。在一段時間之后，使用另一配置，這可以使得一些之前不激活的電路元件(以及在一些實施例中還有一些之前激活的電路元件)的使用變?yōu)榧せ畹?，以及反之亦然。以這種方式，切換配置來取代之前的配置。這種處理可以重復，并且可以在相應的時間段中使用給定的配置。在示范性實施例中，選擇使時間段具有足夠的長度來允許對應于給定配置的至少一些電路元件從上面描述的應力和/或其他不利現(xiàn)象的效應中恢復或基本恢復過來(例如，返回至電路元件的之前特性，或者基本上或有效地返回至電路元件的之前特性)。例如，在足夠長的時間段之后，可以發(fā)生配置切換來使之前使用(例如，剛剛使用)的電路元件從NBTI和/或PBTI效應中恢復過來(或者,充分恢復過來以允許該電路元件的隨后使用)。本領域技術人員明白，可能會存在一些現(xiàn)象，電路元件不能夠或不會有效地從這些現(xiàn)象的效應中恢復過來。即使在這種情況中，電子電路的有效壽命可能會增加(例如，如果使用下面詳細描述的N配置的話，則以N因子增加)。一般而言，將在諸如IC的電路中可用的或出現(xiàn)的電路元件被選擇或分配至兩個或更多配置中。在一些實施例中，空閑(或額外或未使用)的電路元件(即，在整個電路或器件中，比執(zhí)行整體功能所需或所使用的更多的電路元件)可以用于實施一個或多個附加的配置。在如下所述的一些其他實施例中，一些電路元件可以共用至兩個或更多電路配置中。圖I示出了根據(jù)示范性實施例的電路10。電路10可以是如圖I中所示的IC或通常的任意類型的電路。電路10包括多個電路元件20。電路元件20可以構成從單獨的晶體管到包含數(shù)個晶體管、模塊、子系統(tǒng)等的電路的范圍內的各種各樣的電路。粒度級別取決于諸如電路10的應用、電路元件20的數(shù)目等的因素。每個電路元件20可以實現(xiàn)或提供與其他電路元件20相同或不同的功能。因此，在一些實施例中，所有電路元件20提供相同或基本相同的功能。在其他的實施例中，每個電路元件20提供與其他電路元件20不同的功能。在又一個實施例中，一些電路元件20提供相同或基本相同的功能，而其他電路元件20提供一個或多個不同的功能。電路10進一步包括控制器30?？刂破?0可以選擇和分配電路元件20至兩個或更多配置。備選地，可以由用戶通過軟件或固件，和/或例如IC外部的電路之類的其他電路來執(zhí)行選擇和分配電路元件至配置。在任一種情形中，配置可以存儲于電子電路的外部(例如1C，與電子電路通信的文檔)、電子電路的內部(例如，IC內的電路模塊，或分布于IC內)。在電路10的給定配置中，控制器30可以使得一個或多個電路元件激活，即參與到實現(xiàn)整個電路10的功能中或在實現(xiàn)整個電路10的功能中是激活的。換言之，對于給定的配置，控制器30確定哪些電路元件20操作或是激活的以實現(xiàn)電路10的整體期望功能。例如，假定電路元件20構成邏輯門以及在多工器(MUX)功能中的電路20的期望整體功能。控制器30可以選擇和分配數(shù)個邏輯門為激活的，以便實施用于給定配置的期望MUX功能。在給定的配置中，例如在初始配置中，控制器30選擇一組電路元件(例如電路元件20A-20D)在電路10的一個配置期間為激活的(即分配至那個配置)。因此，控制器30(單獨或與一些其他機制結合)使得電路20A-20D實現(xiàn)期望的功能?？刂破?0保持跟蹤哪些電路元件20被用于電路10的每個配置。因此，在上面的示例中，控制器30標記(或否則保持跟蹤)電路元件20A-20D為正在配置中使用?？刂破?0還可以保持跟蹤一組電路元件20已經(jīng)被使用多久了，即已經(jīng)被激活用于實現(xiàn)電路10的至少一部分功能。在一段時間后，控制器30選擇另一組電路元件(例如用于電路10的另一配置的電路元件20E-20G)、停止使用之前的配置并且使用新的配置(使得電路元件20A-20D變?yōu)椴患せ畹?，以及電路元?0E-20G變?yōu)榧せ畹?，即，切換一個配置取代另一個。換言之，在電路10的第二配置中，控制器30激活電路元件20E-20G取代電路元件20A-20D(這些元件變得不激活)。此后，電路元件20E-20G在這個配置中實現(xiàn)電路10的至少一部分功能?？刂破?0可以以各種方式去激活對應于給定配置的電路元件20。在一些實施例中，控制器30可以閉合或斷電這些電路元件。在一些實施例中，控制器30可以例如通過電路元件的啟用輸入的使用來禁用這些電路元件。在其他實施例中，控制器30可以使得這些電路元件進入睡眠模式?？刂破?0可以以各種方式執(zhí)行配置的切換，即切換或改變電路元件20的激活或不激活狀態(tài)。例如，在一些實施例中，控制器30可以實現(xiàn)自動切換(例如，使用計時器或一些對激活電路元件20A-20D的性能的測量等)。在其他實施例中，控制器30可以至少部分響應于電路10的外部輸入(例如來自用戶的輸入)而執(zhí)行切換。在示范性實施例中，諸如上面描述的示例中，在切換前的激活電路元件不會與配置切換之后的激活電路元件重疊。因此,在上面的示例中，電路元件20A-20D不會與電路元件20E-20G重疊(并且不同于電路元件20E-20G)。在其他示范性實施例中，在配置切換之前和之后的電路元件可以有一定程度的重疊。在其他示范性實施例中，在配置切換之前和之后的電路元件可以重疊，但優(yōu)選為不重疊。在其他示范性實施例中，配置切換之前和之后的激活電路元件可以從可用電路元件池中隨機或偽隨機地選擇。在其他示范性實施例中，配置切換之前和之后的一些電路元件可以重疊甚至相同，但在配置切換之前的至少一些電路元件的輸入和/或輸出處的邏輯值是與在配置切換之后的對應值相反的布爾邏輯。例如，在切換之前的逆變器20H可以具有邏輯I的輸入和由此的邏輯O的輸出。在切換配置之后，逆變器20H被控制器30(或其他機制)用在和/或布置在整個電路10中，從而逆變器20H具有邏輯O輸入和由此的邏輯I輸出。在一些實施例中，一些電路元件例如可以在一個以上的配置中激活，但如上所述具有不同的布爾邏輯輸入。在一些實施例中，可以使用一個或以上的附加配置(即，在電路、IC等中的電路元件的三個或更多的配置)。換言之，不是具有對應于兩個配置的兩組電路元件，而是可以具有兩組以上的電路元件和/或兩個或更多的配置切換。配置的數(shù)目可以取決于許多因素，諸如電路的復雜性、各種電路元件承受的應力等級、空閑電路元件的類型和/或數(shù)目、配置之間期望的或所允許的重疊程度等。不管電路元件的確切布置和用于切換配置的整個機制如何，分配電路元件和切換配置的目標是降低對電路元件、電路(例如，電路10)、或器件的可靠性和/或壽命有不利影響的現(xiàn)象(諸如上面描述的現(xiàn)象)的效應。諸如IC的電路的可靠性和/或壽命可以按相對顯著的量提高或增加(例如，在一些實施例中，雙倍地或三倍地提高壽命)。增加的可靠性和/或壽命產(chǎn)生了數(shù)個優(yōu)勢，諸如降低的成本(例如，由于替換)、增加的客戶或終端用戶的滿意度、和/或增加的對相對苛刻應用(例如，汽車的、軍事的、太空的)的適應性。更具體的，用于電路10的配置中的一些電路元件20(例如，圖I中的電路元件20A-20D)變?yōu)榧せ畹牟⑶乙虼顺惺苌厦婷枋龅默F(xiàn)象。作為結果，典型地隨時間用于配置的電路元件中的器件的一個或多個特性可以變得劣化和/或電路元件20可以變得應力緊張(stressed)。在一段時間后，控制器30切換電路10至新的配置。因此，在上述的示例中，控制器30使得電路元件20A-20D變得不激活的，以及使電路元件20E-20G變得激活的。配置切換處理可以根據(jù)需要重復。因此，在一些實施例中，控制器30可以在一段時間后切換回第一配置，然后再至第二配置，等等。在具有兩個以上配置的實施例中，控制器30可以以各種方式(例如，序列的、隨機的、偽隨機地、根據(jù)預定的順序等)在配置之間切換。根據(jù)本公開內容的一方面，電路10包括允許控制器30切換電路10的配置的電路和耦合機制(例如，MUX，解多工器(DEMUX)，通道晶體管、切換矩陣等)。換言之，這種電路和耦合機制允許控制器30在給定的配置中以提供電路10的整體期望功能的方式耦合激活電路元件20。類似地，這種電路和耦合機制向控制器30提供去耦合或去激活其他電路元件20(例如，用于電路10的其他配置中的那些電路元件)的能力，即配置那些電路元件20使得它們在該特定配置期間不實現(xiàn)電路10的功能。圖2描繪了根據(jù)示范性實施例的用于切換配置的電路。在這個示例中，電路元件201和20J在電路10的兩個配置中是分別激活的(即，電路元件201可以在一個配置中是激活的，而電路元件20J可以在另一配置中是激活的)。在第一配置期間，控制器30使用控制信號35A來使得解多工器(DMUX)35提供輸入信號32(例如電路10的內部信號或電路10外部的信號)至電路元件201。響應于來自DEMUX35的信號35B，電路元件201提供輸出信號38B。使用控制信號38A，控制器30使得MUX38提供信號38B作為MUX38的輸出信號40。在電路10的第二(或另一)配置期間，控制器30使用控制信號35A使得解多工器(DMUX)35提供信號32至電路元件20J。響應于來自DMUX35的信號35C，電路元件20J提供輸出信號38C。使用控制信號38A，控制器30使得MUX38提供信號38C作為輸出信號。圖3示出了根據(jù)另一示范性實施例的用于切換配置的電路。在這個實施例中，控制器30分別使用信號42A、44A、46A和48A控制受控開關42、44、46和48。響應于它們各自的控制信號，開關42、44、46和48可以根據(jù)需要斷開或閉合。因此，信號42A的一個值可以使得開關42閉合，而信號42A的另一個值可以使得開關42斷開。開關44、46和48類似地響應于它們各自的控制信號(即控制信號44A、46A和48A)而操作。在一個配置中，控制器30使用信號42A來使得開關42閉合并且因此提供輸入信號32至電路元件201的輸入。同樣地，使用信號46A，控制器30使得開關46閉合和提供電路元件201的輸出信號作為輸出信號40。在另一配置中，控制器30使用信號44A來使得開關44閉合，這從而提供輸入信號32至電路元件20J的輸入。類似地，使用信號48A，控制器30使得開關48閉合，這轉而提供電路元件20J的輸出信號作為輸出信號40。注意，本領域技術人員應明白，用于配置切換的各種電路和方案是可能的。圖2-3僅提供了兩個示例。而且，圖3中的開關42、44、46和48可以以各種方式實施，如本領域技術人員所明白的。例如，在示范性實施例中，可以使用晶體管、傳輸門(transmissiongates)、邏輯門等。本公開內容的一方面涉及降低對具有可編程電路的IC(諸如現(xiàn)場可編程門陣列(FPGA))的可靠性和/或壽命不利影響的現(xiàn)象的效應。根據(jù)本發(fā)明構思的裝置和方法提供的優(yōu)點在于克服或降低了諸如NBTI、PBTI、應力等現(xiàn)象的不利影響，尤其在使用通道門(passgate)或通道晶體管來實施它們的路由互聯(lián)或可編程互聯(lián)的FPGA中。為了將提高上面描述的可靠性和壽命的技術應用至FPGA，可以將FPGA中的各種電路模塊分配給兩個或更多配置，以及然后切換該配置。在一些實施例中，電路模塊可以包括在FPGA的結構(fabric)中的電路(例如，可編程的邏輯和/或可編程互聯(lián))。通常，可以將FPGA中的任意電路(或這種電路的部分，或多個這種電路)視為要分配至上述配置的電路模塊。圖4示出了根據(jù)示范性實施例的FPGA103的通用模塊圖。FPGA103包括配置電路130、配置存儲器(CRAM)133、控制器30、可編程邏輯106、可編程互聯(lián)109、以及I/O電路112。此外，F(xiàn)PGA103可以包括根據(jù)需要的測試/調試電路115、一個或多個處理器118、一個或多個通信電路121、一個或多個存儲器124、一個或多個控制器127、和初始化電路139。注意，該圖示出了FPGA103的通用模塊圖。因此，本領域技術人員應明白，F(xiàn)PGA103可以包括其他模塊和電路。這種電路的示例包括時鐘生成和分發(fā)電路等。而且，F(xiàn)PGA103可以包括根據(jù)需要的模擬電路、其他數(shù)字電路、和/或混合信號電路、熔絲(fuse)、反熔絲等?？删幊踢壿?06包括可配置的或可編程的邏輯電路的模塊，諸如查詢表(LUT)、乘積項(piOduct-term)邏輯、通道門、多工器(MUX)、邏輯門、寄存器、存儲器等。可編程互聯(lián)109耦合至可編程邏輯106并提供在可編程邏輯106內的各種模塊之間的可配置互聯(lián)(耦合機制)以及FPGA103內或外的其他電路(例如，通過使用通道門和/或MUX)。在一些實施例中，可編程邏輯106和/或可編程互聯(lián)109可以包括熔絲和/或反熔絲來提供附加的靈活性或可編程性。控制器30控制FPGA103內的各種操作，包括配置切換和電路元件分配。在控制器30的監(jiān)控之下，F(xiàn)PGA配置電路130使用配置數(shù)據(jù)(這可以從諸如存儲設備、主機等的源獲得，或在FPGA103的配置切換期間獲得)來編程或配置FPGA103的功能。配置數(shù)據(jù)典型地存儲在CRAM133。CRAM133的內容確定FPGA103的各種模塊(諸如可編程邏輯106和可編程互聯(lián)109)的功能?？梢允褂孟旅婷枋龅挠嬎銠C輔助(CAD)流程來產(chǎn)生配置數(shù)據(jù)。在一些實施例中，配置數(shù)據(jù)可以包括用于多個配置的信息或數(shù)據(jù)。備選地，在一些實施例中，控制器30可以使用用于FPGA103的初始配置的初始配置數(shù)據(jù)，并產(chǎn)生基于初始配置的一個或多個附加配置。在示范性實施例中，CRAM133可以包含在配置電路130中，可以是獨立的電路模塊或可以分布于FPGA103內。初始化電路139可以在FPGA103重置或上電時使得執(zhí)行各種功能。I/O電路112可以構成各種各樣的I/o設備或電路。I/O電路112可以耦合至例如可編程邏輯106和可編程互聯(lián)109的FPGA103的各種部分。I/O電路112提供用于FPGA103內的各種模塊與外部電路或設備通信的機制和電路。測試/調試電路115促進FPGA103內的各種模塊和電路的測試和故障檢修。測試/調試電路115可以包括對本領域技術人員已知的各種模塊或電路。例如，測試/調試電路115可以根據(jù)需要包括用于在FPGA103上電或重置之后執(zhí)行測試的電路。測試/調試電路115還可以根據(jù)需要包括編碼和奇偶(parity)電路。FPGA103可以包括一個或多個處理器118。處理器118可以耦合至FPGA103內的其他模塊和電路。處理器118可以從FPGA103內或外的電路接收數(shù)據(jù)和信息，并以各種各樣方式處理該信息，如本領域技術人員所明白的。一個或多個處理器118可以構成數(shù)字信號處理器(DSP)。DSP允許根據(jù)需要執(zhí)行各種各樣的信號處理任務，諸如壓縮、解壓縮、音頻處理、視頻處理、濾波等。FPGA103還可以包括一個或多個通信電路121。本領域技術人員明白，通信電路121可以促進FPGA103內的各種電路和FPGA103外的電路之間的數(shù)據(jù)和信息交換。通信電路121的示例包括收發(fā)機、網(wǎng)絡接口電路等。FPGA103還可以包括一個或多個存儲器124和一個或多個存儲器控制器127。存儲器124允許在FPGA103內存儲各種數(shù)據(jù)和信息(諸如用戶數(shù)據(jù)、中間結果、計算結果等)。存儲器124可以根據(jù)需要具有粒狀或模塊形式。存儲器控制器127允許接口連接至FPGA外部的電路以及控制FPGA外部的電路的操作和各種功能。例如，存儲器控制器127可以接口連接至以及控制外部的同步動態(tài)隨機存儲器(SDRAM)。注意，在一些實施例中，F(xiàn)PGA的結構和核心可以被分配為對應于一個或多個配置的電路模塊。FPGA103的結構或核心可以采取各種形式。在一些實施例中，F(xiàn)PGA103的核心電路除了包括其他電路外，還包括可編程邏輯106和可編程互聯(lián)109?？删幊踢壿?06和可編程互聯(lián)109通常以陣列或規(guī)則結構(例如二維陣列)駐留在FPGA內。因此，在一些實施例中，F(xiàn)PGA103的結構或核心可以布置為行和列。圖5描繪了根據(jù)示范性實施例的FPGA103的平面圖。FPGA103包括布置成二維陣列的可編程邏輯106。布置成水平互聯(lián)段和豎直互聯(lián)段的可編程互聯(lián)109將可編程邏輯106的模塊彼此耦合。本領域技術人員明白，可以以特定的方式放置模塊以便執(zhí)行用戶的設計。一個模塊、一個模塊的一部分、或一組模塊可以構成FPGA103的一個片或區(qū)。因此，本領域技術人員明白，F(xiàn)PGA103可以包括布置成期望配置(例如，以兩半、四個象限等)的許多片。在其他實施例中，F(xiàn)PGA103可以包括電路的行和/或列，或者電路的模塊。FPGA103的核心和結構可以包括可編程電路(例如，可編程邏輯、可編程互聯(lián)等)的更加粒狀的結構。圖6示出了根據(jù)示范性實施例的在FPGA103內的可編程邏輯106和可編程互聯(lián)109的模塊圖。在所示的示范性實施例中，可編程邏輯106包括邏輯元件或可編程邏輯元件、電路或模塊150、本地互聯(lián)152、接口電路153和接口電路156。本領域技術人員明白，邏輯元件150提供例如LUT、觸發(fā)器、寄存器、乘積項邏輯等的可配置的或可編程的邏輯功能。本地互聯(lián)152根據(jù)需要提供用于邏輯元件150的可配置或可編程的機制來彼此耦合或耦合至可編程互聯(lián)109(有時稱為“全局互聯(lián)”)。接口電路156和接口電路159提供用于可編程邏輯106電路模塊耦合至可編程互聯(lián)109(并且因此至其他可編程邏輯106)的可配置或可編程方式。受益于本發(fā)明的描述的本領域技術人員明白，接口電路156和接口電路159可以包括MUX、DEMUX、寄存器、緩沖器、通道門、驅動器等。在更高的層級上，可以將許多邏輯元件150和相關電路組合來實現(xiàn)更大的可編程模塊?？梢愿鶕?jù)需要或在給定情形中適當?shù)刂貜瓦@個過程，來產(chǎn)生具有期望可編程性的粒度級別的可編程電路模塊。FPGA103內的各種電路或模塊可以視為要分配至一個或多個配置的電路元件(例如，視為電路元件20(見圖I))。在示范性實施例中，可以使用用于分配電路元件的各種粒度級別。例如，在一些實施例中，可以將單獨晶體管(例如充當通道門的晶體管)作為要分配至一個或多個配置的電路元件。作為另一個示例，考慮在可編程邏輯106內的電路元件的分配。在一些實施例中，邏輯元件(或者邏輯元件中的組件或模塊)或一組邏輯元件可以分配至一個或多個配置中。對本領域技術人員而言，其他的示例將是顯而易見的，例如邏輯元件的模塊、片(tile)、象限、行、列等。類似地、可編程互聯(lián)109內電路的各種部分或模塊可以分配至一個或多個配置中。例如，一個或多個本地互聯(lián)可以分配至一個或多個配置。作為另一個示例，一個或多個全局互聯(lián)(或者一個或多個這種互聯(lián)的部分)可以分配至一個或多個配置。對本領域技術人員而言，其他取決于諸如所探討的FPGA的架構、FPGA的核心或結構的粒度級別等的因素的示例將是顯而易見的。參照圖4，除了或替代可編程邏輯106和可編程互聯(lián)109，F(xiàn)PGA103內的其他電路或模塊可以分配至一個或多個配置。例如，在一些實施例中，存儲器124可以實施為FPGA103內的存儲器模塊。存儲器124內的一個或多個存儲器模塊可以分配至一個或多個配置。對于處理器118、通信電路121、1/0電路112等也存在類似的可能性。一般而言，F(xiàn)PGA103內的一個或多個電路或電路的模塊的部分或全部可以分配至一個或多個配置，可以根據(jù)上面描述切換該一個或多個配置來提高FPGA103的可靠性和/或壽命。用于FPGA103內的多種配置的各種方案是可能的。本公開內容的一方面涉及使用FPGACAD流程或軟件來產(chǎn)生用于FPGA103的多個配置。圖7示出了根據(jù)示范性實施例的FPGACAD流程。該CAD流程包括設計-入口模塊203、合成模塊206、布置和路由(place-and-route)模塊209以及驗證模塊210。設計入口-模塊203允許根據(jù)需要使用電路或其行為的圖形化或文本描述(諸如示意圖、硬件描述語言(HDL)、或波形)來編輯各種設計描述文檔。用戶可以根據(jù)需要通過使用設計-入口模塊203或使用各種電子設計自動化(EDA)或CAD工具(諸如工業(yè)標準的EDA工具)來生成設計文檔。用戶可以根據(jù)需要以圖形格式、基于波形的格式、示意圖格式、文本或二進制格式、或這些格式的組合來輸入該設計。合成模塊206接受設計-入口模塊203的輸出?；谟脩籼峁┑脑O計，合成電路206生成實現(xiàn)用戶提供設計的適當?shù)倪壿嬰娐?。諸如圖I中的FPGA103的一個或多個FPGA(未明確示出)實施該合成的整體設計或系統(tǒng)。合成模塊206還可以生成允許在用戶設計中的各種模塊的集成和適當操作以及接口連接的任意膠合邏輯(gluelogic)。例如，合成模塊206提供合適的硬件使得一個模塊的輸出正確地與另一模塊的輸入接口連接。合成模塊206可以提供合適的硬件，使得滿足在整體設計或系統(tǒng)中的每個模塊的規(guī)范。而且，合成模塊206可以包括用于優(yōu)化所合成設計的算法和例程。通過優(yōu)化，合成模塊206尋求對實施整體設計或系統(tǒng)的一個或多個FPGA的資源的更高效使用。合成模塊206提供它的輸出至布置和路由模塊209。緊隨合成之后，可以包括技術映射模塊(在圖7中未示出)。布置和路由模塊209使用設計者的規(guī)范(例如定時規(guī)范)來執(zhí)行最佳邏輯映射和布置。邏輯映射和布置確定在FPGA內的邏輯資源的使用。通過使用FPGA內的用于設計的某些部分的特定資源(諸如可編程邏輯106和/或可編程互聯(lián))，布置和路由模塊209幫助優(yōu)化整體設計或系統(tǒng)的性能。通過正確使用FPGA資源，布置和路由模塊209幫助滿足整體設計或系統(tǒng)的關鍵定時路徑(criticaltimingpath)。布置和路由模塊209還可以優(yōu)化關鍵定時路徑來幫助提供更快的定時關閉。因此，整體設計或系統(tǒng)可以實現(xiàn)更快的性能(即，在更高的時鐘速率操作或具有更高的吞吐量)。驗證模塊210執(zhí)行設計的模擬和驗證。該模擬和驗證部分地尋求驗證該設計符合用戶預定的規(guī)范。該模擬和驗證目的還在于在制出該設計的原型樣板(prototyping)之前探測或校正任意的設計問題。因此，驗證模塊210幫助用戶降低整體設計或系統(tǒng)的整體成本和上市時間。驗證模塊210可以根據(jù)需要支持和執(zhí)行各種驗證和模擬選項。該選項可以包括功能驗證、測試臺生成、靜態(tài)定時分析、定時模擬、硬件/軟件模擬、系統(tǒng)內驗證、板層級(boardlevel)定時分析、信號完整性分析和電磁兼容性(EMC)、正規(guī)網(wǎng)表驗證等。注意，可以根據(jù)需要執(zhí)行其他或附加的驗證技術。而且，設計的驗證還可以在流程中合適的和根據(jù)需要的其他階段執(zhí)行。FPGACAD流程，特別是布置和路由模塊209，可以用于生成和/或管理用于FPGA103的多個配置的使用。例如，在一些實施例中，可以使用兩個或更多的互補配置。換言之，創(chuàng)建配置使得由一個配置使用的路由通道門(或傳輸門、MUX、DEMUX等)均不被其他配置使用。為了這樣做，用戶的設計可以被首先映射至一個配置，以及用于(或被選擇用于)那個配置的資源(通道門、傳輸門、MUX、DEMUX等)可以被標記或旗標。然后可以在限制的前提下創(chuàng)建附加的(第二)配置，該限制即其不使用(或如果可能，不使用)第一配置使用的任意相應資源。在一些實施例中，布置和路由模塊209還可以包括允許確定資源已使用多久的諸如計數(shù)的信息。以這種方式，布置和路由模塊209可以選擇最近最少使用的以及因此具有更多時間從上面描述的不利現(xiàn)象中恢復過來的那些資源來用于配置中。典型地，相對少比例的路由資源用于用戶的設計中。而且，使用相對少數(shù)目的路由MUX的通道門或通道晶體管(當路由MUX用于配置中時)。因此，這個方案將不會對路由附加配置產(chǎn)生特別嚴重的限制。在一些實施例中，布置和路由模塊209可以配置成否決(不允許)之前由另一配置使用的路由資源或連接的使用。作為備選，如果可能的話，布置和路由模塊209可以被偏置來避免使用之前由一個或多個其他配置使用的資源。圖8-10示出了根據(jù)示范性實施例的由兩個配置使用FPGA資源的示例。更具體地，圖8-10對應下如下的情形，即在可能的情況下，布置和路由模塊209否決或避免使用或訪問之前已經(jīng)被另一配置使用的路由資源或連接。圖8示出了FPGA103的路由資源的一部分。輸入緩沖器303接收多個信號，并使用許多通道門或通道晶體管將這些信號路由至輸出緩沖器306。輸入信號可以來自由所合成的用戶設計指定的任意期望資源。類似地，緩沖器306的輸出信號可以饋給任意期望目的地。在不失普遍性的前提下，假定用戶的設計指定路由兩個信號。為此，布置和路由模塊209可以使用FPGA103內的各種資源，例如多個通道晶體管310、輸入緩沖器303以及輸出緩沖器306(或通道晶體管310、輸入緩沖器303以及輸出緩沖器306的池)。當創(chuàng)建或生成一個配置(例如，用于FPGA103的第一配置)時,布置和路由模塊209可以例如使用緩沖器303B和303E來接收來自它們各自資源的兩個信號，以及使用緩沖器306B和306C來提供信號至它們各自的目的地。因此，在所示的示例中，布置和路由模塊209通過使用通道晶體管310A將緩沖器303B的輸出耦合至緩沖器306B的輸入來路由第一信號。類似地，布置和路由模塊209通過使用通道晶體管3IOB將緩沖器303E的輸出耦合至緩沖器306C的輸入來路由第二信號。因此，F(xiàn)PGA103的第一配置(例如，初始配置)使用緩沖器303B、303E、306B、306C以及通道晶體管310A和310B來路由上面所述的兩個信號。布置和路由模塊209將緩沖器303B、303E、306B、306C和通道晶體管310A和310B標記為已在一個配置中使用。例如可將這個信息保存在像碟之類的永久存儲設備中，以備由布置和路由模塊209將來使用(將來運行或活動)。為了創(chuàng)建另一配置(例如，第二配置)，布置和路由模塊209檢查可用路由資源池。如圖9所示，在這個示例中，緩沖器303B、303E、306B、306C和通道晶體管310A、3IOB之前已經(jīng)被使用過了。因此，布置和路由模塊209在可能情況下否決或避免它們的使用。假定圖9中標記為303C的一個輸入緩沖器未使用且可用，以及標記為310C和310D的兩個通道晶體管也可用。通常，布置和路由模塊209試圖使用之前未被使用的(或最近未被使用的)電路元件或一般而言的資源。在圖9所示的示例中，假定僅有輸入緩沖器303C和303E可用。為了路由該兩個信號，布置和路由模塊209選擇輸入緩沖器303C和輸入緩沖器303E，即便它之前已經(jīng)在配置中使用過。布置和路由模塊209重新使用輸入緩沖器303E，因為在這個示例中沒有其他輸入緩沖器可用。類似地，布置和路由模塊209選擇輸出緩沖器306B和306C，因為在用戶的設計中它們是用于路由該兩個信號的兩個可用輸出緩沖器。最后，布置和路由模塊209選擇通道晶體管310C、310D來完成該兩個信號的路由。圖10示出了用于附加或第二配置的路由資源的結果布置。在一些實施例中，一個或多個配置的路由的一個或多個重復(iteration)可以用于避免或否決資源的重新使用。例如，如果用于配置的資源的之前路由導致一些資源正被兩個或多個配置使用(例如，在期望避免由兩個或更多配置重新使用資源的情形中)，則布置和路由模塊209可以在路由另一個配置之后重新路由一個配置。作為另一個示例，布置和路由模塊209可以配置成避免路由資源，而不是其他資源的重新使用(或由一個以上的配置使用)。因為路由資源傾向于承受更多上面描述的不利現(xiàn)象的結果，所以布置和路由模塊209可以同時路由兩個配置，以及允許一個以上的配置使用FPGA103內的路由資源以外的資源。盡管FPGA內的路由資源傾向于是對PBTI、NBTI或其他不利效應最敏感的FPGA資源，但FPGA103內的其他資源也可能受那些效應的影響。在一些實施例中，除了路由資源，布置和路由模塊209還可以配置成選擇FPGA103內的其他資源(諸如可編程邏輯106)來包括在配置中，從而避免它們的重新使用。例如FPGA103內的邏輯元件(例如圖6中的邏輯元件150)可以包括組合的LUT和寄存器。LUT和寄存器中的任意一個或兩個可以在配置中未使用。在一些實施例中，布置和路由模塊209可以配置成在配置中優(yōu)先使用在之前的配置中未使用(或最近較少或最少使用)的寄存器和/或LUT。類似的技術可以應用至FPGA103內的一個(或多個)存儲器124。典型地，在給定的配置中并非存儲器124內的所有單元或位置都被使用。依賴于諸如存儲器124的粒度的因素，當合成用于另一配置的邏輯時，合成模塊206(參見圖7)可以將未使用的地址位設置為用于兩個或多個配置的不同值，使得不同的存儲器位由不同的配置使用。備選地，依賴于存儲器124的粒度，布置和路由模塊209可以選擇用于不同配置的存儲器位置或模塊，從而避免或阻止存儲器的重新使用(使得不同的存儲器位置或模塊被不同的配置使用)。本公開內容的其他方面涉及基于信號值的概率創(chuàng)建配置。具體地，可以計算具有邏輯I或邏輯O的每個節(jié)點(或者節(jié)點集或子集)的概率(這種概率典型地出于各種理由而計算，例如估計FPGA電路的功耗)。然后可以合成用戶的設計(例如使用圖7中的合成模塊206)來增加或最大化用于兩個配置的FPGA103中的任意節(jié)點的以下概率，即具有在一個配置中具有邏輯值I而在另一個配置中具有邏輯值O的相對高的概率的概率。另外，在一個配置中未使用的FPGA資源(例如未使用的可編程邏輯106)可以被編程使得未使用電路節(jié)點的期望邏輯值與當被選擇和編程由另一配置使用時的那些節(jié)點的期望邏輯值相反。這些僅僅是在相同設計的不同實施方式中不同資源如何能夠被使用(或優(yōu)先被使用)的一些示例。本領域技術人員明白，還可以使用各種其他方案。一旦創(chuàng)建了兩個或更多配置，F(xiàn)PGA103可以在它們之間切換以便增加如上所述的器件可靠性和/或壽命。圖11示出了根據(jù)示范性實施例的用于提供配置信息至FPGA103的電路布置。配置器件403(或配置信息的其他源)包含或存儲用于許多配置(一般為m個配置，其中m是大于I的正整數(shù))的信息。在圖11所示的示例中，配置器件403包括從十六進制地址0x00000000開始的“配置1”，以及從十六進制地址0x80000000開始的“配置2”。FPGA103使用地址線406(或其他可能是串行模式的控制線)來訪問用于特定配置的配置信息。例如，為訪問“配置1”，F(xiàn)PGA103可以通過地址線406提供十六進制地址0x00000000至配置器件403。作為響應，配置器件403通過配置數(shù)據(jù)線412(或例如在并行模式接口中的許多線)提供用于指定配置的信息至FPGA103。此外或備選地，F(xiàn)PGA103可以提供標記為N的數(shù)或值409至配置器件403，該數(shù)或值409指定了要獲取的期望配置、或地址，或者它們兩者。因此，在一些實施例中，例如如圖12所示，可以提供N作為地址信息的一部分，其中N構成信息的一位以在“配置I”和“配置2”之間選擇。作為響應，配置器件403通過線412提供對應于期望配置的信息。因此，N=O使得配置器件403提供用于“配置I”的信息，而N=I使得配置器件403提供用于“配置2”的信息。在一些實施例中，地址信息可以用于選擇或獲取用于配置的信息。在一些實施例中，N可以用于選擇或獲取用于配置的信息。本領域技術人員明白，各種其他方案和電路布置也是可能的。例如，配置信息可以存儲于FPGA103的內部，例如其中FPGA103使用相對少量的配置信息。而且，取決于諸如終端使用、系統(tǒng)考慮、期望速度、靈活性等的因素，可以使用其他類型的接口以及控制方案和電路。FPGA103可以以各種方式切換配置。在一些實施例中，F(xiàn)PGA103可以當其上電或自我配置時切換配置(例如，從初始配置至第二、第三、第四(或更多)配置)。例如，當器件被配置或發(fā)生配置切換時，存儲在非易失性存儲器或存儲等中的(由電池備用電路支持)內部旗標或值可以被觸發(fā)或改變。該值或旗標可以指定下一次使用哪個配置。該值可以根據(jù)需要的以環(huán)形的方式遞增(或遞減)，即最后的值可以遞增(遞減)至初始值。作為另一示例，例如每k次(k指代正整數(shù))配置FPGA103(例如當上電時)或當之前的配置故障(例如由于上述不利的現(xiàn)象)等時，可以自動地執(zhí)行配置切換。FPGA103可以在配置之間觸發(fā)或切換直到在配置之一中探測到一個或多個故障，在這時配置可以被標記為“不要使用”。這個方案可以避免重新使用那個配置。備選地，響應于配置故障，可以移至下一配置(或另一配置)，而忽略該故障的配置以下η個循環(huán)(η指代正整數(shù))，在這之后可以嘗試該故障配置。例如如果內置自檢有時出于器件老化之外的原因標記錯誤，這個方案將是有用的(因為檢測到故障的配置最終會重新嘗試，但不會每隔一個配置這么頻繁)。作為又一個示例，可以使用配置直到它在用戶的設計中導致故障，在這時可以作出切換至另一配置。(用戶設計中的故障可以典型地由FPGA103內或外(例如，作為系統(tǒng)范圍的錯誤檢測電路)實施的自檢電路探測)。作為另一示例，可以由用戶確定至配置電路130(見圖4)的輸入，這將導致配置選擇值的改變或觸發(fā)。作為又一個示例，在一些實施例中，配置之間的切換可以由FPGA用戶通過耦合至FPGA103的定制電路發(fā)起。在一個實施例中，可以使用配置直到已經(jīng)經(jīng)過預定時間段，該預定時間段可以是用戶可選擇的，在這時可以作出切換至另一配置。如上所述，用于確定配置應在給定時間被使用或加載的電路(例如，控制電路或控制器)可以駐留在FPGA103的外部。例如，可以在FPGA103的外部例如通過用戶、通過在處理器上運行軟件的外部系統(tǒng)等來作出這種確定。在一些實施例中，F(xiàn)PGA103可以是另一設備的從設備。在這個情形中，配置數(shù)據(jù)可以通過外部電路被“推”到或通訊至FPGA103(在這種情況中，F(xiàn)PGA103可以不提供如上所述的地址信息)。根據(jù)本發(fā)明構思的一方面，可以設計和實施與諸如上面描述那些的各種裝置實施例或者諸如固件之類的裝置和方法的組合相對應的算法、方法、流程或軟件。在一個示范性實施例中，一種方法包括，通過使用分配至第一配置的第一組電路元件以在第一配置中操作1C，以及通過使用配置至第二配置的第二組電路元件以在第二配置中操作1C。根據(jù)該方法的跟隨在第一配置中操作IC之后地在第二配置中操作IC提高了IC的可靠性。在另一示范性實施例中，配置IC的方法，包括分配第一組電路元件至IC的第一配置；以及分配第二組電路元件至IC的第二配置。該方法進一步包括配置IC使得將IC的第一配置切換至IC的第二配置，從而提高IC的可靠性。根據(jù)本發(fā)明構思的一方面，可以在計算機系統(tǒng)、設備、處理器、控制器等上執(zhí)行、運行或實行所公開的算法、流程或軟件。圖13示出了根據(jù)本發(fā)明構思的用于處理信息的示范性系統(tǒng)1000的模塊圖。系統(tǒng)1000包括計算機設備1005、輸入設備1010、視頻/顯示設備1015和存儲/輸出設備1020，盡管可以根據(jù)需要包括一個以上的每一那些設備。計算機設備1005耦合至輸入設備1010、視頻/顯示設備1015和存儲/輸出設備1020。系統(tǒng)1000可以根據(jù)需要包括一個以上的計算機設備1005、例如一組相關的計算機設備或系統(tǒng)。典型地，系統(tǒng)1000與來自用戶的輸入相關地進行操作。用戶輸入典型地使得系統(tǒng)1000執(zhí)行信息處理任務，諸如包括配置的創(chuàng)建、電路元件的選擇等所公開的信息處理任務。系統(tǒng)1000部分使用計算機設備1005來執(zhí)行那些任務。計算機設備105包括諸如中央處理單元(CPU)、控制器、微控制器等的信息處理電路，雖然本領域技術人員將明白，可以使用一個以上這樣的設備或信息處理電路。輸入設備1010接收來自用戶的輸入以及使得該輸入對計算機設備1005可用以用于處理。用戶輸入可以根據(jù)需要包括數(shù)據(jù)、指令或它們兩者。輸入設備1010可以構成字母數(shù)字型的輸入設備(例如，鍵盤)、指針設備(例如，鼠標、滾球、光筆、觸摸感應設備(觸摸感應顯示器、平板(tablet)))或它們兩者。用戶操作字母數(shù)字型的鍵盤將諸如ASCII字符之類的文本提供給計算機設備1005。類似地，用戶操作指針設備以提供光標位置或控制信息給計算機設備1005。視頻/顯示設備1015顯示可視化圖像給用戶。視頻/顯示設備1015可以根據(jù)需要包括諸如圖形處理器的圖形電路。可視化圖像可以包括關于計算機設備1005操作的信息，諸如圖形、圖片、圖像和文本。本領域技術人員將明白，視頻/顯示設備1015可以包括計算機監(jiān)視器或顯示器、投影設備等。如果用戶使用觸摸感應顯示器、該顯示器也可以操作以向計算機設備1005提供用戶輸入。存儲/輸入設備1020允許計算機設備1005存儲用于附加處理或后續(xù)獲取(例如，軟拷貝)的信息、以各種形式呈現(xiàn)信息(例如，硬拷貝)或者它們兩者。作為示例，存儲/輸入設備1020可以包括能夠在期望介質上以及以期望格式存儲信息的磁的、光的、半導體的或磁光的驅動。作為另一示例，存儲/輸出設備1020可以構成打印機、繪圖器或其它輸出設備以生成對來自計算機設備1005的信息的打印或繪制表達。計算可讀介質1025在結構和功能上與計算機設備1005互相關聯(lián)。計算機可讀介質1025存儲、編碼、記錄和/或具體化功能描述性材料。借助示例的方式，該功能描述性材料可以包括計算機程序、計算機代碼、計算機應用和/或信息結構(例如，數(shù)據(jù)結構或文檔系統(tǒng))。當由計算機可讀介質1025存儲、編碼、記錄和/或具體化時，該功能描述性材料給予功能性。功能描述性材料與計算機可讀介質1025互相關聯(lián)。功能描述性材料內的信息結構定義了在信息結構和計算機可讀介質1025和/或系統(tǒng)1000的其他方面之間的結構和功能的互相關聯(lián)。這些互相關聯(lián)允許實現(xiàn)信息結構的功能性。而且，在這種功能描述性材料中，計算機程序定義了在計算機程序和計算機可讀介質1025和系統(tǒng)1000的其他方面之間的結構和功能的互相關聯(lián)。這些互相關聯(lián)允許實現(xiàn)計算機程序的功能性。因此，通常意義上，計算機可讀介質1025包括諸如指令的信息，當其由計算機設備1005執(zhí)行時，使得計算機設備1005(通常為系統(tǒng)1000)提供由(部分或全部)包含在計算機可讀介質1025之內的計算機程序、軟件、方法、算法等預定的功能性。借助示例的方式，計算機設備1005讀取、訪問或拷貝功能描述性材料進計算機設備1005的計算機存儲器(在圖中未明確示出)。計算機設備1005響應于計算機存儲器中出現(xiàn)的該材料而執(zhí)行操作。計算機設備1005可以執(zhí)行對使得計算機設備1005執(zhí)行附加操作的計算機應用進行處理的操作。相應地，功能描述性材料展現(xiàn)與計算機設備1005執(zhí)行處理和執(zhí)行操作的方式互相關聯(lián)的功能。而且，計算機可讀介質1025構成計算機設備1005從其訪問計算機信息、程序、代碼和/或應用的裝置。計算機設備1005可以處理使得計算機設備1005執(zhí)行附加或期望任務或操作的信息、程序、代碼和/或應用。注意，本領域技術人員將明白，可以以各種方式實施計算機可讀介質1025。例如，計算機設備1005內的存儲器可以根據(jù)需要構成計算機可讀介質1025。備選地，當計算機設備1005從信息處理系統(tǒng)或計算機設備的網(wǎng)絡接收功能描述性材料時，計算機可讀介質1025例如可以包括一組相關的、互相關聯(lián)的、耦合的(例如通過導體、光纖等)或網(wǎng)絡的計算機可讀介質。注意，計算機設備1005可以從計算機可讀介質1025、網(wǎng)絡或它們兩者處接收功能描述性材料。盡管上述公開內容部分討論了用于提高FPGA的可靠性和/或壽命的技術和電路，但本發(fā)明的構思可一般性地應用于具有可編程或可配置電路的1C。對本領域技術人員而言，這種IC可能已知為可編程邏輯器件(PLD)、復雜可編程邏輯器件(CPLD)等。參照附圖，本領域技術人員將注意到所示的各種模塊可能主要描繪了構思的功能和信令流程。實際的電路實施方式可能會或不會包括用于各種功能模塊的單獨可識別的硬件以及可能會或不會使用所示的特定電路。例如，可以根據(jù)需要將各種模塊的功能組合為一個電路模塊。而且，可以根據(jù)需要將單個模塊的功能實現(xiàn)為數(shù)個電路模塊。本領域技術人員明白，電路實施方式的選擇取決于各種因素，諸如用于給定實施方式的特定設計和性能規(guī)范。對本領域技術人員而言，除上面描述的實施例之外的其他修改或備選實施例將是顯而易見的。因此，本說明書教導了本領域技術人員執(zhí)行所公開構思的方式，并且應當僅解釋為示例性的。所示出的和描述的形式和實施例應認為是示例性實施例。本領域技術人員在不脫離本文所公開構思的范圍的前提下，可以在形狀、尺寸和部分的布置上作出各種改變。例如，本領域技術人員可以用等同元件替換這里所示出和描述的元件。而且，在不脫離所公開構思的范圍的前提下，受益于本公開內容的本領域技術人員可以使用本公開構思的一些特征，而不受其他特征使用的約束。權利要求1.一種裝置，包括第一組電路元件，用于所述裝置的第一配置中；以及第二組電路元件，用于所述裝置的第二配置中；其中將所述裝置的第一配置切換到所述裝置的第二配置，以便提高所述裝置的可靠性。2.根據(jù)權利要求I所述的裝置，其中將所述裝置的第一配置切換到所述裝置的第二配置來降低負偏壓溫度不穩(wěn)定性(NBTI)和/或正偏壓溫度不穩(wěn)定性(PBTI)的效應。3.根據(jù)權利要求I所述的裝置，其中將所述裝置的第一配置切換到所述裝置的第二配置來降低在所述裝置的至少一部分上的應力效應。4.根據(jù)權利要求I所述的裝置，進一步包括控制器，適于將第一組電路元件分配至第一配置以及將第二組元件分配至第二配置。5.根據(jù)權利要求4所述的裝置，其中所述控制器適于分配第一和第二組電路元件，使得第一和第二組電路元件是不重疊的。6.根據(jù)權利要求4所述的裝置，其中所述控制器適于分配第一和第二組電路元件，使得至少一個電路元件在第一和第二組電路元件中重疊。7.根據(jù)權利要求4所述的裝置，其中所述控制器適于將所述裝置的第一配置切換至所述裝置的第二配置。8.根據(jù)權利要求7所述的裝置，其中所述控制器適于通過去激活第一組電路元件以及激活第二組電路元件，將所述裝置的第一配置切換至所述裝置的第二配置。9.根據(jù)權利要求4所述的裝置，其中所述裝置適于在所述裝置被切換至所述第二配置之前，在第一時間段中在第一配置中操作。10.根據(jù)權利要求9所述的裝置，其中所述裝置適于在所述裝置被切換回至所述第一配置之前，在第二時間段中在第二配置中操作。11.根據(jù)權利要求I所述的裝置，進一步包括至少一個或多個附加組電路元件，所述一個或多個附加組電路元件用于所述裝置的一個或多個附加對應配置中，其中將所述裝置的第一配置切換至所述裝置的第二配置，以及然后將所述裝置的第二配置切換至所述裝置的一個或多個附加對應配置。12.根據(jù)權利要求I所述的裝置，其中所述第一和第二組電路元件的至少一個包括可編程邏輯和/或可編程互聯(lián)。13.根據(jù)權利要求I所述的裝置，其中所述第一和第二組電路元件的至少一個包括路由電路。14.一種方法,包括通過使用分配至第一配置的第一組電路元件，在第一配置中操作集成電路(IC)；通過使用分配至第二配置的第二組電路元件，在第二配置中操作1C，其中跟隨在第一配置中操作IC之后，在第二配置中操作IC提高了IC的可靠性。15.根據(jù)權利要求14所述的方法，其中在第一配置中操作IC進一步包括激活第一組電路元件。16.根據(jù)權利要求15所述的方法，其中在第二配置中操作IC進一步包括去激活第一組電路元件而激活第二組電路元件。17.根據(jù)權利要求14所述的方法，其中在第一配置中操作IC進一步包括在第一時間段中使用第一組電路元件，以及在第二配置中操作IC進一步包括在第二時間段中使用第二組電路元件。18.根據(jù)權利要求14所述的方法，其中選擇第一時間段的長度使得允許第一組電路元件從負偏壓溫度不穩(wěn)定性(NBTI)和/或正偏壓溫度不穩(wěn)定性(PBTI)的效應中恢復過來，以及選擇第二時間段的長度使得允許第二組電路元件從NBTI和/或PBTI的效應中恢復過來。19.根據(jù)權利要求14所述的方法，其中選擇第一和第二時間段使得允許第一和第二組電路元件分別從應力的效應中恢復過來。20.一種配置集成電路(IC)的方法，所述方法包括分配第一組電路元件至IC的第一配置；分配第二組電路元件至IC的第二配置；以及配置所述IC使得將IC的第一配置切換至IC的第二配置，以便提高IC的可靠性。21.根據(jù)權利要求20所述的方法，其中配置所述IC進一步包括配置所述IC使得在所述IC已在第一時間段中使用第一配置之后，將IC的第一配置切換至IC的第二配置。22.根據(jù)權利要求21所述的方法，進一步包括配置所述IC使得在所述IC已在第二時間段中使用第二配置之后，將IC的第二配置切換至IC的第一配置。23.根據(jù)權利要求22所述的方法，進一步包括選擇第一時間段以具有足夠的長度來允許第一組電路元件恢復，以及選擇第二時間段以具有足夠的長度來允許第二組電路元件恢復。24.根據(jù)權利要求20所述的方法，其中分配第一組電路元件進一步包括分配可編程邏輯和/或可編程互聯(lián)至所述IC的第一配置，以及分配第二組電路元件進一步包括分配可編程邏輯和/或可編程互聯(lián)至所述IC的第二配置。25.根據(jù)權利要求20所述的方法，其中分配第一和第二組電路元件使得第一和第二組電路元件是不重疊的。26.根據(jù)權利要求20所述的方法，其中分配第一和第二組電路元件使得第一和第二組電路元件至少是部分重疊的。全文摘要本發(fā)明涉及用于提高電子電路可靠性的裝置和相關方法。在示范性實施例中，一種裝置包括第一組電路元件和第二組電路元件。第一組電路元件用于所述裝置的第一配置，以及第二組電路元件用于所述裝置的第二配置。將所述裝置的第一配置切換至所述裝置的第二配置以便提高所述裝置的可靠性。文檔編號H03K19/003GK102970022SQ20121023183公開日2013年3月13日申請日期2012年7月2日優(yōu)先權日2011年6月30日發(fā)明者B·B·佩德森,I·拉希姆申請人:阿爾特拉公司