專利名稱：時鐘分配電路和其方法
時鐘分配電路和其方法本專利申請是以下申請的分案申請申請?zhí)?00710007713.0申請日2007年I月29日發(fā)明名稱時鐘分配電路和其方法
術領域本發(fā)明涉及時鐘分配電路，特別是涉及具有鎖相回路的時鐘分配電路和其方法。
背景技術：
鎖相回路(Phase Lock Loop, PLL)是一種封閉循環(huán)(closed loop)控制系統(tǒng)，其是維持一產生訊號與一參考訊號間的固定相位關系。在高速應用上，時鐘分配系統(tǒng)需要高速和低噪聲的鎖相回路來實現時鐘速度的需求。例如多線道(multilane)系統(tǒng)中，總體時鐘乘法器単元產生傳送時鐘，其由多條線(lane)共享，并且可以由高速或低速的鎖相回路實現。圖I顯示現有具有噪聲的鎖相回路I的框圖，其包括相位頻率檢測器與電荷泵浦構成的比較單兀(Phase Frequency Detector/Charge Pump, PFD/CP) 10、濾波器 12、電壓控制震蕩器(VCO) 14以及ー模數控制器(Modulus Controller) 16。比較單元10 f禹接到濾波器12，然后濾波器12耦接到電壓控制震蕩器14。電壓控制震蕩器14根據控制電壓Vel變化輸出頻率fwtl，并且產生周期性的輸出。如果輸出頻率f；utl掉到參考頻率之下，比較單元10就會檢測到兩者之間的差值，并且改變控制電壓Vca來加速來自電壓控制震蕩器14的輸出頻率fwtl。同樣地，如果輸出頻率f；utl在參考頻率之上，比較單元10改變控制電壓Vca用以降低來自電壓控制震蕩器14的輸出頻率f；utl。濾波器12則是平緩所有控制電壓Vca的突然變化。當集成電路的組件大小減低時,其操作電壓范圍也隨之減少,但是所需頻率范圍卻増加，因此需要増加電壓控制震蕩器14的VCO増益Kvro用以包含限制電壓范圍內所需的頻率范圍。集成電路的エ藝、電壓和溫度變化更引入更高的VCO増益Kva)。圖2顯示圖1VC0的控制電壓Vel和輸出頻率f；utl的關系曲線，包括曲線ss、tt、和ff其分別代表三種エ藝。使用高VCO増益Kva)使得所需頻率范圍能夠包含圖2中的所有エ藝變化，其中所需頻率范圍是由fl到f2。但是高VCO增益Kvro也同時放大控制電壓噪聲n。，導致更嚴重的相位噪聲或抖動(jitter)在輸出頻率f；utl內。參考圖1，輸出頻率f；utl的相位噪聲包括在節(jié)點nio的控制電壓噪聲n。以及節(jié)點nl2的本地VCO噪聲ni?？刂齐妷涸肼昻。包括電荷泵浦噪聲nCP和電源地極噪聲(power-ground noise) nrc,并且由Kvc。放大,貢獻到輸出頻率fQUtl的相位噪聲。本地VCO噪聲Ii1包括VCO噪聲nvco和電源地極噪聲nrc，并且不由VCO增益Kvra放大。因為高VCO增益Kvra而使得控制電壓噪聲n。對輸出頻率fwtl的相位噪聲貢獻了絕大部分。所以控制電壓噪聲n。的減低顯著地改善相位噪聲。電源地極噪聲nrc可以由去f禹電容或遮蔽(shielding)等布局(layout)的方式來減低，使得電荷泵浦噪聲neP變成控制電壓噪聲n。的主要部分。電荷泵浦噪聲neP由節(jié)點nlO之前的電路缺陷的累積噪聲產生，電路缺陷包括電荷共享(chargesharing)、電流不匹配(current mismatch)、時鐘饋入(clock feedthrough)、載流子注入(chargeinjection)、參考訊號突波(reference signal spur)、和電流切換噪聲(currentswitching noiseノ 等。
圖3顯示圖IVCO的控制電壓Vel和輸出頻率f；utl曲線，用以減低相位噪聲，使用低VCO増益Kvaj和多條v-f曲線，包括頻率も到頻率f2的頻率范圍。圖3使用的VCO決定控制電壓Vcl的電壓范圍，并且選擇相對應的V-f曲線用以產生相對應的輸出頻率fwtl。輸出頻率f；utl由低VCO増益Kvaj產生，但是電路復雜度和制造費用增加。另外，新增的VCO電路復雜度可以導致更高的VCO噪聲，直接和輸出頻率fwtl的相位噪聲相關。所以圖3的相位噪聲減低是有限的。有鑒于此，本發(fā)明提出一種時鐘分配電路與相關方法，其可有效地降低相位噪聲，并簡化電路的復雜度。

發(fā)明內容
本發(fā)明還提出一種時鐘分配電路，包括一比較單元，比較ー參考訊號和一回饋訊號用以產生一誤差訊號；ー濾波器，耦接到上述比較單元，根據上述誤差訊號輸出ー濾波訊號；一縮放單元，耦接到上述濾波器，利用ー縮放因子縮放上述濾波訊號用以形成一控制訊號；以及ー震蕩器，耦接到上述縮放單元，根據上述控制訊號產生上述回饋訊號；其中上述比較單元是由ー相位頻率檢測器與ー電荷泵浦構成，而上述縮放因子小于1，且上述縮放單元以小于I的上述縮放因子縮小上述濾波訊號內的噪聲。此外，本發(fā)明還提出一種時鐘分配方法，包括一比較單元比較ー參考訊號和一回饋訊號用以產生一誤差訊號；ー濾波器根據上述誤差訊號輸出ー濾波訊號；一縮放單元利用ー縮放因子縮放上述濾波訊號用以形成一控制訊號；以及ー震蕩器根據上述控制訊號產生上述回饋訊號；以及其中上述比較單元是由ー相位頻率檢測器與ー電荷泵浦構成，而上述縮放因子小于1，且上述縮放單元以小于I的上述縮放因子縮小上述濾波訊號內的噪聲。為使本發(fā)明的該目的、特征和優(yōu)點能更明顯易懂，下文特舉ー較佳實施例，并結合附圖詳細說明如下。


圖I顯示現有具有噪聲的鎖相回路的框圖。圖2顯示圖1VC0的控制電壓Vel和輸出頻率f；utl曲線。圖3顯示圖1VC0的控制電壓Vel和輸出頻率f；utl曲線。圖4顯示本發(fā)明實施例中的具有時鐘分配電路的鎖相回路。圖5顯示本發(fā)明實施例中的以電壓-電壓轉換器為圖4中縮放單元44的電路圖。圖6顯示本發(fā)明實施例中的以電流-電流轉換器為圖4中縮放單元44的電路圖。圖7顯示本發(fā)明實施例中的以電壓-電流轉換器做為圖4中縮放單元44的電路圖。附圖符號說明10-比較單元；
12-濾波器；14-VCO;16 -模數控制器；40 -比較單元；42 -濾波器；44-縮放單元；46 -震蕩器；48 -模數控制器；400 -相位-頻率檢測器；402 -電荷泵浦電路；
具體實施例方式在此必須說明的是，在下面披露的內容中所提出的不同實施例或范例，是用以說明本發(fā)明所掲示的不同技術特征，其所描述的特定范例或排列是用以簡化本發(fā)明，并非用以限定本發(fā)明。此外，在不同實施例或范例中可能重復使用相同的標號與符號，這些重復使用的參考數字與符號是用以說明本發(fā)明所掲示的內容，并非用以表示不同實施例或范例間的關系。圖4顯示本發(fā)明實施例中的具有時鐘分配電路的鎖相回路(Phase LockLoop, PU)，包括比較單元40、濾波器42、縮放單元44、震蕩器46和模數控制器48。比較單元40耦接到濾波器42、縮放單元44、震蕩器46，接著耦接到模數控制器48。比較單元40比較參考訊號Sref和回饋訊號Sfb用以產生誤差訊號Se，其中比較單元40是由相位-頻率檢測器400和電荷泵浦電路402構成，其中相位-頻率檢測器400耦接到電荷泵浦電路402。相位-頻率檢測器400接收參考訊號SMf和回饋訊號Sfb，比較這兩個訊號之間的頻率和相位差用以產生在訊號Su或Sd的脈沖波，其脈沖波的寬度等于相位差。相位-頻率檢測器400只在參考訊號Sref和回饋訊號Sfb之間有相位差時產生訊號Su或Sd。電荷泵浦電路402由訊號Su或Sd產生誤差訊號Se。誤差訊號Se是充電(charging)或放電(discharging)電流訊號。濾波器42可以包括一個或多個電容(未顯示)，累積電荷于其中用以建立濾波訊號Sf0在一些實施例中，濾波器42可以包括和電容串連的ー電阻。濾波器42輸出濾波訊號Sf到縮放單元44以縮放因子G縮小來形成控制訊號S。，其中縮放因子G小于I。既然濾波訊號Sf內的噪聲以縮放因子G縮小,輸出頻率J^ut內的相位噪聲被有效的減低。震蕩器46可以為一環(huán)狀震蕩器(ring oscillator),并且可以為電壓控制震蕩器(voltage-controlled oscillator, VCO)或電流控制震蕩器(current-controlledoscillator，CC0)。震蕩器46產生輸出頻率fwt，輸出頻率f；ut為控制訊號S。的函數并且可以由以下表示f0Ut=K0*Sc ⑴￠= / fout dt (2)其中K。是震蕩器46的増益，并且小是輸出頻率し的相位噪聲。當控制訊號Sc內的噪聲增加，輸出頻率f；ut的變化也會一起増加，導致函數(2)的相位噪聲小增加。
模數控制器48接收輸出頻率し并且以M除以輸出頻率f；ut用以輸出回饋訊號Sfb到比較單元40，使得鎖相回路4鎖住，并且回饋訊號Sfb和參考訊號Sref具有相同頻率和相位。在一些實施例中，縮放單元44和震蕩器46皆在電壓域(voltage domain)實現?？s放單兀 44 是電壓-電壓轉換器(voltage-to-voltage converter, V-Vconverter)以及震蕩器46是電壓控制震蕩器?？s放單元44獲得并且濾波電壓訊號Sf以縮放因子G縮小用以提供控制訊號S。。縮放因子G，小于1，由縮放單元44之前和之后的操作電壓范圍決定，即電荷泵浦電路402到震蕩器46的操作電壓范圍。電荷泵浦電路402和濾波器42可以由高壓組件和較高操作電壓范圍實現用以減低電流漏電，其較高操作電壓范圍比震蕩器46的電壓范圍為高。震蕩器46可以由低壓組件和較低操作電壓范圍實現用以加快輸出頻率f；ut。圖5顯示本發(fā)明實施例中的以電壓-電壓轉換器為圖4中縮放單元44的電路圖，包括緩沖器50、電阻52、和電阻54。電阻52耦接到緩沖器50的輸入，并且電阻54耦接到緩沖器50的輸出和輸入之間。緩沖器50可以在濾波器42內實現，濾波器42和由電阻52 和電阻54組成的縮放單元44 一起使用。緩沖器50可以為操作放大器緩沖器?？s放因子G由電阻54對電阻52的比例決定。在另ー實施例中，縮放單元44和震蕩器46在電流域(current domain)實現?？s放單兀 44 是電流-電流轉換器(current-to-current converter, I-I converter)以及震蕩器46是電流控制震蕩器(current-controlled oscillator)?？s放單元44獲得并且將Sf以縮放因子G縮小用以提供控制訊號S。?？s放單元44可以用具有縮放因子G的電流鏡(current mirror)電路實現。圖6顯示本發(fā)明實施例中的以電流-電流轉換器為圖4中縮放単元44的電路圖，包括晶體管60和62。晶體管60和62以電流鏡組合連接?？s放因子G小于I并且可以由晶體管62對60的長寬比(寬度/長度)決定?？s放單元44可以是電壓-電流轉換器(voltage-to-current converter),轉換并且縮小濾波訊號Sf到一減低的電流訊號做為控制訊號S。。縮放單元44可以由電壓控制的電流源和具有縮放因子G的電流鏡電路一起實現。圖7顯示本發(fā)明實施例中的以電壓-電流轉換器做為圖4中縮放單元44的電路圖，包括晶體管70、72、和74。晶體管70耦接到晶體管72，然后晶體管72耦接到晶體管74。晶體管70做為電壓控制的電流源，晶體管72和74以電流鏡的連接方式連接，其具有小于I的縮放因子G?？s放因子G由由晶體管74對晶體管72的長寬比(寬度/長度)決定。參考圖4，如果鎖相回路4有相位誤差，相位-頻率檢測器400產生ー短列脈沖波，其可以驅動電荷泵浦電路402用以充電或放電濾波器42的ー個或多個電容。如果回饋訊號Sfb的相位在參考訊號SMf之后，相位-頻率檢測器400在Su產生脈沖波，使得電荷泵浦電路402充電濾波器42的ー個或多個電容。相反地如果回饋訊號Sfb的相位在參考訊號Sraf之前，相位-頻率檢測器400在Sd產生脈沖波，使得電荷泵浦電路402放電濾波器42的一或多個電容。濾波器42的電荷建立輸出到縮放單元44的電壓?？s放單元44以縮放因子G縮小濾波訊號Sf用以產生控制訊號S。，其調整震蕩器46來產生輸出頻率f；ut。既然控制訊號S。內的噪聲由縮放因子G減低，輸出頻率f；ut的相位噪聲小也有效地減低。本發(fā)明實施例也提供一種時鐘分配方法，使用第4、5、6和7的鎖相回路，包括比較単元40比較參考訊號Sref和回饋訊號Sfb用以產生誤差訊號Se，濾波器42根據誤差訊號Se號輸出濾波訊號sf，縮放單元44利用縮放因子G縮放濾波訊號Sf用以形成控制訊號S。，以及震蕩器46根據控制訊號S。產生回饋訊號Sfb，其中縮放因子G小于I。在一個實施例中，濾波訊號Sf和控制訊號S。是電流訊號，縮放單元44是電流-電流轉換器，以及震蕩器46是電流控制震蕩器，縮放步驟包括晶體管60和晶體管62組成的電流鏡以縮放因子G轉換濾波訊號Sf到控制訊號S。。在另ー個實施例中，濾波訊號Sf是電壓訊號，以及控制訊號S。是電流訊號，縮放單元44是電壓-電流轉換器，以及震蕩器46是電流控制震蕩器，縮放步驟包括晶體管70接收上述濾波訊號用以輸出第一電流，以及晶體管72和晶體管74組成的電流鏡電路利用縮放因子G將濾波訊號Sf轉換到控制訊號S。。在其它實施例中，濾波訊號Sf和控制訊號S。是電壓訊號，縮放單元44是電壓-電壓轉換器，以及震蕩器46是電壓控制震蕩器，縮放因子G由電阻54對電阻52的比例來決 定。本發(fā)明雖以較佳實施例披露如上，然其并非用以限定本發(fā)明，本領域的技術人員在不脫離本發(fā)明的精神和范圍的前提下可做若干的更動與潤飾，因此本發(fā)明的保護范圍以本申請的權利要求為準。
權利要求
1.一種時鐘分配電路,包括 一比較單元，比較ー參考訊號和一回饋訊號用以產生一誤差訊號； ー濾波器，耦接到上述比較單元，根據上述誤差訊號輸出ー濾波訊號； 一縮放單元，耦接到上述濾波器，利用ー縮放因子縮放上述濾波訊號用以形成ー控制訊號；以及 ー震蕩器，耦接到上述縮放單 元，根據上述控制訊號產生上述回饋訊號； 其中上述比較單元是由ー相位頻率檢測器與ー電荷泵浦構成，而上述縮放因子小于1，且上述縮放單元以小于I的上述縮放因子縮小上述濾波訊號內的噪聲。
2.如權利要求I所述的時鐘分配電路，其中上述震蕩器更產生ー輸出頻率，上述輸出頻率為上述控制訊號的函數且fout=Ko*Sc ；= / fout dt ； 其中f；ut為上述輸出頻率，S。為上述控制訊號，K。是上述震蕩器的一増益，并且小是上述輸出頻率的一相位噪聲。
3.如權利要求2所述的時鐘分配電路，其中上述濾波訊號內的噪聲以上述縮放因子縮小，使上述相位噪聲被減低。
4.如權利要求I所述的時鐘分配電路，其中上述濾波訊號和上述控制訊號是電壓訊號，上述縮放單元是電壓-電壓轉換器，以及上述震蕩器是電壓控制震蕩器。
5.如權利要求4所述的時鐘分配電路，其中上述濾波器以及上述電荷泵浦的操作電壓范圍比上述震蕩器的操作電壓范圍高，以實現減低上述濾波器以及上述電荷泵浦的電流漏電，以及實現加快上述震蕩器的一輸出頻率。
6.如權利要求I所述的時鐘分配電路，其中其中上述縮放單元包括ー緩沖器，一第一電阻和一第二電阻，以及上述縮放因子由上述第二電阻對第一電阻的比例決定。
7.如權利要求I所述的時鐘分配電路，其中上述濾波訊號和上述控制訊號是電流訊號，上述縮放單元是電流-電流轉換器，以及上述震蕩器是電流控制震蕩器。
8.如權利要求7所述的時鐘分配電路，其中上述電流-電流轉換器包括ー電流鏡電路利用上述縮放因子將上述濾波訊號轉換到上述控制訊號。
9.如權利要求I所述的時鐘分配電路，其中上述縮放單兀包括一第一晶體管和一第二晶體管，以及上述縮放因子由上述第二晶體管對第一晶體管的長寬比決定。
10.一種時鐘分配方法,包括 一比較單元比較ー參考訊號和一回饋訊號用以產生一誤差訊號； ー濾波器根據上述誤差訊號輸出ー濾波訊號； 一縮放單元利用ー縮放因子縮放上述濾波訊號用以形成一控制訊號；以及 ー震蕩器根據上述控制訊號產生上述回饋訊號；以及 其中上述比較單元是由ー相位頻率檢測器與ー電荷泵浦構成，而上述縮放因子小于1，且上述縮放單元以小于I的上述縮放因子縮小上述濾波訊號內的噪聲。
全文摘要
一種時鐘分配(clock distribution)電路，包括一比較單元、一濾波器、一縮放單元、和一震蕩器。比較單元是由一相位頻率檢測器與一電荷泵浦構成。上述比較單元比較一參考訊號和一回饋(feedback)訊號用以產生一誤差訊號輸入至濾波器。上述濾波器，耦接到上述比較單元，根據上述誤差訊號輸出一濾波訊號。上述縮放單元，耦接到上述濾波器，利用一縮放因子縮放上述濾波訊號用以形成一控制訊號。上述震蕩器，耦接到上述縮放單元，根據上述控制訊號產生上述回饋訊號。上述縮放因子小于1。且上述縮放單元以小于1的上述縮放因子縮小上述濾波訊號內的噪聲。
文檔編號H03L7/093GK102751986SQ201210249318
公開日2012年10月24日 申請日期2007年1月29日 優(yōu)先權日2006年1月27日
發(fā)明者林小琪 申請人:威盛電子股份有限公司