專利名稱：增強(qiáng)型通信電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電路涉及領(lǐng)域，尤其涉及一種增強(qiáng)型通信電路。
背景技術(shù)：
RS485通信電路已廣泛應(yīng)用于工業(yè)控制、儀器、儀表、多媒體網(wǎng)絡(luò)、機(jī)電一體化產(chǎn)品等諸多領(lǐng)域。然而，RS485的通信總線有A線和B線之分，RS485通信電路的通信引腳也有
A、B之分。為了實(shí)現(xiàn)正常的通信功能，RS485通信電路的通信引腳A必須連接至所述通信總線中的A線，RS485通信電路的通信引腳B必須連接至所述通信總線中的B線。假如出現(xiàn)反接，即通信引腳A連接通信總線中的B線，而通信引腳B連接通信總線中的A線，則通信會出現(xiàn)癱瘓。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種增強(qiáng)型通信電路，其通信管腳可以隨意連接，并不會影響到其正常的通信。根據(jù)本發(fā)明的目的，本發(fā)明提供一種增強(qiáng)型通信電路，其包括第一差分比較器、第二差分比較器和邏輯判斷電路。第一差分比較器的兩個(gè)輸入端分別與所述增強(qiáng)型通信電路的兩個(gè)通信引腳相連，其輸出端連接邏輯判斷電路的第一輸入端，第二差分比較器的兩個(gè)輸入端分別與所述增強(qiáng)型通信電路的兩個(gè)通信引腳相連，其輸出端連接邏輯判斷電路的第二輸入端，第一差分比較器和第二差分比較器的使能端連接所述增強(qiáng)型通信電路的接收使能引腳，邏輯判斷電路的輸出端連接所述增強(qiáng)型通信電路的接收引腳。所述增強(qiáng)型通信電路的兩個(gè)通信引腳分別與兩根通訊總線相連，在通信總線不通信時(shí)，所述邏輯判斷電路根據(jù)兩個(gè)差分比較器的輸入信號來記錄一組輸入信號，在所述增強(qiáng)型通信電路與通信總線通信時(shí)，所述邏輯判斷電路在兩個(gè)差分比較器的一組輸入信號與記錄的一組輸入信號一致時(shí)，輸出第一邏輯電平，不一致時(shí)，輸出第二邏輯電平。與現(xiàn)有技術(shù)相比，本發(fā)明中的增強(qiáng)型通信電路，這樣無論兩個(gè)通信引腳如何連接，通過邏輯判斷電路的邏輯判斷可以選擇正確的輸出邏輯，從而可以確保正常通信。

為了更清楚地說明本發(fā)明實(shí)施例的技術(shù)方案，下面將對實(shí)施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其它的附圖。其中圖I為本發(fā)明中的增強(qiáng)型通信電路在一個(gè)實(shí)施例中的結(jié)構(gòu)框圖；圖2為圖I中的邏輯判斷電路在一個(gè)實(shí)施例中的結(jié)構(gòu)框圖。
具體實(shí)施方式
本發(fā)明的詳細(xì)描述主要通過程序、步驟、邏輯塊、過程或其他象征性的描述來直接或間接地模擬本發(fā)明技術(shù)方案的運(yùn)作。為透徹的理解本發(fā)明，在接下來的描述中陳述了很多特定細(xì)節(jié)。而在沒有這些特定細(xì)節(jié)時(shí)，本發(fā)明則可能仍可實(shí)現(xiàn)。所屬領(lǐng)域內(nèi)的技術(shù)人員使用此處的這些描述和陳述向所屬領(lǐng)域內(nèi)的其他技術(shù)人員有效的介紹他們的工作本質(zhì)。換句話說，為避免混淆本發(fā)明的目的，由于熟知的方法和程序已經(jīng)容易理解，因此它們并未被詳細(xì)描述。此處所稱的“一個(gè)實(shí)施例”或“實(shí)施例”是指可包含于本發(fā)明至少一個(gè)實(shí)現(xiàn)方式中的特定特征、結(jié)構(gòu)或特性。在本說明書中不同地方出現(xiàn)的“在一個(gè)實(shí)施例中”并非均指同一個(gè)實(shí)施例，也不是單獨(dú)的或選擇性的與其他實(shí)施例互相排斥的實(shí)施例。圖I為本發(fā)明中的增強(qiáng)型通信電路100在一個(gè)實(shí)施例中的結(jié)構(gòu)框圖。所述增強(qiáng)型通信電路100包括有第一差分比較器(Al) 110、第二差分比較器(A2) 120、差分驅(qū)動器(A3) 130和邏輯判斷電路140。在一個(gè)實(shí)施例中，所述增強(qiáng)型通信電路100為增強(qiáng)型485通Ih電路。第一差分比較器110的兩個(gè)輸入端(正相輸入端和反相輸入端)分別連接所述增強(qiáng)型通信電路100的兩個(gè)通信引腳A和B，其輸出端連接所述邏輯判斷電路140的第一輸入 端。第二差分比較器120的兩個(gè)輸入端(正相輸入端和反相輸入端)也分別連接所述增強(qiáng)型通信電路100的兩個(gè)通信引腳A和B，其輸出端連接所述邏輯判斷電路140的第二輸入端。第一差分比較器110和第二差分比較器的使能端連接所述增強(qiáng)型通信電路100的接收使能引腳RE。邏輯判斷電路140的兩個(gè)輸入端分別連接第一差分比較器110和第二差分比較器120的輸出端，其輸出端連接所述增強(qiáng)型通信電路100的接收引腳R0。在所述接收使能弓I腳RE處于使能狀態(tài)時(shí)，第一差分比較器110和第二差分比較器120處于使能狀態(tài)(enable state)，即可以工作的狀態(tài)，此時(shí)第一差分比較器110和第二差分比較器120能夠比較其兩個(gè)輸入端的信號并得到相應(yīng)的比較結(jié)果，比如在所述差分比較器的正相輸入端的電壓高于反相輸入端的電壓時(shí)，輸出高電平，在所述差分比較器的正相輸入端的電壓低于反相輸入端的電壓時(shí)，輸出低電平，當(dāng)然還可以有其它的比較方式。在所述接收使能引腳RE處于非使能狀態(tài)時(shí)，所述差分比較器110處于非使能狀態(tài)(disenablestate)，即不可以工作的狀態(tài)，此時(shí)第一差分比較器110和第二差分比較器120不能比較其兩個(gè)輸入端的信號。所述差分驅(qū)動器130的輸入端連接所述增強(qiáng)型通信電路100的發(fā)送引腳DI，其兩個(gè)輸出端分別連接至所述通信引腳A和B，其使能端連接所述增強(qiáng)型通信電路100的發(fā)送使能引腳DE。在所述發(fā)送使能引腳DE處于使能狀態(tài)時(shí)，所述差分驅(qū)動器130處于使能狀態(tài)(enable state)，即可以工作的狀態(tài)，此時(shí)所述差分驅(qū)動器130能夠根據(jù)輸入端的輸入信號得到一對差分信號，并通過兩個(gè)輸出端輸出。在所述發(fā)送使能引腳DE處于非使能狀態(tài)時(shí)，所述差分驅(qū)動器130處于非使能狀態(tài)(disenable state)，即不可以工作的狀態(tài)。需要知道的是，在通訊總線不進(jìn)行通信時(shí)，通信總線A的電平通常會高于通信總線B的電平。因此，假如所述增強(qiáng)型通信電路100的兩個(gè)通信引腳A和B分別與通信總線A和B相連，那么在不通信時(shí)，如圖I所示的連接方式，第一差分比較器110將輸出高電平，第二差分比較器120也將會輸出高電平，接收引腳RO上的信號應(yīng)該為高電平。假如所述增強(qiáng)型通信電路100的兩個(gè)通信引腳A和B分別與通信總線B和A相連，那么在不通信時(shí)，如圖I所示的連接方式，第一差分比較器110將輸出低電平，第二差分比較器120也將會輸出低電平，接收引腳RO上的信號也同樣應(yīng)該是高電平。在通信總線不通信時(shí)，所述邏輯判斷電路根據(jù)兩個(gè)差分比較器的輸入信號來確定一組輸入信號，在所述增強(qiáng)型通信電路與通信總線通信時(shí)，所述邏輯判斷電路在兩個(gè)差分比較器的一組輸入信號與確定的一組輸入信號一致時(shí)，輸出預(yù)定邏輯電平(比如高電平)，不一致時(shí)，輸出另一邏輯電平(比如低電平)。圖2示出了圖I中的邏輯判斷電路140在一個(gè)實(shí)施例中的結(jié)構(gòu)框圖。如圖2所示，所述邏輯判斷電路140包括判斷處理電路141、計(jì)時(shí)電路142、第一寄存電路143和第二寄存器144。在所述接收使能引腳RE處于使能狀態(tài)且通訊總線不進(jìn)行通信時(shí)，所述判斷處理電路141接收第一差分比較器110的輸出信號Inl和第二差分比較器120的輸出信號In2,所述計(jì)時(shí)電路142對判斷處理電路141接收到一組輸入信號的持續(xù)時(shí)長進(jìn)行計(jì)時(shí)以得到計(jì)時(shí)值，在該計(jì)時(shí)值超過預(yù)定時(shí)間(比如O. 8秒)時(shí)，則將該組輸入信號存入第一寄存器143中。每組輸入信號包括兩個(gè)輸入信號，一個(gè)是來自第一差分比較器110的輸入信號Inl，另一個(gè)是來自第二差分比較器120的輸入信號In2，每組輸入信號記錄為(Inl，In2)，假如兩 個(gè)差分比較器相同，則每組輸入信號一般可能為(I，I)，(O，O)，其中I表示高電平，O表示低電平。在一個(gè)示例中，假設(shè)判斷處理電路141在某一時(shí)刻接收到的一組輸入信號為(1，I)，那么所述計(jì)時(shí)電路142開始進(jìn)行計(jì)時(shí)，在計(jì)時(shí)過程中如果該組輸入信號一直不變則一直計(jì)時(shí)，如果該組輸入信號發(fā)生了改變，比如變成了(0，0)，那么計(jì)時(shí)電路142則對計(jì)時(shí)值進(jìn)行重置，之后重新開始對該組輸入信號的持續(xù)時(shí)長進(jìn)行計(jì)時(shí)。假如對一組輸入信號(1，1)的持續(xù)時(shí)長進(jìn)行計(jì)時(shí)，在計(jì)時(shí)電路142得到的計(jì)時(shí)值大于預(yù)定時(shí)間O. 8秒后，則將該組輸入信號(1，D存儲入第一寄存器143中。假如第一寄存器143中存儲的兩個(gè)輸入信號相同，比如都為I或0，則在增強(qiáng)型通信電路100與通訊總線A和B進(jìn)行通信時(shí)，如果所述判斷處理電路141接收到的一組輸入信號與第一寄存器143中存儲的那組輸入信號相同，則判斷處理電路141輸出一預(yù)定邏輯電平，比如高電平。如果所述判斷處理電路141接收到的一組輸入信號與第一寄存器143中存儲的那組輸入信號不相同，則判斷處理電路141輸出另一預(yù)定邏輯電平，比如低電平。舉例來說，假如第一寄存器143中存儲為(1，I)，如果判斷處理電路141接收到的一組輸入信號為(1，I)，那么判斷處理電路141輸出1，如果判斷處理電路141接收到的一組輸入信號為(0，0)，(0,1)或(1，0)，那么判斷處理電路141輸出O。在一個(gè)優(yōu)選的實(shí)施例中，第一差分比較器110的比較閾值Vthl為大于O且近于O的負(fù)數(shù)，比如-O. 1，即正相輸入端的電壓Va與反相輸入端的電壓Vb的差值等于比較閾值Vthl時(shí)發(fā)生翻轉(zhuǎn)，比如Va_Vb>Vthl時(shí)，第一差分比較器輸出高電平，否則輸出低電平；第二差分比較器110的比較閾值Vth2為小于O且近于O的正數(shù)，比如O. 1，即正相輸入端的電壓Va與反相輸入端的電壓Vb的差值等于比較閾值Vth2時(shí)發(fā)生翻轉(zhuǎn)，比如Va-Vb>Vth2時(shí)，第二差分比較器輸出高電平，否則輸出低電平。由于第一差分比較器110和第二差分比較器120設(shè)置了不同的比較閾值，因此兩個(gè)輸出Inl，In2不僅可以為(0，0)和(1，1)，假如Vth2>Va-Vb>Vthl 時(shí)，兩個(gè)輸出 Inl，In2 還可以是(1，0)。如上文所述，在所述接收使能引腳RE處于使能狀態(tài)且通訊總線不進(jìn)行通信時(shí)，假如所述判斷處理電路141接收到的一組輸入信號，且持續(xù)時(shí)長超過了預(yù)定時(shí)間，則將該組輸入信號存儲入第一寄存器143。由于兩個(gè)差分比較器設(shè)置有不同的比較閾值，因此存儲入第一寄存器143的兩個(gè)輸入信號可能是相同的，比如都是I或O，也可能是不同的，比如一個(gè)為1，另一個(gè)為O。如果第一寄存器143中的兩個(gè)輸入信號不同，那么則還會將持續(xù)時(shí)間超過預(yù)定時(shí)間的該組輸入信號(1，0)或(O，I)跳變的下一組輸入信號(0，0)或(1，1)存儲入第二寄存器144中。如果第一寄存器143中的兩個(gè)輸入信號相同，則不會繼續(xù)將下一組輸入信號存儲入第二存儲器144中。在增強(qiáng)型通信電路100與通訊總線A和B進(jìn)行通信時(shí)，同時(shí)在第一寄存器中存儲的兩個(gè)輸入信號不同時(shí)，如果所述判斷處理電路141接收到的一組輸入信號與第二寄存器144中存儲的那組輸入信號相同，則判斷處理電路141輸出一預(yù)定邏輯電平，比如低電平；如果所述判斷處理電路141接收到的一組輸入信號與第二寄存器144中存儲的那組輸入信號不相同，則判斷處理電路141輸出另一預(yù)定邏輯電平，比如高電平。舉例來說，假如第一寄存器143中存儲為(1，0)，第二存儲器144中存儲有(1，I)，如果判斷處理電路141接收到的一組輸入信號為(1，I)，那么判斷處理電路141輸出0，如果判斷處理電路141接收到的一組輸入信號為(1，0)或(0,0),那么判斷處理電路141輸出I。這樣，本發(fā)明中的增強(qiáng)型通信電路100與兩根通信總線(A總線和B總線)進(jìn)行連 接時(shí)，可以將所述通信引腳A和B與兩根通信總線進(jìn)行隨意連接，比如可以將通信引腳A連接至通信總線B，將通信引腳B連接至通信總線A，再比如可以將通信引腳A連接至通信總線A，將通信引腳B連接至通信總線B。通過邏輯判斷電路140在通信總線不通信時(shí)的連接初始化過程的判斷，可以自動選擇正確的邏輯進(jìn)行輸出。在標(biāo)準(zhǔn)485通信的實(shí)際應(yīng)用中，現(xiàn)有的485通信電路一般只有一個(gè)差分比較器，其需要通信引腳A與通信總線A連接，通信引腳B與通信引腳B連接，該差分比較器通常設(shè)計(jì)為負(fù)比較閾值Vth3 (小于O但接近于0，比如O. I伏)，即正相輸入端Va的電壓與負(fù)相輸入端的電壓Vb的差值等于比較閾值時(shí)發(fā)生翻轉(zhuǎn)，比如Va_Vb>Vth3時(shí)輸出高電平，也就是說Va比Vb低值小于|Vth3|時(shí)仍輸出高電平。負(fù)比較閾值的設(shè)置可以使得有些情況下輸出高電平的判斷更為有效和準(zhǔn)確。然而，假如通信引腳A與通信總線B連接，通信引腳B與通信引腳A連接，雖然通過其他方式使得485通訊電路能夠正常通訊，但是此時(shí)的差分比較器相當(dāng)于正比較閾值了，這將會影響到通訊的質(zhì)量。因此，在本發(fā)明中設(shè)置有一個(gè)正比較閾值的差分比較器，和一個(gè)負(fù)比較閾值的差分比較器，從而實(shí)現(xiàn)了無論通信引腳如何連接，都能起到負(fù)比較閾值的效果。圖I中的差分比較器的正相輸入端接通信引腳A，負(fù)相輸入端接通信引腳B，作為一種改變，差分比較器的正相輸入端可以接通信引腳B，負(fù)相輸入端接通信引腳A，通信引腳A和B分別與通信總線A和B相連，此時(shí)在不通信時(shí)，兩個(gè)差分比較器將輸出低電平，接收引腳RO上的信號應(yīng)該為高電平。假如兩個(gè)通信引腳A和B分別與通信總線B和A相連，那么在不通信時(shí)，兩個(gè)差分比較器將輸出高電平，接收引腳RO上的信號也同樣應(yīng)該是高電平。這樣，本發(fā)明中的邏輯都需要適應(yīng)性的變化，以實(shí)現(xiàn)正常的通訊。此外，本發(fā)明中邏輯判斷電路140可以采用數(shù)字邏輯電路來實(shí)現(xiàn)，實(shí)現(xiàn)簡單易行。上述說明已經(jīng)充分揭露了本發(fā)明的具體實(shí)施方式
。需要指出的是，熟悉該領(lǐng)域的技術(shù)人員對本發(fā)明的具體實(shí)施方式
所做的任何改動均不脫離本發(fā)明的權(quán)利要求書的范圍。相應(yīng)地，本發(fā)明的權(quán)利要求的范圍也并不僅僅局限于前述具體實(shí)施方式
。
權(quán)利要求
1.一種增強(qiáng)型通信電路，其特征在于，其包括第一差分比較器、第二差分比較器和邏輯判斷電路， 第一差分比較器的兩個(gè)輸入端分別與所述增強(qiáng)型通信電路的兩個(gè)通信引腳相連，其輸出端連接邏輯判斷電路的第一輸入端，第二差分比較器的兩個(gè)輸入端分別與所述增強(qiáng)型通信電路的兩個(gè)通信引腳相連，其輸出端連接邏輯判斷電路的第二輸入端，第一差分比較器和第二差分比較器的使能端連接所述增強(qiáng)型通信電路的接收使能引腳，邏輯判斷電路的輸出端連接所述增強(qiáng)型通信電路的接收引腳， 所述增強(qiáng)型通信電路的兩個(gè)通信引腳分別與兩根通訊總線相連，在通信總線不通信時(shí)，所述邏輯判斷電路根據(jù)兩個(gè)差分比較器的輸入信號來記錄ー組輸入信號，在所述增強(qiáng)型通信電路與通信總線通信時(shí)，所述邏輯判斷電路在兩個(gè)差分比較器的ー組輸入信號與記錄的ー組輸入信號一致時(shí)，輸出第一邏輯電平，不一致時(shí)，輸出第二邏輯電平。
2.根據(jù)權(quán)利要求I所述的增強(qiáng)型通信電路，其特征在于所述邏輯判斷電路包括判斷處理電路、計(jì)時(shí)電路和第一寄存電路， 在所述接收使能引腳處于使能狀態(tài)且通訊總線不進(jìn)行通信時(shí)，所述判斷處理電路接收第一差分比較器的輸出信號和第二差分比較器的輸出信號，所述計(jì)時(shí)電路對判斷處理電路接收到ー組輸入信號的持續(xù)時(shí)長進(jìn)行計(jì)時(shí)以得到計(jì)時(shí)值，在該計(jì)時(shí)值超過預(yù)定時(shí)間時(shí)，則將該組輸入信號記錄入第一寄存器中， 在第一寄存器中存儲的ー組輸入信號中的兩個(gè)輸入信號相同，且所述增強(qiáng)型通信電路與通信總線通信時(shí)，所述邏輯判斷電路在兩個(gè)差分比較器的ー組輸入信號與第一寄存器中記錄的ー組輸入信號一致時(shí)，輸出第一邏輯電平，不一致時(shí)，輸出第二邏輯電平。
3.根據(jù)權(quán)利要求I所述的增強(qiáng)型通信電路，其特征在于所述邏輯判斷電路包括第二寄存電路，第一差分比較器的比較閾值小于O，第二差分比較器的比較閾值大于O， 在第一寄存器中記錄的ー組輸入信號中的兩個(gè)輸入信號不相同時(shí)，則還會將持續(xù)時(shí)間超過預(yù)定時(shí)間的該組輸入信號跳變的下ー組輸入信號記錄入第二寄存器中， 在第一寄存器中存儲的ー組輸入信號中的兩個(gè)輸入信號不相同，且所述增強(qiáng)型通信電路與通信總線通信時(shí)，所述邏輯判斷電路在兩個(gè)差分比較器的ー組輸入信號與第二寄存器中記錄的ー組輸入信號一致時(shí)，輸出第二邏輯電平，不一致時(shí)，輸出第一邏輯電平。
4.根據(jù)權(quán)利要求1-3任一所述的增強(qiáng)型通信電路，其特征在于所述增強(qiáng)型通信電路還包括差分驅(qū)動器，所述差分驅(qū)動器的輸入端連接所述增強(qiáng)型通信電路的發(fā)送引腳，其兩個(gè)輸出端分別連接至所述增強(qiáng)型通信電路的兩個(gè)通信引腳，其使能端連接所述增強(qiáng)型通信電路的發(fā)送使能引腳。
全文摘要
本發(fā)明提供一種增強(qiáng)型通信電路，其包括兩個(gè)差分比較器和邏輯判斷電路。每個(gè)差分比較器的兩個(gè)輸入端分別與所述增強(qiáng)型通信電路的兩個(gè)通信引腳相連，其輸出端連接邏輯判斷電路的第一輸入端和第二輸入端。所述增強(qiáng)型通信電路的兩個(gè)通信引腳分別與兩根通訊總線相連，在通信總線不通信時(shí)，所述邏輯判斷電路根據(jù)兩個(gè)差分比較器的輸入信號來記錄一組輸入信號，在所述增強(qiáng)型通信電路與通信總線通信時(shí)，所述邏輯判斷電路在兩個(gè)差分比較器的一組輸入信號與記錄的一組輸入信號一致時(shí)，輸出第一邏輯電平，不一致時(shí)，輸出第二邏輯電平。這樣無論兩個(gè)通信引腳如何連接，通過邏輯判斷電路的邏輯判斷可以選擇正確的輸出邏輯，從而可以確保正常通信。
文檔編號H03K19/20GK102769459SQ201210259370
公開日2012年11月7日 申請日期2012年7月25日 優(yōu)先權(quán)日2012年7月25日
發(fā)明者馮向光, 孫海, 顧奇龍 申請人:無錫輻導(dǎo)微電子有限公司