專利名稱：一種用于混沌計(jì)算的可配置d鎖存器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子技術(shù)及動(dòng)態(tài)運(yùn)算領(lǐng)域，特別涉及一種用于混沌計(jì)算的可配置D鎖存器。
背景技術(shù)：
鎖存器是一種對(duì)脈沖電平敏感的存儲(chǔ)單元電路，它可以在特定的輸入脈沖電平作用下改變狀態(tài)。通常，脈沖電平只有高和低兩個(gè)狀態(tài)。當(dāng)脈沖電平是高有效時(shí)，如果輸入的脈沖電平是高，那么鎖存器的輸出就會(huì)跟隨鎖存器的輸入而變化，如果輸入的脈沖電平是低，那么鎖存器的輸出就會(huì)保持不變。相反，當(dāng)脈沖電平是低有效時(shí)，如果輸入的脈沖電平 是低，那么鎖存器的輸出就會(huì)跟隨鎖存器的輸入而變化，如果輸入的脈沖電平是高，那么鎖存器的輸出就會(huì)保持不變。鎖存器是微處理器中運(yùn)算器部分的主要模塊，而D鎖存器是其典型的邏輯電路。然而，傳統(tǒng)的D鎖存器本質(zhì)上是靜態(tài)的，它在運(yùn)算過(guò)程中是不可以重新連線或者配置的。例如，8位D型鎖存器這樣的硬件元件，一旦制造成功，由于其電路結(jié)構(gòu)無(wú)法重新連線或者配置，使其功能也無(wú)法改變。隨著電子技術(shù)及計(jì)算機(jī)技術(shù)的發(fā)展，現(xiàn)在的電子設(shè)計(jì)已經(jīng)開始向動(dòng)態(tài)運(yùn)算領(lǐng)域發(fā)展。關(guān)于可重構(gòu)的動(dòng)態(tài)邏輯計(jì)算的研究是目前物理、通信、控制以及集成電路領(lǐng)域一個(gè)比較新的研究方向。

發(fā)明內(nèi)容
本發(fā)明為了克服現(xiàn)有技術(shù)存在的缺點(diǎn)，提供一種用于混沌計(jì)算的可配置D鎖存器。本發(fā)明在不改變電路結(jié)構(gòu)的條件下，通過(guò)對(duì)信號(hào)的不同配置，實(shí)現(xiàn)動(dòng)態(tài)運(yùn)算。本發(fā)明所采用的技術(shù)方案一種用于混沌運(yùn)算的可配置D鎖存器，包括二選一數(shù)據(jù)選通器，可配置邏輯門；所述二選一數(shù)據(jù)選通器輸入信號(hào)分別為第一輸入信號(hào)、反饋信號(hào)，控制信號(hào)為選通信號(hào)，輸出信號(hào)為選通后信號(hào)；所述可配置邏輯門輸入信號(hào)分別為選通后信號(hào)、第二輸入信號(hào)，控制信號(hào)分別為控制信號(hào)Ctra、控制信號(hào)Ctrb,輸出信號(hào)分別為輸出信號(hào)Vout、輸出信號(hào)NVout ；所述可配置邏輯門的輸出信號(hào)Vout為二選一數(shù)據(jù)選通器的輸入信號(hào)即反饋信號(hào)。所述二選一數(shù)據(jù)選通器包括兩個(gè)傳輸門和一個(gè)CMOS非門。所述可配置邏輯門包括一個(gè)CMOS與非門、一個(gè)CMOS或非門、三個(gè)CMOS非門、一個(gè)CMOS異或門、一個(gè)偽NMOS與或非門、一個(gè)偽NMOS與非門；所述選通后信號(hào)、第二輸入信號(hào)同時(shí)輸入到CMOS與非門、CMOS或非門產(chǎn)生輸出信號(hào)分別為輸出信號(hào)Vnand、輸出信號(hào)Vnor ；控制信號(hào)Ctra、Ctrb分別經(jīng)過(guò)CMOS非門產(chǎn)生輸出信號(hào)NCtra、NCtrb ；
將輸出信號(hào)Vnand、Vnor, NCtrb和控制信號(hào)Ctra、Ctrb作為偽NMOS與或非門的輸入信號(hào)，產(chǎn)生輸出信號(hào)NXl ；將輸出信號(hào)Vnor、NCtra和控制信號(hào)Ctrb作為偽NMOS與非門的輸入信號(hào)，產(chǎn)生輸出信號(hào)NX2 ；所述輸出信號(hào)NX1、NX2經(jīng)過(guò)CMOS異或門產(chǎn)生輸出信號(hào)Vout，將輸出信號(hào)Vout經(jīng)過(guò)CMOS非門產(chǎn)生輸出信號(hào)NVout。本發(fā)明的有益效果在同一個(gè)硬件電路上，通過(guò)控制信號(hào)的不同組合，可以實(shí)現(xiàn)不同的邏輯功能，從而實(shí)現(xiàn)可動(dòng)態(tài)配置的D鎖存器，用于混沌計(jì)算等動(dòng)態(tài)運(yùn)算領(lǐng)域。


圖I所示為一種用于混沌計(jì)算的可配置D鎖存器；
圖2所示為圖I中可配置邏輯門的結(jié)構(gòu)圖；圖3所示為圖I中二選一數(shù)據(jù)選擇器的結(jié)構(gòu)圖。
具體實(shí)施例方式下面結(jié)合實(shí)施例及附圖，對(duì)本發(fā)明作進(jìn)一步地詳細(xì)說(shuō)明，但本發(fā)明的實(shí)施方式不限于此。實(shí)施例如圖I所示為一種用于混沌計(jì)算的可配置D鎖存器包括二選一數(shù)據(jù)選通器、可配置邏輯門；所述二選一數(shù)據(jù)選通器輸入信號(hào)分別為第一輸入信號(hào)、反饋信號(hào)，控制信號(hào)為選通信號(hào)，輸出信號(hào)為選通后信號(hào)；所述可配置邏輯門輸入信號(hào)分別為選通后信號(hào)、第二輸入信號(hào)，控制信號(hào)分別為控制信號(hào)Ctra、控制信號(hào)Ctrb,輸出信號(hào)分別為輸出信號(hào)Vout、輸出信號(hào)NVout ；所述輸出信號(hào)Vout為二選一數(shù)據(jù)選通器的輸入信號(hào)即反饋信號(hào)。如圖2所示為可配置邏輯門的結(jié)構(gòu)圖，所述可配置邏輯門包括一個(gè)CMOS與非門、一個(gè)CMOS或非門、三個(gè)CMOS非門、一個(gè)CMOS異或門、一個(gè)偽NMOS與或非門、一個(gè)偽NMOS與非門。所述選通后信號(hào)、第二輸入信號(hào)同時(shí)輸入到CMOS與非門、CMOS或非門產(chǎn)生輸出信號(hào)分別為輸出信號(hào)Vnand、輸出信號(hào)Vnor?？刂菩盘?hào)Ctra、Ctrb分別經(jīng)過(guò)CMOS非門產(chǎn)生輸出信號(hào)NCtra、NCtrb0將輸出信號(hào)Vnand、Vnor、NCtrb和控制信號(hào)Ctra、Ctrb作為偽NMOS與或非門的輸入信號(hào)，產(chǎn)生輸出信號(hào)NXl。其中，NXi = Cfrh Vnand + Cira Vnor. NCtrh將輸出信號(hào)Vnor、NCtra和控制信號(hào)Ctrb作為偽NMOS與非門的輸入信號(hào)，產(chǎn)生輸出信號(hào)NX2。NX 2 = NCtra-Cirh-Vnor所述輸出信號(hào)NX1、NX2經(jīng)過(guò)CMOS異或門產(chǎn)生輸出信號(hào)Vout，將輸出信號(hào)Vout經(jīng)過(guò)CMOS非門產(chǎn)生輸出信號(hào)NVout。
所述通過(guò)可配置邏輯門的兩個(gè)控制信號(hào)的不同配置組合，使可配置邏輯門實(shí)現(xiàn)與、與非、或、或非、異或、同或、全高、全低等邏輯功能。具體如下當(dāng)控制信號(hào)Ctra、Ctrb分別是邏輯低電壓、邏輯低電壓時(shí)，無(wú)論可配置邏輯門的輸入信號(hào)如何，輸出信號(hào)Vout為邏輯低電壓，輸出信號(hào)NVout為邏輯高電壓；當(dāng)控制信號(hào)Ctra、Ctrb分別是邏輯低電壓、邏輯高電壓時(shí)，可配置邏輯門實(shí)現(xiàn)異
或和同或功能，即
權(quán)利要求
1.一種用于混沌運(yùn)算的可配置D鎖存器，其特征在于，包括二選一數(shù)據(jù)選通器，可配置邏輯門； 所述二選一數(shù)據(jù)選通器輸入信號(hào)分別為第一輸入信號(hào)、反饋信號(hào)，控制信號(hào)為選通信號(hào)，輸出信號(hào)為選通后信號(hào)； 所述可配置邏輯門輸入信號(hào)分別為選通后信號(hào)、第二輸入信號(hào)，控制信號(hào)分別為控制信號(hào)Ctra、控制信號(hào)Ctrb,輸出信號(hào)分別為輸出信號(hào)Vout、輸出信號(hào)NVout ； 所述可配置邏輯門的輸出信號(hào)Vout為二選一數(shù)據(jù)選通器的輸入信號(hào)即反饋信號(hào)。
2.根據(jù)權(quán)利要求I所述的一種用于混沌運(yùn)算的可配置D鎖存器，其特征在于，所述二選一數(shù)據(jù)選通器包括兩個(gè)傳輸門和一個(gè)CMOS非門。
3.根據(jù)權(quán)利要求I所述的一種用于混沌運(yùn)算的可配置D鎖存器，其特征在于，所述可配置邏輯門包括一個(gè)CMOS與非門、一個(gè)CMOS或非門、三個(gè)CMOS非門、一個(gè)CMOS異或門、一個(gè)偽NMOS與或非門、一個(gè)偽NMOS與非門； 所述選通后信號(hào)、第二輸入信號(hào)同時(shí)輸入到CMOS與非門、CMOS或非門產(chǎn)生輸出信號(hào)分別為輸出信號(hào)Vnand、輸出信號(hào)Vnor ； 控制信號(hào)Ctra、Ctrb分別經(jīng)過(guò)CMOS非門產(chǎn)生輸出信號(hào)NCtra、NCtrb ； 將輸出信號(hào)Vnand、Vnor, NCtrb和控制信號(hào)Ctra、Ctrb作為偽NMOS與或非門的輸入信號(hào)，產(chǎn)生輸出信號(hào)NXl ； 將輸出信號(hào)Vnor、NCtra和控制信號(hào)Ctrb作為偽NMOS與非門的輸入信號(hào)，產(chǎn)生輸出信號(hào) NX2 ； 所述輸出信號(hào)NX1、NX2經(jīng)過(guò)CMOS異或門產(chǎn)生輸出信號(hào)Vout，將輸出信號(hào)Vout經(jīng)過(guò)CMOS非門產(chǎn)生輸出信號(hào)NVout。
全文摘要
本發(fā)明公開了一種可用于混沌計(jì)算的可配置D鎖存器，包括二選一數(shù)據(jù)選通器，可配置邏輯門。二選一數(shù)據(jù)選通器輸入信號(hào)分別為第一輸入信號(hào)、反饋信號(hào)，控制信號(hào)為選通信號(hào)，輸出信號(hào)為選通后信號(hào)；可配置邏輯門輸入信號(hào)分別為選通后信號(hào)、第二輸入信號(hào)，控制信號(hào)分別為控制信號(hào)Ctra、控制信號(hào)Ctrb,輸出信號(hào)分別為輸出信號(hào)Vout、輸出信號(hào)NVout；可配置邏輯門的輸出信號(hào)Vout為二選一數(shù)據(jù)選通器的輸入信號(hào)即反饋信號(hào)。通過(guò)配置可配置邏輯門的兩個(gè)控制信號(hào)及另一個(gè)輸入信號(hào)，可以使這個(gè)D鎖存器實(shí)現(xiàn)不同的功能，從而實(shí)現(xiàn)動(dòng)態(tài)運(yùn)算。
文檔編號(hào)H03K19/0948GK102780485SQ20121026530
公開日2012年11月14日 申請(qǐng)日期2012年7月27日 優(yōu)先權(quán)日2012年7月27日
發(fā)明者姜小波, 袁群, 黎紅源 申請(qǐng)人:華南理工大學(xué)