專利名稱：一種td-lte綜測儀的多環(huán)合成本振裝置的制作方法
技術領域：
本發(fā)明涉及TD-LTE終端射頻一致性測試應用領域，尤其是一種TD-LTE綜測儀的多環(huán)合成本振裝置。
背景技術：
在對移動通信基站和終端產品的各種檢測和驗證中，射頻一致性測試是其中最關鍵的一環(huán)。3GPP TS36.521/TS36. 141定義了 TD-LTE基站和終端的全部測試用例，要求TD-LTE終端射頻一致性測試設備輸出頻率分辨率IHz ;輸出誤差矢量幅度EVM (errorvector magnitude)小于3% ;接收機中EVM測量精度優(yōu)于±1%。這幾項指標均依賴于高性
能的合成本振裝置，其高分辨率確保了 IHz頻率分辨率，其高純度保證了接收的信號變頻到中頻時信噪比保持不變，保證發(fā)射的LTE信號的信噪比遠遠高于被測設備，使接收和發(fā)射設備本身的EVM和誤碼率指標遠高于3GPP要求。合成本振裝置的相位噪聲是制約發(fā)射機和接收機的關鍵性指標，也是衡量一個研制單位、一臺儀器的水平與檔次的重要標志之一。在TD-LTE綜測儀中，合成本振裝置的相位噪聲指標直接影響EVM、誤碼率等測試結果，合成本振裝置的分辨率決定了信號接收和發(fā)射的頻率分辨率。目前現(xiàn)有的具有較高相噪指標的合成本振裝置均采用基于YTO (YIGTuning Oscillator),即 YIG 調諧振蕩器,其中,YIG (Yttrium Iron Garnet)是指乾鐵石榴石，此方案設計復雜，成本較高；此外，用VCO(壓控振蕩器)設計的合成本振裝置大多用于低端、經(jīng)濟型的產品中。如何用經(jīng)濟型的VCO設計出高性能的本振，擁有較高的相噪指標，對于既注重高指標又注重低成本的綜測儀來說已迫在眉睫。

發(fā)明內容
本發(fā)明的目的在于提供一種低成本、具有較高相位噪聲指標的TD-LTE綜測儀的多環(huán)合成本振裝置。為實現(xiàn)上述目的，本發(fā)明采用了以下技術方案一種TD-LTE綜測儀的多環(huán)合成本振裝置，包括FPGA控制器，其輸出端分別與直接數(shù)字合成電路、偏置環(huán)電路的輸入端相連，直接數(shù)字合成電路、DAC預置電路以及偏置環(huán)電路的輸出端均與主環(huán)電路的輸入端相連，主環(huán)電路采用第一壓控振蕩器VC0，偏置環(huán)電路采用第二壓控振蕩器VC0。由上述技術方案可知，本發(fā)明根據(jù)TD-LTE終端射頻一致性測試設備的要求，利用主環(huán)電路和偏置環(huán)電路組成多環(huán)結構，且該多環(huán)結構采用成本較低的壓控振蕩器VC0，在保證高純、高分辨率、低成本的同時，保證了 TD-LTE綜測儀的射頻設計指標滿足3GPP要求。此夕卜，該裝置也可借鑒于其他的頻率合成場合，具有較強的通用性。


圖I為本發(fā)明的系統(tǒng)原理框圖。圖2為本發(fā)明偏離載波IkHz時，相位噪聲測量結果示意圖。
圖3為本發(fā)明偏離載波IOkHz時，相位噪聲測量結果示意圖。
具體實施例方式一種TD-LTE綜測儀的多環(huán)合成本振裝置，包括FPGA控制器1，其輸出端分別與直接數(shù)字合成電路2、偏置環(huán)電路3的輸入端相連，直接數(shù)字合成電路2、DAC預置電路5以及偏置環(huán)電路3的輸出端均與主環(huán)電路4的輸入端相連，主環(huán)電路4采用第一壓控振蕩器VC0，偏置環(huán)電路3采用第二壓控振蕩器VC0，如圖I所示，F(xiàn)PGA控制器I完成整個裝置的邏輯控制，如圖I所示。如圖I所示，所述的直接數(shù)字合成電路2包括相位累加器，其輸入端與FPGA控制器I的輸出端相連，其輸出端與D/A轉換器的輸入端相連,D/A轉換器的輸出端與主環(huán)電路4的輸入端相連,直接數(shù)字合成電路2實現(xiàn)整個本振的小數(shù)分頻，保證實現(xiàn)較高的頻率分辨率(1Hz)。所述的FPGA控制器I的輸出端與DAC預置電路5的輸入端相連，DAC預置電路5的輸出端與主環(huán)電路4的第一壓控振蕩器VCO的輸入端相連。DAC預置電路5給主環(huán)電路4以精細的預置來確保主環(huán)電路4快速鎖定并避免產生錯鎖，所述的DAC預置電路5為 D/A轉換器。如圖I所示，所述的主環(huán)電路4包括第一鑒相器，其輸入端與直接數(shù)字合成電路2的輸出端相連，其輸出端通過第一低通濾波器與第一壓控振蕩器VCO的輸入端相連，所述的第一壓控振蕩器VCO輸出的本振頻率范圍為I. 6 3. 2GHz，第一壓控振蕩器VCO的輸出端與第一功分匹配電路的輸入端相連，第一功分匹配電路的輸出端與混頻電路的輸入端相連，混頻電路的輸出端與中頻放大電路的輸入端相連，中頻放大電路的輸出端與固定分頻器的輸入端相連，固定分頻器的輸出端與鑒相器的輸入端相連?；祛l電路是主環(huán)電路4和偏置環(huán)電路3的結合點，實現(xiàn)頻率搬移，保證相噪指標的無惡化平移，從而避免了倍頻帶來的相噪大幅度惡化。中頻放大電路調整混頻輸出到一個合適的幅度以利于固定分頻器的可靠工作。主環(huán)電路4是建立在偏置環(huán)電路3降低了頻率的基礎上，利用多階環(huán)路參數(shù)的擬合，調試出理想的相噪指標性能。所述的第一低通濾波器由一個無源二階寬帶低通濾波器和一個有源二階濾波器級聯(lián)而成，利用無源二階寬帶低通濾波器保證IOkHz IOOkHz處的相噪，利用有源二階濾波器的窄帶特性保證近端IkHz處的相噪指標。如圖I所示，所述的偏置環(huán)電路3包括集成鑒相器，其輸入端與FPGA控制器I的輸出端相連，其輸出端通過第二低通濾波器與第二壓控振蕩器VCO的輸入端相連，所述的第二壓控振蕩器VCO輸出的本振頻率范圍為I. 4 3GHz，第二壓控振蕩器VCO的輸出端與第二功分匹配電路的輸入端相連，第二功分匹配電路的輸出端分別與主環(huán)電路4的混頻電路、2分頻器的輸入端相連，2分頻器的輸出端與集成鑒相器的輸入端相連。所述的集成鑒相器包括第一、二分頻器，第一分頻器的輸入端接100MHZ信號，第二分頻器的輸入端與FPGA控制器I的輸出端相連,第一、二分頻器的輸出端均與第二鑒相器的輸入端相連,第二鑒相器通過電荷泵與低通濾波器的輸入端相連。偏置環(huán)電路3為主環(huán)電路4提供I. 4GHz
3.OGHz的偏置頻率，實現(xiàn)主頻率的整體偏移，對提高整個本振的相噪起到至關重要的作用。偏置環(huán)電路3的指標依賴于高參考、整數(shù)分頻等因素來保證。以下結合圖1、2、3對本發(fā)明作進一步的說明。本裝置利用直接數(shù)字頻率合成技術實現(xiàn)小數(shù)分頻，保證本振輸出頻率具有較高的頻率分辨率。直接數(shù)字合成電路2是從相位概念出發(fā)直接合成所需波形的一種頻率合成技術。一個直接數(shù)字頻率合成器由相位累加器、正弦查找表(ROM)、D/A轉換器和低通濾波器構成。在參考時鐘的驅動下，相位累加器對頻率控制字進行線性累加，得到的相位碼對查找表尋址，使之輸出相應的幅度碼，經(jīng)過D/A轉換器得到相應的階梯波，最后使用低通濾波器對其進行平滑，得到所需頻率的平滑、連續(xù)的波形。本裝置利用10位D/A轉換器，其相位累加器位數(shù)(即頻率分辨率)為32位。根據(jù)直接數(shù)字合成公式
權利要求
1.一種TD-LTE綜測儀的多環(huán)合成本振裝置，其特征在于包括FPGA控制器(I)，其輸出端分別與直接數(shù)字合成電路(2)、偏置環(huán)電路(3)的輸入端相連，直接數(shù)字合成電路(2)、DAC預置電路(5)以及偏置環(huán)電路(3)的輸出端均與主環(huán)電路(4)的輸入端相連，主環(huán)電路(4)采用第一壓控振蕩器VCO，偏置環(huán)電路(3)采用第二壓控振蕩器VCO。
2.根據(jù)權利要求I所述的TD-LTE綜測儀的多環(huán)合成本振裝置，其特征在于所述的直接數(shù)字合成電路(2)包括相位累加器，其輸入端與FPGA控制器(I)的輸出端相連，其輸出端與D/A轉換器的輸入端相連，D/A轉換器的輸出端與主環(huán)電路(4)的輸入端相連。
3.根據(jù)權利要求I所述的TD-LTE綜測儀的多環(huán)合成本振裝置，其特征在于所述的主環(huán)電路(4)包括第一鑒相器，其輸入端與直接數(shù)字合成電路(2)的輸出端相連，其輸出端通過第一低通濾波器與第一壓控振蕩器VCO的輸入端相連,第一壓控振蕩器VCO的輸出端與第一功分匹配電路的輸入端相連，第一功分匹配電路的輸出端與混頻電路的輸入端相連，混頻電路的輸出端與中頻放大電路的輸入端相連，中頻放大電路的輸出端與固定分頻器的輸入端相連，固定分頻器的輸出端與鑒相器的輸入端相連。
4.根據(jù)權利要求3所述的TD-LTE綜測儀的多環(huán)合成本振裝置，其特征在于所述的偏置環(huán)電路(3)包括集成鑒相器，其輸入端與FPGA控制器(I)的輸出端相連，其輸出端通過第二低通濾波器與第二壓控振蕩器VCO的輸入端相連，第二壓控振蕩器VCO的輸出端與第二功分匹配電路的輸入端相連，第二功分匹配電路的輸出端分別與主環(huán)電路(4)的混頻電路、2分頻器的輸入端相連，2分頻器的輸出端與集成鑒相器的輸入端相連。
5.根據(jù)權利要求3所述的TD-LTE綜測儀的多環(huán)合成本振裝置，其特征在于所述的FPGA控制器(I)的輸出端與DAC預置電路(5)的輸入端相連，DAC預置電路(5)的輸出端與主環(huán)電路(4)的第一壓控振蕩器VCO的輸入端相連，所述的DAC預置電路(5)為D/A轉換器。
6.根據(jù)權利要求4所述的TD-LTE綜測儀的多環(huán)合成本振裝置，其特征在于所述的集成鑒相器包括第一、二分頻器，第一分頻器的輸入端接100MHZ信號，第二分頻器的輸入端與FPGA控制器(I)的輸出端相連,第一、二分頻器的輸出端均與第二鑒相器的輸入端相連，第二鑒相器通過電荷泵與低通濾波器的輸入端相連。
7.根據(jù)權利要求3所述的TD-LTE綜測儀的多環(huán)合成本振裝置，其特征在于所述的第一壓控振蕩器VCO輸出的本振頻率范圍為I. 6 3. 2GHz,所述的第一低通濾波器由一個無源二階寬帶低通濾波器和一個有源二階濾波器級聯(lián)而成。
8.根據(jù)權利要求4所述的TD-LTE綜測儀的多環(huán)合成本振裝置，其特征在于所述的第二壓控振蕩器VCO輸出的本振頻率范圍為I. 4 3GHz。
全文摘要
本發(fā)明涉及一種TD-LTE綜測儀的多環(huán)合成本振裝置，包括FPGA控制器，其輸出端分別與直接數(shù)字合成電路、偏置環(huán)電路的輸入端相連，直接數(shù)字合成電路、DAC預置電路以及偏置環(huán)電路的輸出端均與主環(huán)電路的輸入端相連，主環(huán)電路采用第一壓控振蕩器VCO，偏置環(huán)電路采用第二壓控振蕩器VCO。本發(fā)明根據(jù)TD-LTE終端射頻一致性測試設備的要求，利用主環(huán)電路和偏置環(huán)電路組成多環(huán)結構，且該多環(huán)結構采用成本較低的壓控振蕩器VCO，在保證高純、高分辨率、低成本的同時，保證了TD-LTE綜測儀的射頻設計指標滿足3GPP要求。此外，該裝置也可借鑒于其他的頻率合成場合，具有較強的通用性。
文檔編號H03L7/07GK102751983SQ20121026579
公開日2012年10月24日 申請日期2012年7月30日 優(yōu)先權日2012年7月30日
發(fā)明者黃武 申請人:中國電子科技集團公司第四十一研究所