專利名稱：D類放大器和控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及D類放大器，并且涉及防止D類放大器中的偶然的大電流切換。
背景技術(shù)：
D類放大器通常用作消費(fèi)、汽車和移動(dòng)應(yīng)用中的揚(yáng)聲器驅(qū)動(dòng)器。D類放大器是開關(guān)模式放大器，表示通常采用某種形式的脈寬調(diào)制(PWM)在電源干線之間切換輸出節(jié)點(diǎn)。由于功率晶體管在大多數(shù)時(shí)間內(nèi)全接通或全斷開，這導(dǎo)致作為D類放大器的定義特征的高效率。開關(guān)式操作的不具有吸引力的副作用是電源干線和接地干 線中的大電流瞬態(tài)的發(fā)生。與電源線和接地線中的寄生電感相結(jié)合,這些電流瞬態(tài)導(dǎo)致D類輸出級(jí)的電源和接地端處的明顯的電壓偏移。在圖1(a)中示出了典型的D類半橋輸出級(jí)的簡化示意圖。它包括連接在電源線Vsup和輸出節(jié)點(diǎn)之間的非常大的PMOS晶體管(Mh)和連接在接地線乂_和輸出節(jié)點(diǎn)之間的非常大的NMOS功率晶體管(Ml)。應(yīng)當(dāng)注意，僅具有NMOS晶體管的結(jié)構(gòu)也是可行的。通過將功率晶體管柵極電壓(Va^PVa)與閾值進(jìn)行比較，兩個(gè)邏輯信號(hào)“gatehigh”和“gatelow”指示對(duì)應(yīng)的功率晶體管是導(dǎo)通(信號(hào)=I)或斷開(信號(hào)為0)?？刂七壿嬆K10采用輸入信號(hào)“in”以及“gatehigh”和“gatelow”信號(hào)控制功率晶體管MhjMl的柵極驅(qū)動(dòng)器12?！癵atehigh”和“gatelow”信號(hào)或類似的信號(hào)在D類輸出級(jí)中通常可用來實(shí)現(xiàn)先開后合機(jī)制(break-before-make mechanism)。圖1(a)還示出了至控制邏輯10的輸入信號(hào)“enable”。這是被下拉以實(shí)現(xiàn)放大器的關(guān)斷的信號(hào)。在多種應(yīng)用中，使用所謂的橋接式負(fù)載(Bridge-Tied-Load，BTL)配置，包括如圖1(b)中所不的兩個(gè)互補(bǔ)半橋。一個(gè)半橋A具有聞壓側(cè)和低壓側(cè)晶體管Mha, Mu,另一個(gè)半橋B具有高壓側(cè)和低壓側(cè)晶體管MhbJw每個(gè)半橋具有用于導(dǎo)出“gatehigh”和“gatelow”邏輯信號(hào)的比較器以及控制邏輯模塊，但為了簡化圖I (b)，這些未被示出。在BTL配置中，輸出負(fù)載(例如，如圖所示的揚(yáng)聲器)連接在兩個(gè)半橋的輸出節(jié)點(diǎn)Vquta和Vqutb之間。揚(yáng)聲器可以被建模為電阻器和電感器(如，8 Q/68 ii H，4 Q/33 yH)的串聯(lián)連接。通常，BTL功率級(jí)中的半橋共用相同的電源和接地管腳，并且因此共享片上接地和電源網(wǎng)與外部接地和電源之間的相同的寄生電感。這些寄生電感是接合線和PCB跡線的產(chǎn)物?？紤]到在功率晶體管Mhb和Mla導(dǎo)通和大電流沿圖2(a)中指示的方向流過負(fù)載時(shí)發(fā)生的情況。在這種情況中，該電流通過負(fù)載中的電感得以維持并快速地增加，但在所關(guān)注的時(shí)間量程內(nèi)可以認(rèn)為是恒定的。接下來，低壓側(cè)功率晶體管Mu打開并且隨后高壓側(cè)功率晶體管Mha閉合，在節(jié)點(diǎn)Votta處形成上升沿。因此，該電流現(xiàn)在被強(qiáng)制在如圖2(b)中所示的回路中流動(dòng)，并且流過寄生電感Lsup和Lhto的電流降為零。這種突然的電流降低引起內(nèi)部電源節(jié)點(diǎn)Vsupi上的正電壓偏移和內(nèi)部節(jié)點(diǎn)\_上的負(fù)電壓偏移。這些電壓偏移的大小取決于寄生電感的值和電流的變化速率。接下來，高壓側(cè)功率晶體管Mhb打開并且隨后低壓側(cè)功率晶體管Mlb閉合，在節(jié)點(diǎn)Vottb處形成下降沿。因此，該電流如圖2(c)中所示被強(qiáng)制從接地流向電源，并再次流過Lsup和Lem,但現(xiàn)在沿著與圖2 (a)的情況相反的方向。寄生電感Lsup和Lcnd中的這種突然的電流增加再次引起內(nèi)部電源節(jié)點(diǎn)Vsupi上的正電壓偏移和內(nèi)部節(jié)點(diǎn)VeNDi上的負(fù)電壓偏移。在圖3 (a)中，示出了輸出節(jié)點(diǎn)Votita和V_以及內(nèi)部電源和接地網(wǎng)Vsupi和V_上的模擬電壓瞬態(tài)。對(duì)于寄生電感Lsup和Loti,已經(jīng)使用InH的值，并且外部電源電壓為5V。圖3示出了用于非重合邊沿(圖3(a))和用于重合邊沿(圖3(b))的電壓瞬態(tài)。 在圖3(a)的示例中，在Vquta的上升沿和Vqutb的下降沿之間存在20ns的延遲。正如可以看到的那樣，兩個(gè)轉(zhuǎn)變?cè)趦?nèi)部電源和接地網(wǎng)Vsupi和Vram上引起明顯的電壓偏移。在該情況中，在低壓側(cè)NMOS功率晶體管Mu的節(jié)點(diǎn)之間出現(xiàn)的最大漏極-源極電壓為9. 2V，比電源電壓高4. 2V。在圖3(b)中，示出了在輸出轉(zhuǎn)變重合、即節(jié)點(diǎn)Votta的上升沿和節(jié)點(diǎn)Vottb的下降沿在嚴(yán)格相同的時(shí)刻出現(xiàn)的情況中的電壓瞬態(tài)。正如可以看到的那樣，內(nèi)部電源和接地網(wǎng)Vsupi和Vffllli上的電壓偏移現(xiàn)在更大。在低壓側(cè)NMOS功率晶體管Mla的節(jié)點(diǎn)之間的最大漏極-源極電壓現(xiàn)在為12. 2V，比之前的情況高3V。當(dāng)輸出轉(zhuǎn)變重合并具有相反的方向時(shí)，由獨(dú)立的輸出轉(zhuǎn)變引起的電壓偏移加在一起。功率晶體管經(jīng)受大的電壓過沖導(dǎo)致穩(wěn)健性危險(xiǎn)。特別地，NMOS晶體管是易受攻擊的，因?yàn)樗鼈兺ǔ１憩F(xiàn)為在漏極-源極電壓超過臨界值時(shí)觸發(fā)的破壞性雙極模式。在移動(dòng)應(yīng)用中，三重(ternary)或BD調(diào)制是廣泛優(yōu)選的，因?yàn)樗试S無濾波器應(yīng)用。如果不施加信號(hào)，則輸出信號(hào)Votita和Votitb以50%的占空比同步地切換。在這種情況中，揚(yáng)聲器上的差分信號(hào)且因此輸出信號(hào)為零。如果施加信號(hào)，則Votta和Vottb的占空比沿相反的方向變化，例如，如果Votita的占空比增加，則Votitb的占空比降低，反之亦然。這導(dǎo)致如示出BD調(diào)制的圖4所示的在負(fù)載上的三種水平的差分信號(hào)。因此，采用BD調(diào)制，較早描述的、其中相反的輸出轉(zhuǎn)變重合的臨界條件看起來被避免了。然而，存在兩種例外情況。將稱為過電流重合的第一種例外情況在通過一個(gè)功率晶體管的電流與極限電流相相交時(shí)出現(xiàn)。通常，輸出級(jí)配備有防止短路情況中的損壞的過電流保護(hù)裝置。如果過電流保護(hù)裝置被觸發(fā)，則對(duì)應(yīng)的功率晶體管立即被切斷，以防止電流進(jìn)一步增加。如果這種時(shí)間與相對(duì)的半橋的輸出轉(zhuǎn)變重合，則這精確地產(chǎn)生較早描述的臨界條件。將被稱為關(guān)斷重合的第二種例外情況在放大器被切斷時(shí)出現(xiàn)。在這種情況中，所有的功率晶體管被同時(shí)地切換，并且如果此時(shí)輸出電流大，則這也精確地產(chǎn)生較早描述的臨界條件。這兩種機(jī)制在實(shí)際中已經(jīng)被觀測到是D類放大器中的穩(wěn)健性問題的原因。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，提供了一種用于驅(qū)動(dòng)第一輸出節(jié)點(diǎn)和第二輸出節(jié)點(diǎn)之間的負(fù)載的D類功率放大器，包括
第一輸出半橋，包括在電源干線之間串聯(lián)的高壓側(cè)第一晶體管和低壓側(cè)第二晶體管，其中第一輸出節(jié)點(diǎn)位于第一晶體管和第二晶體管之間；第二輸出半橋，包括在電源干線之間串聯(lián)的高壓側(cè)第三晶體管和低壓側(cè)第四晶體管，其中第二輸出節(jié)點(diǎn)位于第三晶體管和第四晶體管之間；第一輸出半橋的第一控制器，用于產(chǎn)生用于第一輸出半橋中的高壓側(cè)晶體管和低壓側(cè)晶體管的柵極驅(qū)動(dòng)信號(hào)；和第二輸出半橋的第二控制器，用于產(chǎn)生用于第二輸出半橋中的高壓側(cè)晶體管和低壓側(cè)晶體管的柵極驅(qū)動(dòng)信號(hào)，其中所述控制器適于·
當(dāng)在一個(gè)輸出半橋中檢測到過電流狀態(tài)時(shí)導(dǎo)出放大器保持信號(hào)，并基于保持信號(hào)防止另一個(gè)輸出半橋的切換。本發(fā)明提供了一種裝置，其中防止半橋(在全電橋D類放大器中)在精確相同的時(shí)刻切換大電流。為此,半橋需要彼此通信。本發(fā)明提供了簡單的控制方法，例如可以被實(shí)現(xiàn)為簡單的異步邏輯電路，以防止重合的大電流切換的出現(xiàn)，特別是在橋接式負(fù)載(BTL)D類輸出級(jí)中。以這種方式，避免了在電源干線和接地干線處的感應(yīng)電壓偏移累加達(dá)到可能破壞性的幅度。每個(gè)控制器可以包括用于產(chǎn)生放大器保持信號(hào)的異步邏輯電路。這提供了簡單的實(shí)施方案。對(duì)于每個(gè)輸出半橋，異步邏輯電路可以包括第一鎖存器和第二鎖存器，第一鎖存器用于當(dāng)在低壓側(cè)晶體管中檢測到過電流且放大器的輸出狀態(tài)處于其中該半橋?qū)⑵漭敵龉?jié)點(diǎn)下拉的第一狀態(tài)時(shí)產(chǎn)生第一輸出，第二鎖存器用于當(dāng)在高壓側(cè)晶體管中檢測到過電流且該半橋的輸出狀態(tài)處于其中該半橋?qū)⑵漭敵龉?jié)點(diǎn)上拉的第二狀態(tài)時(shí)產(chǎn)生第二輸出，其中輸出半橋保持信號(hào)包括第一輸出和第二輸出的邏輯或。鎖存器使得過電流檢測信號(hào)能夠?yàn)槎堂}沖?？刂破骺梢赃M(jìn)一步適于采用放大器保持信號(hào)在所述另一個(gè)輸出半橋離開第一和第二輸出狀態(tài)的切換還未開始時(shí)防止該切換；以及在離開所述狀態(tài)的所述切換已經(jīng)開始但晶體管的切斷還未完成時(shí)使所述另一個(gè)輸出半橋返回第一或第二輸出狀態(tài)。以這種方法，可以抑制輸出狀態(tài)之間的轉(zhuǎn)變，或者甚至在所述轉(zhuǎn)變僅部分地完成時(shí)反轉(zhuǎn)。控制器可以進(jìn)一步適于響應(yīng)于用于關(guān)斷放大器的信號(hào)，僅在一個(gè)半橋輸出為高且另一個(gè)半橋輸出為低時(shí)相對(duì)于另一個(gè)輸出半橋延遲一個(gè)輸出半橋的關(guān)斷。這避免了一個(gè)半橋輸出為高且另一個(gè)半橋輸出為低時(shí)的關(guān)斷重合。因此可以在半橋的輸出不相等時(shí)避免同時(shí)關(guān)斷，從而可以在它們正同相切換時(shí)同步關(guān)斷。僅在半橋輸出具有預(yù)定值時(shí)延遲用于每個(gè)輸出半橋的關(guān)斷信號(hào)，所述預(yù)定值對(duì)于兩個(gè)輸出半橋來說是相同的。這意味著在半橋之間不需要通信，即所述延遲是基于相同的輸出半橋的輸出簡單地實(shí)現(xiàn)的。異步邏輯電路可以用來實(shí)現(xiàn)所述延遲。
本發(fā)明的放大器可以用作DC-DC升壓轉(zhuǎn)換器的輸出級(jí)。邏輯電路隨后可以用來基于放大器輸出半橋的狀態(tài)產(chǎn)生升壓級(jí)保持信號(hào)，使得在放大器的切換正在發(fā)生時(shí)防止升壓級(jí)的切換。本發(fā)明還提供了控制驅(qū)動(dòng)第一輸出節(jié)點(diǎn)和第二輸出節(jié)點(diǎn)之間的負(fù)載的D類功率放大器的方法，該放大器包括第一輸出半橋，包括在電源干線之間串聯(lián)的高壓側(cè)第一晶體管和低壓側(cè)第二晶體管，其中第一輸出節(jié)點(diǎn)位于第一晶體管和第二晶體管之間；和第二輸出半橋，包括在電源干線之間串聯(lián)的高壓側(cè)第三晶體管和低壓側(cè)第四晶體 管，其中第二輸出節(jié)點(diǎn)位于第三晶體管和第四晶體管之間，其中該方法包括對(duì)于每個(gè)輸出半橋，控制該輸出半橋，以限定其中該輸出半橋?qū)⑤敵龉?jié)點(diǎn)下拉至低壓側(cè)電源干線的第一輸出狀態(tài)和其中輸出半橋?qū)⑤敵龉?jié)點(diǎn)上拉至高壓側(cè)電源干線的第二輸出狀態(tài)；當(dāng)在一個(gè)輸出半橋中檢測到過電流狀態(tài)時(shí)導(dǎo)出放大器保持信號(hào)，并且采用保持信號(hào)防止另一個(gè)輸出半橋在第一和第二輸出狀態(tài)之間的切換。


現(xiàn)在將參照附圖詳細(xì)地描述本發(fā)明的示例，在附圖中圖I示出兩種已知的D類放大器設(shè)計(jì)；圖2示出圖1(b)的放大器設(shè)計(jì)的切換期間的電流路徑；圖3示出圖1(b)的放大器設(shè)計(jì)的切換期間出現(xiàn)的電壓的兩個(gè)示例；圖4示出用于圖I (b)的放大器設(shè)計(jì)的輸出信號(hào)；圖5示出由控制邏輯模塊實(shí)現(xiàn)的用于圖I (a)的放大器設(shè)計(jì)的控制的狀態(tài)圖；圖6示出如何產(chǎn)生用在本發(fā)明的放大器設(shè)計(jì)中的保持信號(hào)；圖7示出用于本發(fā)明的放大器設(shè)計(jì)的控制的狀態(tài)圖；圖8示出如何實(shí)現(xiàn)用于本發(fā)明的放大器設(shè)計(jì)的控制的延遲；圖9示出本發(fā)明的用作DC-DC轉(zhuǎn)換器的輸出級(jí)的放大器設(shè)計(jì)；以及圖10示出如何產(chǎn)生用于控制DC-DC轉(zhuǎn)換器的保持信號(hào)。
具體實(shí)施例方式本發(fā)明提供用于驅(qū)動(dòng)位于兩個(gè)半橋之間限定的第一輸出節(jié)點(diǎn)和第二輸出節(jié)點(diǎn)之間的負(fù)載的D類功率放大器。對(duì)于每個(gè)半橋，控制器適于當(dāng)在輸出半橋中檢測到過電流狀態(tài)時(shí)導(dǎo)出放大器保持信號(hào)，并且該保持信號(hào)用來防止另一個(gè)輸出半橋在兩個(gè)主輸出狀態(tài)之間的切換。本發(fā)明基于下述認(rèn)識(shí)，即為了避免過電流重合，半橋需要意識(shí)到另一個(gè)半橋是否處于轉(zhuǎn)變的中間或開始轉(zhuǎn)變。為此目的，可以產(chǎn)生標(biāo)記每個(gè)轉(zhuǎn)變的開始和結(jié)束的信號(hào)。該信號(hào)可以被容易地產(chǎn)生，因?yàn)檗D(zhuǎn)變期間的事件順序是固定的。例如，在下降轉(zhuǎn)變期間，發(fā)生下述事件順序I.開始給高壓側(cè)晶體管的柵極放電
2.等待高壓側(cè)柵極電壓與閾值電壓相相交(可選的)3.開始給低壓側(cè)晶體管的柵極充電4.等待低壓側(cè)柵極電壓達(dá)到最終值。在上升沿期間，在高壓側(cè)晶體管和低壓側(cè)晶體管互換的情況下伴隨相同的順序。該順序由如圖5中所示的控制邏輯模塊中的(已知)異步狀態(tài)機(jī)執(zhí)行，該異步狀態(tài)機(jī)具有輸入信號(hào)“in”、“gatelow”和“gatehigh”。在狀態(tài)S。期間輸出低，在狀態(tài)S2期間輸出高，并且在每種情況中等待下一個(gè)轉(zhuǎn)變。假設(shè)半橋的輸出低，并且狀態(tài)機(jī)處于狀態(tài)Stl,則輸入信號(hào)“in”的上升沿標(biāo)記輸出轉(zhuǎn)變的開始。狀態(tài)機(jī)跳至狀態(tài)S1，狀態(tài)S1開始低壓側(cè)柵極的放電和高壓側(cè)柵極的充電?！ぎ?dāng)高壓側(cè)柵極達(dá)到其最終值時(shí)，信號(hào)“gatehigh”變高。這標(biāo)記轉(zhuǎn)變的結(jié)束，并且狀態(tài)機(jī)跳至狀態(tài)S2。對(duì)于下降沿，轉(zhuǎn)變?cè)谳斎胄盘?hào)“in”的下降沿之后狀態(tài)機(jī)跳至狀態(tài)S3時(shí)開始。該轉(zhuǎn)變?cè)谛盘?hào)“gatelow”變高(即，低壓側(cè)晶體管已經(jīng)接通)時(shí)結(jié)束，并且狀態(tài)機(jī)跳至Stl，完成該循環(huán)。本發(fā)明旨在防止過電流重合，并且這是通過觸發(fā)過電流保護(hù)模式實(shí)現(xiàn)的。為此，弓丨入兩個(gè)邏輯信號(hào)“0C_high”和“0C_10W”，分別標(biāo)記高壓側(cè)功率晶體管或低壓側(cè)功率晶體管中的過電流的出現(xiàn)?！皁c_high”和“oc_low”或類似信號(hào)在D類輸出級(jí)中通常是可用的，如在Berkhout, M.在 IEEE Journal of Solid-State Circuits(vol. 40, no. 11,pp.2237-2245,2005)中的“Integrated Overcurrent Protection System for Class-D AudioPowerAmp I i f i er s ”中更詳細(xì)地說明的那樣。過電流保護(hù)用來確保功率晶體管在它們的安全工作區(qū)(SOA)中工作。對(duì)于D類放大器，SOA可以被定義為電流極限。通過將低歐姆電阻器串聯(lián)放置在電源線和功率晶體管之間并測量電壓降，可以測量通過功率晶體管的電流。為了改善精度和能夠?qū)崿F(xiàn)整個(gè)電路積分，可以通過將每個(gè)功率晶體管的漏極-源極電壓與已知流過參考電流的參考晶體管進(jìn)行比較確定該電流。上文提及的文章“Integrated Overcurrent ProtectionSystem forClass-D Audio Power Amplifiers”還提出了其中過電流邏輯另外用來在控制信號(hào)應(yīng)用至控制邏輯之前處理控制信號(hào)的方法。將在本發(fā)明的放大器中使用的過電流檢測信號(hào)可以為任何類型的，包括基本電壓降測量方法以及如在 “ Integrated Overcurrent ProtectionSystem for Class-D AudioPower Amplifiers”中說明的更復(fù)雜的方法。在實(shí)現(xiàn)過電流保護(hù)的已知方式中，當(dāng)在一個(gè)輸出半橋中檢測到過電流時(shí)，用于該輸出半橋的控制邏輯狀態(tài)機(jī)的輸入信號(hào)“in”被切換，以切斷合適的功率晶體管和防止損壞。以這種方式，該輸出半橋被切換以防止損壞。用于保護(hù)輸出半橋的相同方法用在本發(fā)明的放大器和方法中。然而，此外，在輸出半橋之間存在通信，使得響應(yīng)于過電流檢測的一個(gè)輸出半橋的切換可以在與另一個(gè)輸出半橋的正常切換不同的定時(shí)瞬間發(fā)生。采用優(yōu)先權(quán)方案，也可以避免響應(yīng)于過電流檢測的同時(shí)切換。本發(fā)明利用將稱為“hold”的邏輯信號(hào)，在一個(gè)半橋中出現(xiàn)過電流時(shí)變高。這用來通過防止另一個(gè)半橋切換而避免切換重合。所需要的“hold”信號(hào)可以容易地從可用信號(hào)中導(dǎo)出，例如，采用例如如6中所示的邏輯電路。
該電路包括兩個(gè)置位復(fù)位鎖存器和OR門。至每個(gè)鎖存器的Set輸入為邏輯與信號(hào)，該邏輯與信號(hào)要求狀態(tài)機(jī)處于正確的狀態(tài)并且過電流信號(hào)存在于被接通用于該狀態(tài)的晶體管中，即一個(gè)鎖存器由處于低輸出狀態(tài)Stl的狀態(tài)機(jī)觸發(fā)(至Set輸入)并且接收到“0C_10W”信號(hào)，另一個(gè)鎖存器由處于高輸出狀態(tài)S2的狀態(tài)機(jī)觸發(fā)并且接收到“oc_high”信號(hào)。如果接收到這些過電流信號(hào)中的任一個(gè)，則由OR邏輯產(chǎn)生保持信號(hào)。這些鎖存器是需要的，因?yàn)閷?duì)應(yīng)的功率晶體管一被切斷，即在轉(zhuǎn)變期間，“0C_10W”或“oc_high”標(biāo)記就變低，以便僅在下一個(gè)輸出狀態(tài)提供Reset。來自半橋的保持信號(hào)被傳遞至另一個(gè)半橋以防止它切換。為此，如圖7中所示，圖5的狀態(tài)機(jī)被修改。其中電路正在工作的狀態(tài)的控制是通過控制邏輯模塊進(jìn)行的，該控制邏輯模塊產(chǎn)生用于控制功率晶體管柵極所需要的定時(shí)信號(hào)。
僅在保持信號(hào)為低時(shí)才允許離開狀態(tài)Stl或狀態(tài)S2的轉(zhuǎn)變。此外，如果保持信號(hào)為高，則在晶體管柵極信號(hào)還未完成其改變的情況下存在從中間狀態(tài)33和51回到先前的狀態(tài)S2和Stl的轉(zhuǎn)變。例如，在作為從高(S2)至低(Stl)的過渡的狀態(tài)S3中，如果高壓側(cè)晶體管在接收到保持信號(hào)仍然導(dǎo)通(gatehigh = I)，則邏輯返回狀態(tài)S2。如果“gatehigh”信號(hào)已經(jīng)變低，則允許轉(zhuǎn)變至低狀態(tài) 因此，在改進(jìn)的狀態(tài)機(jī)中，從狀態(tài)Stl至S1和從S2至S3的轉(zhuǎn)變?cè)诒３中盘?hào)為高時(shí)被阻止。而且，如果狀態(tài)機(jī)處于狀態(tài)S1，即在輸出轉(zhuǎn)變已經(jīng)開始之后，只要“gatelow”信號(hào)為高，即只要低壓側(cè)柵極還未完全放電，則它就可以還原至狀態(tài)Stlt5這類似于如上所述從狀態(tài)S3和“gatehigh”信號(hào)的反轉(zhuǎn)。改進(jìn)的狀態(tài)機(jī)和保持信號(hào)產(chǎn)生在兩個(gè)半橋中實(shí)現(xiàn)，使得來自半橋A的保持信號(hào)接入半橋B的狀態(tài)機(jī)，反之亦然。存在在兩個(gè)半橋中同時(shí)檢測到過電流的極小的可能性。在該情況中，兩個(gè)保持信號(hào)將同時(shí)變高，產(chǎn)生其中兩個(gè)半橋防止另一個(gè)半橋切換的死鎖。這通過授予一個(gè)半橋相對(duì)于另一個(gè)半橋的優(yōu)先權(quán)而得以解決。這種機(jī)制的效果已經(jīng)在圖3中示出，其中圖3(b)示出其中重合邊沿與過電流一起出現(xiàn)的情況，圖3(a)示出采用上述(20ns延遲)解決方案實(shí)現(xiàn)的相同情況。上述解決方案不解決關(guān)斷重合問題。這是因?yàn)樵谠撉闆r中，通常不存在任何過電流。一個(gè)解決方案將是相對(duì)于一個(gè)半橋簡單地延遲另一個(gè)半橋的關(guān)斷，使得最終轉(zhuǎn)變可以從不重合。然而，對(duì)于揚(yáng)聲器應(yīng)用，這具有在揚(yáng)聲器中產(chǎn)生音頻關(guān)斷砰砰聲的潛在缺點(diǎn)。如果不施加信號(hào)，則兩個(gè)半橋以50%的占空比同時(shí)切換，并且輸出信號(hào)為零。在該情況中，實(shí)際上期望同時(shí)關(guān)斷兩個(gè)半橋。一種非常簡單的解決方案是僅在瞬時(shí)輸出為高時(shí)延遲半橋的關(guān)斷。如果瞬時(shí)輸出為低，則不施加延遲。以這種方式，兩個(gè)半橋在它們正同相切換時(shí)同時(shí)關(guān)斷。只有在半橋的輸出不相等時(shí)，延遲一個(gè)半橋的關(guān)斷。延遲可以相當(dāng)小，例如，為20ns的量級(jí)。該方法不需要半橋之間的任何通信。它在輸出都為高時(shí)在兩個(gè)半橋中執(zhí)行延遲，在輸出都為低時(shí)在兩個(gè)半橋中不執(zhí)行延遲。當(dāng)然，替換的是，可以僅在瞬時(shí)輸出為低時(shí)執(zhí)行延遲。圖8示出了非常簡單的邏輯電路，僅在輸出為高時(shí)向使能信號(hào)的下降沿施加延遲。所獲得的信號(hào)(“enable_0Ut”)可以包括施加至如圖I (a)中所示的控制邏輯模塊的“enable”信號(hào)，并且下降沿對(duì)應(yīng)于關(guān)斷命令。當(dāng)“enable”信號(hào)為低時(shí)，兩個(gè)功率晶體管都被切斷，留下輸出節(jié)點(diǎn)處于高阻抗?fàn)顟B(tài)。當(dāng)“enable”信號(hào)·為高時(shí)，輸出節(jié)點(diǎn)根據(jù)輸入信號(hào)“in”的值正常切換。如圖8所示，使能信號(hào)“enable_in”在采用AND邏輯與帶有輸出信號(hào)“out”合并之前由延遲元件延遲。采用OR邏輯將AND結(jié)果與“enable_in”信號(hào)合并。結(jié)果是，如果“out”為高，則“enable_0ut”信號(hào)延長該延遲的量(因?yàn)榇嬖谛盘?hào)和它本身的延遲形式的OR合并)。圖8的電路插入至控制邏輯模塊的“enable”輸入和用于每個(gè)半橋的控制邏輯模塊之間。因此，圖8的enable_out信號(hào)作為“enable”信號(hào)，施加至如圖1(a)中所示的控制邏輯模塊。該方法可以與DC-DC轉(zhuǎn)換器結(jié)合。當(dāng)前，與DC-DC升壓轉(zhuǎn)換器結(jié)合的D類放大器變得普遍，以增加輸出功率。在這種裝置中，實(shí)際上存在如圖9中所示的共用公共電源干線的三個(gè)切換半橋。輸出級(jí)精確地如圖1(b)中所示。DC-DC升壓轉(zhuǎn)換器的該示例包括大NMOS和PMOS功率晶體管Mlc和Mtc、外部電感器Lbst和外部電容器Cbst。它將電源電壓Vsup升高至較大的值Vbst。為此，功率晶體管I和Mhc在輸出Vbst和接地之間上下切換輸入節(jié)點(diǎn)VIN。通過電感Lbst的電流在Vin的轉(zhuǎn)變期間可以被認(rèn)為是恒定的并在接地和Vbst之間切換。類似于D類功率級(jí)，這引起電流的大且快速的變化，這又在電流回路中的寄生電感上產(chǎn)生的電壓偏移。典型地，DC-DC升壓器輸出電壓Vbst和D類電源電壓在片外連接至升壓器電容器Cbst。根據(jù)應(yīng)用的精確幾何形狀，這可以轉(zhuǎn)換成寄生電感器的不同網(wǎng)絡(luò)，圖9的網(wǎng)絡(luò)僅僅是一個(gè)示例。在移動(dòng)應(yīng)用中用于Lbst和Cbst的典型值分別為I μ H和10 μ F。為了采用這些分量值傳輸幾瓦輸出功率，DC-DC升壓轉(zhuǎn)換器需要非?？斓厍袚Q，例如，為2MHz，比D類放大器快5 6倍。此外，當(dāng)升壓器激活時(shí)，電流當(dāng)然高或者首先使用升壓器是無意義的。再一次，有意義的是避免功率級(jí)的重合切換以防止電壓偏移增加。在該情況中，最好為了放大器轉(zhuǎn)變延遲DC-DC升壓器的轉(zhuǎn)變，因?yàn)閷?duì)升高電壓Vbst的要求通常沒有對(duì)音頻輸出Votta-Vtotb的要求迫切。如果DC-DC升壓轉(zhuǎn)換器的轉(zhuǎn)變由于D類放大器的重合轉(zhuǎn)變而延遲，這可以被建模為(隨機(jī))時(shí)間干擾?？赡芟Ｍ鸇C-DC升壓轉(zhuǎn)換器的控制回路能夠處理時(shí)間干擾。用于過電流重合的相同技術(shù)可以應(yīng)用在這里。圖10中示出的電路產(chǎn)生指示D類放大器的一個(gè)或兩個(gè)半橋正在轉(zhuǎn)變的信號(hào)hold_bst。信號(hào)“hold_bst”隨后被接入DC-DC升壓轉(zhuǎn)換器的類似于圖7中示出的狀態(tài)機(jī)的控制狀態(tài)機(jī)?！癶old_bst”信號(hào)由放大器半橋產(chǎn)生，并且僅阻止(或?qū)嶋H上延遲)升壓轉(zhuǎn)換器半橋的切換。升壓轉(zhuǎn)換器半橋?qū)Ψ糯笃靼霕虻那袚Q沒有影響。結(jié)果是升壓轉(zhuǎn)換器僅在放大器未切換時(shí)切換。用于所有三個(gè)半橋的控制邏輯是相同的并且由圖7中的狀態(tài)圖描述。如圖10所不，“hold_bst”信號(hào)基于放大器半橋的電流狀態(tài)。對(duì)于每個(gè)半橋，在輸入中間狀態(tài)S1或S3時(shí)產(chǎn)生輸出信號(hào)。在進(jìn)入狀態(tài)S2或Stl時(shí)輸出狀態(tài)復(fù)位。因此，保持信號(hào)在放大器在輸出狀態(tài)Stl和S2之間切換時(shí)施加至DC-DC升壓轉(zhuǎn)換器。本發(fā)明可以被實(shí)現(xiàn)可以采用標(biāo)準(zhǔn)CMOS或任何其它類型邏輯實(shí)現(xiàn)的邏輯功能。本發(fā)明可以用在D類音頻放大器、DC-DC轉(zhuǎn)換器及二者的組合中。本領(lǐng)域的技術(shù)人員在實(shí)現(xiàn)該要求保護(hù)的發(fā)明時(shí)，通過研究附圖、公開內(nèi)容和所附的權(quán)利要求，可以理解和實(shí)現(xiàn)所公開的實(shí)施例的其它變型。在權(quán)利要求中，詞語“包括”不排除其它元件或步驟，并且不定冠詞“一個(gè)”不排除多個(gè)。單個(gè)的處理器或單元可以滿足權(quán)利要求中所述的幾個(gè)項(xiàng)目的功能。重要的是，在彼此不同的從屬權(quán)利要求中所述的某些措施不表示不能有利地使用這些措施的組合。權(quán)利要求中的任何參考標(biāo)記不應(yīng)理解為限制范圍。
權(quán)利要求
1.一種用于驅(qū)動(dòng)第一輸出節(jié)點(diǎn)和第二輸出節(jié)點(diǎn)之間的負(fù)載的D類功率放大器，包括 第一輸出半橋，包括在電源干線之間串聯(lián)的高壓側(cè)第一晶體管和低壓側(cè)第二晶體管(Mm，Mu)，其中第一輸出節(jié)點(diǎn)(Votjta)位于第一晶體管和第二晶體管之間； 第二輸出半橋，包括在電源干線之間串聯(lián)的高壓側(cè)第三晶體管和低壓側(cè)第四晶體管(Mm，Md，其中第二輸出節(jié)點(diǎn)(Vottb)位于第三晶體管和第四晶體管之間； 第一輸出半橋的第一控制器，用于產(chǎn)生用于第一輸出半橋中的高壓側(cè)晶體管和低壓側(cè)晶體管的柵極驅(qū)動(dòng)信號(hào)；和 第二輸出半橋的第二控制器，用于產(chǎn)生用于第二輸出半橋中的高壓側(cè)晶體管和低壓側(cè)晶體管的柵極驅(qū)動(dòng)信號(hào)， 其中所述控制器適于 當(dāng)在一個(gè)輸出半橋中檢測到過電流狀態(tài)時(shí)導(dǎo)出放大器保持信號(hào)(hold)，并基于保持信號(hào)防止另一個(gè)輸出半橋的切換。
2.根據(jù)權(quán)利要求I所述的放大器，其中每個(gè)控制器包括用于產(chǎn)生放大器保持信號(hào)的異步邏輯電路。
3.根據(jù)權(quán)利要求2所述的放大器，其中對(duì)于每個(gè)輸出半橋，異步邏輯電路包括第一鎖存器和第二鎖存器，第一鎖存器用于當(dāng)在低壓側(cè)晶體管中檢測到過電流且放大器的輸出狀態(tài)處于其中該半橋?qū)⑵漭敵龉?jié)點(diǎn)下拉的第一狀態(tài)(Stl)時(shí)產(chǎn)生第一輸出，第二鎖存器用于當(dāng)在高壓側(cè)晶體管中檢測到過電流且該半橋的輸出狀態(tài)處于其中該半橋?qū)⑵漭敵龉?jié)點(diǎn)上拉的第二狀態(tài)(S2)時(shí)產(chǎn)生第二輸出，其中輸出半橋保持信號(hào)(hold)包括第一輸出和第二輸出的邏輯或。
4.根據(jù)權(quán)利要求3所述的放大器，其中控制器進(jìn)一步適于 米用放大器保持信號(hào)(hold)在所述另一個(gè)輸出半橋離開第一和第二輸出狀態(tài)(Sc^S2)的切換還未開始時(shí)防止該切換；以及 在離開所述狀態(tài)的所述切換已經(jīng)開始但晶體管的切斷還未完成時(shí)使所述另一個(gè)輸出半橋返回第一或第二輸出狀態(tài)(Stl, S2)。
5.根據(jù)前述權(quán)利要求中的任一項(xiàng)所述的放大器，其中控制器進(jìn)一步適于響應(yīng)于用于關(guān)斷放大器的信號(hào)(enable)，僅在一個(gè)半橋輸出為高且另一個(gè)半橋輸出為低時(shí)相對(duì)于另一個(gè)輸出半橋延遲一個(gè)輸出半橋的關(guān)斷。
6.根據(jù)權(quán)利要求5所述的放大器，其中每個(gè)控制器包括用于僅在半橋輸出具有預(yù)定值時(shí)延遲用于相應(yīng)的輸出半橋的關(guān)斷信號(hào)的異步邏輯電路，并且其中所述預(yù)定值對(duì)于兩個(gè)輸出半橋來說是相同的。
7.—種DC-DC升壓轉(zhuǎn)換器，包括DC-DC升壓級(jí)(Mre，Md和前述權(quán)利要求中任一項(xiàng)所述的放大器。
8.根據(jù)權(quán)利要求7所述的升壓轉(zhuǎn)換器，包括邏輯電路，該邏輯電路用于基于放大器輸出半橋的狀態(tài)產(chǎn)生升壓級(jí)保持信號(hào)，使得在放大器的切換正在發(fā)生時(shí)防止升壓級(jí)的切換。
9.一種控制驅(qū)動(dòng)第一輸出節(jié)點(diǎn)和第二輸出節(jié)點(diǎn)之間的負(fù)載的D類功率放大器的方法，該放大器包括 第一輸出半橋，包括在電源干線之間串聯(lián)的高壓側(cè)第一晶體管和低壓側(cè)第二晶體管(Mm，D，其中第一輸出節(jié)點(diǎn)(V_)位于第一晶體管和第二晶體管之間；和第二輸出半橋，包括在電源干線之間串聯(lián)的高壓側(cè)第三晶體管和低壓側(cè)第四晶體管(Mhb，Md，其中第二輸出節(jié)點(diǎn)(Vqutb)位于第三晶體管和第四晶體管之間， 其中該方法包括 對(duì)于每個(gè)輸出半橋，控制該輸出半橋，以限定其中該輸出半橋?qū)⑤敵龉?jié)點(diǎn)下拉至低壓側(cè)電源干線的第一輸出狀態(tài)(Stl)和其中輸出半橋?qū)⑤敵龉?jié)點(diǎn)上拉至高壓側(cè)電源干線的第二輸出狀態(tài)(S2)； 當(dāng)在一個(gè)輸出半橋中檢測到過電流狀態(tài)時(shí)導(dǎo)出放大器保持信號(hào)(hold)，并且采用保持信號(hào)防止另一個(gè)輸出半橋在第一和第二輸出狀態(tài)(Stl, S2)之間的切換。
10.根據(jù)權(quán)利要求9所述的方法，包括 對(duì)于每個(gè)輸出半橋，當(dāng)在低壓側(cè)晶體管中檢測到過電流且放大器的輸出狀態(tài)是其中該半橋?qū)⑵漭敵龉?jié)點(diǎn)下拉的狀態(tài)時(shí)從鎖存器產(chǎn)生第一輸出，并且當(dāng)在高壓側(cè)晶體管中檢測到過電流且放大器的輸出狀態(tài)是其中該半橋?qū)⑵漭敵龉?jié)點(diǎn)上拉的狀態(tài)時(shí)從鎖存器產(chǎn)生第二輸出， 其中該方法包括將輸出半橋保持信號(hào)(hold)產(chǎn)生為第一和第二輸出的邏輯或。
11.根據(jù)權(quán)利要求9或10所述的方法，包括 采用放大器保持信號(hào)在所述另一個(gè)輸出半橋離開第一和第二輸出狀態(tài)的切換還未開始時(shí)防止該切換；以及 在離開所述狀態(tài)的所述切換已經(jīng)開始但晶體管的切斷還未完成時(shí)使所述另一個(gè)輸出半橋返回第一或第二輸出狀態(tài)。
12.根據(jù)權(quán)利要求9-11中任一項(xiàng)所述的方法，包括 響應(yīng)于用于關(guān)斷放大器的信號(hào)，僅在一個(gè)半橋輸出為高且另一個(gè)半橋輸出為低時(shí)相對(duì)于另一個(gè)輸出半橋延遲一個(gè)輸出半橋的關(guān)斷。
13.根據(jù)權(quán)利要求12所述的方法，包括 僅在輸出半橋輸出具有預(yù)定值時(shí)延遲用于相應(yīng)的輸出半橋的關(guān)斷信號(hào)，并且其中所述預(yù)定值對(duì)于兩個(gè)輸出半橋來說是相同的。
14.根據(jù)權(quán)利要求9-13中任一項(xiàng)所述的方法，其中該方法用于控制DC-DC升壓轉(zhuǎn)換器的輸出處的放大器，該方法還包括 基于放大器輸出半橋的狀態(tài)產(chǎn)生升壓級(jí)保持信號(hào)，以及 在放大器的切換正在發(fā)生時(shí)采用升壓級(jí)保持信號(hào)防止升壓級(jí)的切換。
全文摘要
公開了用于驅(qū)動(dòng)位于兩個(gè)電橋之間限定的第一輸出節(jié)點(diǎn)和第二輸出節(jié)點(diǎn)之間的負(fù)載的D類功率放大器及其控制方法?？刂破鬟m于當(dāng)在一個(gè)輸出電橋中檢測到過電流狀態(tài)時(shí)導(dǎo)出放大器保持信號(hào)，并防止另一個(gè)輸出電橋在兩個(gè)主輸出狀態(tài)之間的切換。
文檔編號(hào)H03F3/217GK102957383SQ20121030346
公開日2013年3月6日 申請(qǐng)日期2012年8月23日 優(yōu)先權(quán)日2011年8月25日
發(fā)明者馬克·伯克豪特, 本諾·克拉本伯格 申請(qǐng)人:Nxp股份有限公司