專(zhuān)利名稱(chēng)：用于鎖相環(huán)型頻率合成器的自動(dòng)調(diào)諧電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種調(diào)諧電路。特別是涉及一種集成電路中的用于鎖相環(huán)型頻率合成器的自動(dòng)調(diào)諧電路
背景技術(shù)：
在無(wú)線通信領(lǐng)域中，高性能的頻率源是通信設(shè)備、雷達(dá)、電子偵察和對(duì)抗設(shè)備、緊密測(cè)量?jī)x器的核心部件?；阪i相技術(shù)的鎖相環(huán)型頻率合成器以其結(jié)構(gòu)簡(jiǎn)單、性能優(yōu)良等諸多優(yōu)勢(shì)，成為頻率合成領(lǐng)域中最活躍的技術(shù)主流。
現(xiàn)代通信系統(tǒng)對(duì)頻率源的鎖定時(shí)間、調(diào)諧范圍、頻譜純度等提出了越來(lái)越高的要求。為了能在有限的控制電壓的范圍內(nèi)，覆蓋足夠?qū)挼妮敵鲱l率范圍，一種方法是增大振蕩器增益κνα)，如圖2(a)所示。但是增大Κνω會(huì)導(dǎo)致振蕩頻率易受到控制電壓的干擾，惡化相位噪聲性能。因此多帶VCO成為了設(shè)計(jì)者的首選。多帶VCO采用二進(jìn)制開(kāi)關(guān)電容陣列擴(kuò)展VCO的頻率覆蓋范圍，其結(jié)構(gòu)如圖I。VCO的壓控特性曲線由多條平型曲線并列組成，并保證相鄰的壓控曲線有一定的重疊范圍，如圖2(b)所示。這樣，較寬的頻率范圍被劃分為多個(gè)窄帶調(diào)諧范圍。對(duì)于相同的頻率覆蓋范圍，多帶VCO可明顯降低VCO的增益，有利于提高系統(tǒng)的噪聲特性。由于引入了多帶VCO就需要一種自動(dòng)調(diào)諧電路，在PLL的鎖定過(guò)程中自動(dòng)控制VCO的工作頻帶，并且能在每次跳帶后，將控制電壓復(fù)位到調(diào)諧范圍內(nèi)。傳統(tǒng)的自動(dòng)調(diào)諧電路如圖3所示，是由數(shù)字邏輯和開(kāi)關(guān)構(gòu)成。該方案有兩個(gè)缺點(diǎn)首先，利用電壓源直接對(duì)濾波器電容復(fù)位所需時(shí)間很長(zhǎng)，這大大增大了頻率合成器的鎖定時(shí)間。例如，假設(shè)電源電壓為I. 8V,濾波器第一電容Cl為500PF,第一電阻Rl為20ΚΩ。將濾波器復(fù)位到O. 9V，則至少需要5倍時(shí)間常數(shù)才認(rèn)為完成復(fù)位，即t ^ 5 τ =5*R1*C1=50 μ S。完成一次跳帶所需的復(fù)位時(shí)間遠(yuǎn)遠(yuǎn)大于頻率合成器相位捕捉的時(shí)間，這往往是無(wú)法接受的。其次，上述方案在復(fù)位完成后，選帶電路才進(jìn)行跳帶，調(diào)制VCO頻率。在復(fù)位完成后，VCO還需要一段時(shí)間建立振蕩，等其達(dá)到穩(wěn)定之后，環(huán)路才可以進(jìn)行正常的相位跟蹤與鎖定，這也延長(zhǎng)了 PLL的鎖定時(shí)間。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是，提供一種新型的應(yīng)用于鎖相環(huán)型頻率合成器的自動(dòng)調(diào)諧電路。本發(fā)明所采用的技術(shù)方案是一種用于鎖相環(huán)型頻率合成器的自動(dòng)調(diào)諧電路，包括有頻率合成器，所述的頻率合成器有依次連接的鑒頻鑒相器、電荷泵、濾波器和振蕩器，所述的振蕩器包括有數(shù)控電容開(kāi)關(guān)，所述的振蕩器的輸出還通過(guò)分頻器連接鑒頻鑒相器，還設(shè)置有第一遲滯比較器、第二遲滯比較器、第三遲滯比較器、開(kāi)關(guān)電容控制電路、復(fù)位控制電路和復(fù)位電荷泵電路，其中，所述的第一遲滯比較器的一輸入端連接參考電壓Vmax，第二遲滯比較器的一輸入端連接參考電壓Vmin，第三遲滯比較器的一輸入端連接參考電壓Vret，第一遲滯比較器、第二遲滯比較器和第三遲滯比較器的另一輸入端連接振蕩器的控制電壓Vrtri，所述的第一遲滯比較器、第二遲滯比較器的輸出均分別連接開(kāi)關(guān)電容控制電路和復(fù)位控制電路，所述的第三遲滯比較器的輸出連接復(fù)位控制電路，所述的開(kāi)關(guān)電容控制電路的輸出連接頻率合成器中的數(shù)控電容開(kāi)關(guān)，所述的復(fù)位電荷泵電路還連接濾波器。
所述的第一遲滯比較器包括有晶體管Ml M9，其中，所述的晶體管Ml的柵極連接振蕩器的控制電壓Vetal,晶體管Ml的漏極連接晶體管M4的漏極；晶體管M2的柵極連接參考電壓Vmax,晶體管M2的漏極連接晶體管M5的漏極；晶體管Ml和晶體管M2的源極連接晶體管M3的漏極；晶體管M3的柵極和晶體管M9的柵極均連接偏置電壓Vbl，晶體管M3的源極和晶體管M9的源極均連接電源電壓VCC，晶體管M9的漏極連接晶體管M8的漏極；晶體管M4的源極、晶體管M5的源極、晶體管M6的源極、晶體管M7和晶體管M8的源極均連接電源電壓VDD ;晶體管M4的柵極與漏極短接，晶體管M5的柵極與漏極短接，晶體管M6的柵極連接晶體管M5的漏極，晶體管M6的漏極連接晶體管Ml的漏極，晶體管M7的柵極連接晶體管M4的漏極，晶體管M7的漏極連接晶體管M2的漏極；晶體管M8的柵極連接晶體管M4的漏極，晶體管M8的漏極和晶體管M9的漏極共同構(gòu)成第一遲滯比較器的輸出VH。所述的第二遲滯比較器包括有晶體管MlO M18，其中，所述的晶體管MlO的柵極連接振蕩器的控制電壓Vetri，晶體管MlO的漏極連接晶體管M13的漏極，晶體管MlO和晶體管Mll的源極連接晶體管M12的漏極，晶體管Mll的柵極連接參考電壓Vmin，晶體管Mll的漏極連接晶體管M14的漏極，晶體管M12的柵極和晶體管M18的柵極均連接偏置電壓Vb2，晶體管M12的源極和晶體管M18的源極均連接電源電壓VDD，晶體管M18的漏極和晶體管M17的漏極相連共同構(gòu)成第二遲滯比較器的輸出 '，晶體管M17的柵極連接晶體管M14的漏極，晶體管M13的源極、晶體管M14的源極、晶體管M15的源極、晶體管M16的源極和晶體管M17的源極均連接電源電壓VCC，晶體管M13的柵極與漏極短接，晶體管M14的柵極與漏極短接，晶體管M15的柵極連接晶體管M14的漏極，晶體管M15的漏極連接晶體管MlO的漏極；晶體管M16的柵極連接晶體管M13的漏極，晶體管M16的漏極連接晶體管Mll的漏極。所述的第三遲滯比較器與所述的第一遲滯比較器結(jié)構(gòu)相同，包括有晶體管Ml M9，其中，所述的晶體管Ml的柵極連接振蕩器的控制電壓Vetrt,晶體管Ml的漏極連接晶體管M4的漏極；晶體管M2的柵極連接參考電壓Vrst,晶體管M2的漏極連接晶體管M5的漏極；晶體管Ml和晶體管M2的源極連接晶體管M3的漏極；晶體管M3的棚極和晶體管M9的柵極均連接偏置電壓Vbl，晶體管M3的源極和晶體管M9的源極均連接電源電壓VCC，晶體管M9的漏極連接晶體管M8的漏極；晶體管M4的源極、晶體管M5的源極、晶體管M6的源極、晶體管M7和晶體管M8的源極均連接電源電壓VDD ;晶體管M4的柵極與漏極短接，晶體管M5的柵極與漏極短接，晶體管M6的柵極連接晶體管M5的漏極，晶體管M6的漏極連接晶體管Ml的漏極，晶體管M7的柵極連接晶體管M4的漏極，晶體管M7的漏極連接晶體管M2的漏極；晶體管M8的柵極連接晶體管M4的漏極，晶體管M8的漏極和晶體管M9的漏極共同構(gòu)成第三遲滯比較器輸出Vr。所述的復(fù)位電荷泵電路包括晶體管M19 M32，其中，所述的晶體管M19、晶體管M30、晶體管M31和晶體管M32的柵極均連接復(fù)位控制電路的輸出SN，晶體管M20、晶體管M23、晶體管M26、晶體管M27和晶體管M28的柵極均連接復(fù)位控制電路的輸出SP，晶體管M19的漏極和晶體管M20的源極均連接電流源Ide的輸出，晶體管M19的源極和晶體管M20的柵極連接晶體管M21的漏極，晶體管M21的柵極與漏極短接，晶體管M21的源極、晶體管M22的源極和晶體管M29的源極均連接電源VCC，晶體管M22的柵極連接晶體管M21的柵極，晶體管M29的柵極連接M21的柵極，晶體管M22的漏極連接晶體管M23的漏極，晶體管M29的漏極連接晶體管M30的源極，晶體管M30的漏極和晶體管M31的源極共同連接濾波器的第一電容Cl，晶體管M31的漏極和晶體管M32的源極共同連接濾波器的第二電容C2，晶體管M32的漏極連接濾波器的第三電容C3，即接振蕩器的控制電壓Vetri,晶體管M28的漏極連接濾波器的第三電容C3，晶體管M28的源極和晶體管M27的漏極共同連接濾波器的第二電容C2，晶體管M27的源極和晶體管漏極共同連接濾波器的第一電容Cl，晶體管M26的源極連接晶體管M25的漏極，晶體管M25的源極和晶體管M24的源極連接電源VDD，晶體管M24的漏極連接晶體管M23的源極，晶體管M24的柵極與漏極短接，晶體管M25的柵極連接晶體 管M24的柵極。所述的開(kāi)關(guān)電容控制電路和復(fù)位控制電路控制方法包括如下階段I)對(duì)開(kāi)關(guān)電容控制電路和復(fù)位控制電路中的計(jì)數(shù)器SW進(jìn)行復(fù)位，即，賦初始值；2)設(shè)定復(fù)位控制電路的輸出SN為0，復(fù)位控制電路的輸出SP為I ;3)分別對(duì)第一遲滯比較器的輸出Vh和第二遲滯比較器的輸出 '進(jìn)行判斷，其中，對(duì)第一遲滯比較器的輸出Vh判斷包括如下步驟(I)判斷第一遲滯比較器的輸出乂11是否等于1，是進(jìn)入下一步驟，否則繼續(xù)判斷；(2)設(shè)定復(fù)位控制電路的輸出SN為1，復(fù)位控制電路的輸出SP為1，開(kāi)啟復(fù)位電路；(3)判斷第一遲滯比較器的輸出Vh是否處于下降狀態(tài)，是進(jìn)入下一步驟，否則繼續(xù)判斷；(4)設(shè)定計(jì)數(shù)器SW為SW — I ;(5)判斷復(fù)位控制電路的輸出SN是否為1，并且第三遲滯比較器輸出V,是否為0，是返回第2)階段繼續(xù)循環(huán)，否則，繼續(xù)判斷；對(duì)第二遲滯比較器的輸出\進(jìn)行判斷包括如下步驟(I)判斷第二遲滯比較器的輸出 '是否等于1，是進(jìn)入下一步驟，否則繼續(xù)判斷；(2)設(shè)定復(fù)位控制電路的輸出SN為0，復(fù)位控制電路的輸出SP為0，開(kāi)啟復(fù)位電路；(3)判斷第二遲滯比較器的輸出'是否處于下降狀態(tài)，是進(jìn)入下一步驟，否則繼續(xù)判斷；(4)設(shè)定計(jì)數(shù)器SW為SW + I ;(5)判斷復(fù)位控制電路的輸出SP是否為0，并且第三遲滯比較器輸出V,是否為1，是返回第2)階段繼續(xù)循環(huán)，否則，繼續(xù)判斷。階段I)所述的賦初始值是，將N位二進(jìn)制計(jì)數(shù)器SW的初始值取為2N-\其中N代表二進(jìn)制開(kāi)關(guān)電容的位數(shù)，取N為大于I的整數(shù)。本發(fā)明的用于鎖相環(huán)型頻率合成器的自動(dòng)調(diào)諧電路，結(jié)構(gòu)簡(jiǎn)單、易于實(shí)現(xiàn)且可靠性高。采用本發(fā)明所提出的自動(dòng)調(diào)諧電路的鎖相環(huán)頻率合成器具有快速自動(dòng)調(diào)諧鎖定功倉(cāng)泛。


圖I是帶開(kāi)關(guān)電容陣列的多帶VCO電路結(jié)構(gòu)；圖2是單帶VCO和多帶VCO的壓控曲線，其中圖2 (a)是單帶VCO壓控曲線，圖2(b)是多帶VCO壓控曲線；圖3是傳統(tǒng)帶自動(dòng)調(diào)諧功能的頻率合成器結(jié)構(gòu)示意圖；圖4是本發(fā)明的用于鎖相環(huán)型頻率合成器的自動(dòng)調(diào)諧電路結(jié)構(gòu)示意； 圖5是第一、第二和第三遲滯比較器電路結(jié)構(gòu)，其中圖5(a)是第一遲滯比較器電路結(jié)構(gòu)，圖5(b)是第二遲滯比較器電路結(jié)構(gòu)，圖5 ( c )第三遲滯比較器電路結(jié)構(gòu)；圖6是復(fù)位電荷泵電路結(jié)構(gòu)；圖I是自動(dòng)調(diào)諧電路流程圖；圖8是帶自動(dòng)調(diào)諧電路的頻率合成器的鎖定過(guò)程；圖9是圖8在10 12us波形的局部放大圖。圖中I :頻率合成器11 :鑒頻鑒相器12:電荷泵13 :濾波器14 :振蕩器15 :分頻器16 :數(shù)控電容開(kāi)關(guān) 2 :第一遲滯比較器3 :第二遲滯比較器 4 :第三遲滯比較器5:開(kāi)關(guān)電容控制電路6:復(fù)位控制電路7:復(fù)位電荷泵電路
具體實(shí)施例方式下面結(jié)合實(shí)施例和附圖對(duì)本發(fā)明的用于鎖相環(huán)型頻率合成器的自動(dòng)調(diào)諧電路做出詳細(xì)說(shuō)明。如圖4所示，本發(fā)明的用于鎖相環(huán)型頻率合成器的自動(dòng)調(diào)諧電路，包括有頻率合成器1，所述的頻率合成器I有依次連接的鑒頻鑒相器11、電荷泵12、濾波器13和振蕩器14，所述的振蕩器VC014包括有數(shù)控電容開(kāi)關(guān)16，所述的振蕩器14的輸出還通過(guò)分頻器15連接鑒頻鑒相器11，還設(shè)置有第一遲滯比較器2、第二遲滯比較器3、第三遲滯比較器4、開(kāi)關(guān)電容控制電路5、復(fù)位控制電路6和復(fù)位電荷泵電路7其中，所述的第一遲滯比較器2的一輸入端連接參考電壓Vmax,第二遲滯比較器3的一輸入端連接參考電壓Vmin,第三遲滯比較器4的一輸入端連接參考電壓V t，第一遲滯比較器2、第二遲滯比較器3和第三遲滯比較器4的另一輸入端連接振蕩器14的控制電壓Vrtri，所述的第一遲滯比較器2、第二遲滯比較器3的輸出均分別連接開(kāi)關(guān)電容控制電路5和復(fù)位控制電路6，所述的第三遲滯比較器4的輸出連接復(fù)位控制電路6，所述的開(kāi)關(guān)電容控制電路5的輸出連接頻率合成器I中的數(shù)控電容開(kāi)關(guān)16，所述的復(fù)位電荷泵電路7還連接濾波器13。如圖5 (a)所示，所述的第一遲滯比較器2包括有晶體管Ml M9，其中，所述的晶體管Ml的柵極連接振蕩器14的控制電壓Vetri,晶體管Ml的漏極連接晶體管M4的漏極；晶體管M2的柵極連接參考電壓Vmax,晶體管M2的漏極連接晶體管M5的漏極；晶體管Ml和晶體管M2的源極連接晶體管M3的漏極；晶體管M3的柵極和晶體管M9的柵極均連接偏置電壓Vbl，晶體管M3的源極和晶體管M9的源極均連接電源電壓VCC，晶體管M9的漏極連接晶體管M8的漏極；晶體管M4的源極、晶體管M5的源極、晶體管M6的源極、晶體管M7和晶體管M8的源極均連接電源電壓VDD ;晶體管M4的柵極與漏極短接，晶體管M5的柵極與漏極短接，晶體管M6的柵極連接晶體管M5的漏極，晶體管M6的漏極連接晶體管Ml的漏極，晶體管M7的柵極連接晶體管M4的漏極，晶體管M7的漏極連接晶體管M2的漏極；晶體管M8的柵極連接晶體管M4的漏極，晶體管M8的漏極和晶體管M9的漏極共同構(gòu)成第一遲滯比較器2的輸出VH。
如圖5 (b)所示，所述的第二遲滯比較器3包括有晶體管MlO M18，其中，所述的晶體管MlO的柵極連接振蕩器14的控制電壓Vetrt,晶體管MlO的漏極連接晶體管M13的漏極，晶體管MlO和晶體管Mll的源極連接晶體管M12的漏極，晶體管Mll的柵極連接參考電壓Vniin,晶體管Mll的漏極連接晶體管M14的漏極，晶體管M12的柵極和晶體管M18的柵極均連接偏置電壓Vb2，晶體管M12的源極和晶體管M18的源極均連接電源電壓VDD，晶體管M18的漏極和晶體管M17的漏極相連共同構(gòu)成第二遲滯比較器3的輸出\，晶體管M17的柵極連接晶體管M14的漏極，晶體管M13的源極、晶體管M14的源極、晶體管M15的源極、晶體管M16的源極和晶體管M17的源極均連接電源電壓VCC，晶體管M13的柵極與漏極短接，晶體管M14的柵極與漏極短接，晶體管M15的柵極連接晶體管M14的漏極，晶體管M15的漏極連接晶體管MlO的漏極；晶體管M16的柵極連接晶體管M13的漏極，晶體管M16的漏極連接晶體管Mll的漏極。第一遲滯比較器2和第二遲滯比較器3兩個(gè)遲滯比較器，用于設(shè)置振蕩器VCO控制電壓的有效調(diào)諧范圍，并監(jiān)測(cè)振蕩器VCO調(diào)諧電壓的變化。其中第一遲滯比較器設(shè)置振蕩器VCO調(diào)諧電壓的上限Vmax,第二遲滯比較器設(shè)置振蕩器VCO調(diào)諧電壓的下限vmin。當(dāng)振蕩器VCO控制電壓在Vmax、Vmin之間時(shí)，兩遲滯比較器都輸出低電平，開(kāi)關(guān)電容控制電路不作任何回應(yīng)，振蕩器VCO保持在該頻帶上正常振蕩，鎖相環(huán)路進(jìn)行正常的相位跟蹤與鎖定。當(dāng)振蕩器VCO的控制電壓超出調(diào)諧范圍時(shí)第一遲滯比較器2和第二遲滯比較器3會(huì)產(chǎn)生相應(yīng)的控制信號(hào)，用于控制開(kāi)關(guān)電容控制電路。當(dāng)振蕩器VCO的控制電壓高于有效調(diào)諧電壓的上限Vmax時(shí)，第一遲滯比較器輸出聞電平，開(kāi)關(guān)電容控制電路的計(jì)數(shù)器減一，從而減少多帶振蕩器VCO的負(fù)載電容，提聞?wù)袷幤鱒CO的振蕩頻率。當(dāng)振蕩器VCO的控制電壓低于有效調(diào)諧電壓的下限Vmin時(shí)，第二遲滯比較器輸出高電平，開(kāi)關(guān)電容控制電路的計(jì)數(shù)器加一，從而增加多帶振蕩器VCO的負(fù)載電容，降低振蕩器VCO的振蕩頻率。如圖5 (C)所示，所述的第三遲滯比較器4與所述的第一遲滯比較器2結(jié)構(gòu)相同，包括有晶體管Ml M9，其中，所述的晶體管Ml的柵極連接振蕩器14的控制電壓Vetal,晶體管Ml的漏極連接晶體管M4的漏極；晶體管M2的柵極連接參考電壓Vrst,晶體管M2的漏極連接晶體管M5的漏極；晶體管Ml和晶體管M2的源極連接晶體管M3的漏極；晶體管M3的柵極和晶體管M9的柵極均連接偏置電壓Vbl，晶體管M3的源極和晶體管M9的源極均連接電源電壓VCC，晶體管M9的漏極連接晶體管M8的漏極；晶體管M4的源極、晶體管M5的源極、晶體管M6的源極、晶體管M7和晶體管M8的源極均連接電源電壓VDD ；晶體管M4的柵極與漏極短接，晶體管M5的柵極與漏極短接，晶體管M6的柵極連接晶體管M5的漏極，晶體管M6的漏極連接晶體管Ml的漏極，晶體管M7的柵極連接晶體管M4的漏極，晶體管M7的漏極連接晶體管M2的漏極；晶體管M8的柵極連接晶體管M4的漏極，晶體管M8的漏極和晶體管M9的漏極共同構(gòu)成第三遲滯比較器4輸出\。如圖6所示,所述的復(fù)位電荷泵電路7包括晶體管M19 M32,其中，所述的晶體管M19、晶體管M30、晶體管M31和晶體管M32的柵極均連接復(fù)位控制電路6的輸出SN，晶體管M20、晶體管M23、晶體管M26、晶體管M27和晶體管M28的柵極均連接復(fù)位控制電路6的輸出SP，晶體管M19的漏極和晶體管M20的源極均連接電流源Ide的輸出，晶體管M19的源極和晶體管M20的柵極連接晶體管M21的漏極，晶體管M21的柵極與漏極短接，晶體管M21 的源極、晶體管M22的源極和晶體管M29的源極均連接電源VCC，晶體管M22的柵極連接晶體管M21的柵極，晶體管M29的柵極連接M21的柵極，晶體管M22的漏極連接晶體管M23的漏極，晶體管M29的漏極連接晶體管M30的源極，晶體管M30的漏極和晶體管M31的源極共同連接濾波器13的第一電容Cl，晶體管M31的漏極和晶體管M32的源極共同連接濾波器13的第二電容C2，晶體管M32的漏極連接濾波器的第三電容C3，即接振蕩器14的控制電壓Vctrl,晶體管M28的漏極連接濾波器的第三電容C3，晶體管M28的源極和晶體管M27的漏極共同連接濾波器13的第二電容C2，晶體管M27的源極和晶體管漏極共同連接濾波器13的第一電容Cl，晶體管M26的源極連接晶體管M25的漏極，晶體管M25的源極和晶體管M24的源極連接電源VDD，晶體管M24的漏極連接晶體管M23的源極，晶體管M24的柵極與漏極短接，晶體管M25的柵極連接晶體管M24的柵極。當(dāng)振蕩器VCO的控制電壓高于有效調(diào)諧電壓的上限Vmax時(shí)，第一遲滯比較器輸出高電平，傳遞給數(shù)字控制電路，復(fù)位控制電路的輸出SN和SP為高電平，電荷泵對(duì)濾波器進(jìn)行放電。當(dāng)控制電壓低于(Vmax+Vmin)/2 (即Vrst)時(shí)，第三遲滯比較器輸出低電平，傳遞給復(fù)位控制電路，復(fù)位控制電路的輸出SN為低電平，輸出SP為高電平，停止對(duì)濾波器的放電，濾波器復(fù)位到(VniaJVniin)/^當(dāng)振蕩器VCO的控制電壓低于有效調(diào)諧電壓的下限Vmin時(shí)，第二遲滯比較器輸出高電平，傳遞給復(fù)位控制電路，復(fù)位控制電路的輸出SN和SP為低電平，電荷泵對(duì)濾波器進(jìn)行充電。當(dāng)控制電壓高于(Vmax+Vmin)/2時(shí)，第三遲滯比較器輸出高電平，傳遞給復(fù)位控制電路，復(fù)位控制電路的輸出SN為低電平，輸出SP為高電平，停止對(duì)濾波器的充電，濾波器復(fù)位到(V-+VJ/2。本發(fā)明通過(guò)檢測(cè)振蕩器VCO控制電壓的變化，由開(kāi)關(guān)電容控制電路自動(dòng)調(diào)節(jié)振蕩器VCO的中心頻率，從而實(shí)現(xiàn)了對(duì)多帶振蕩器VCO的自動(dòng)選帶。選帶結(jié)束后，通過(guò)電荷泵電路，對(duì)濾波器進(jìn)行快速?gòu)?fù)位，大大縮短了系統(tǒng)的鎖定時(shí)間。如圖7所示，所述的開(kāi)關(guān)電容控制電路5和復(fù)位控制電路6控制方法包括如下階段I)對(duì)開(kāi)關(guān)電容控制電路和復(fù)位控制電路中的計(jì)數(shù)器SW進(jìn)行復(fù)位，即，賦初始值，所述的賦初始值是，將N位二進(jìn)制計(jì)數(shù)器SW的初始值取為2ν'其中N代表二進(jìn)制開(kāi)關(guān)電容的位數(shù),取N為大于I的整數(shù)；2)設(shè)定復(fù)位控制電路的輸出SN為0，復(fù)位控制電路的輸出SP為I ;3)分別對(duì)第一遲滯比較器的輸出Vh和第二遲滯比較器的輸出 '進(jìn)行判斷，其中，對(duì)第一遲滯比較器的輸出Vh判斷包括如下步驟(I)判斷第一遲滯比較器的輸出乂11是否等于1，是進(jìn)入下一步驟，否則繼續(xù)判斷；(2)設(shè)定復(fù)位控制電路的輸出SN為1，復(fù)位控制電路的輸出SP為1，開(kāi)啟復(fù)位電路；(3)判斷第一遲滯比較器的輸出Vh是否處于下降狀態(tài)，是進(jìn)入下一步驟，否則繼續(xù)判斷；(4)設(shè)定計(jì)數(shù)器SW為SW — I ; (5)判斷復(fù)位控制電路的輸出SN是否為1，并且第三遲滯比較器輸出V,是否為0，是返回第2)階段繼續(xù)循環(huán)，否則，繼續(xù)判斷；對(duì)第二遲滯比較器的輸出\進(jìn)行判斷包括如下步驟(I)判斷第二遲滯比較器的輸出 '是否等于1，是進(jìn)入下一步驟，否則繼續(xù)判斷；(2)設(shè)定復(fù)位控制電路的輸出SN為0，復(fù)位控制電路的輸出SP為0，開(kāi)啟復(fù)位電路；(3)判斷第二遲滯比較器的輸出'是否處于下降狀態(tài)，是進(jìn)入下一步驟，否則繼續(xù)判斷；(4)設(shè)定計(jì)數(shù)器SW為SW + I ;(5)判斷復(fù)位控制電路的輸出SP是否為0，并且第三遲滯比較器輸出V,是否為1，是返回第2)階段繼續(xù)循環(huán)，否則，繼續(xù)判斷。本發(fā)明的用于鎖相環(huán)型頻率合成器的自動(dòng)調(diào)諧電路整體工作過(guò)程是首先通過(guò)復(fù)位開(kāi)關(guān)對(duì)開(kāi)關(guān)電容控制電路和復(fù)位控制電路中的計(jì)數(shù)器SW進(jìn)行復(fù)位，賦初始值，將SW的初始值取為2Ν'以Ν=3為例，即二進(jìn)制電容陣列的電容值分別取為C、2C和4C，則SW=〗.1=^對(duì)應(yīng)二進(jìn)制碼為100。通過(guò)該種方法設(shè)定計(jì)數(shù)器SW的初始值，可以將振蕩器VCO的振蕩頻率設(shè)定在中間頻帶上。如果目標(biāo)頻率高于該頻帶所對(duì)應(yīng)的頻率，則向上搜索；如果目標(biāo)頻率低于該頻帶所對(duì)應(yīng)的頻率；則向下搜索。這樣的初始值有利于快速確定振蕩器VCO的正確頻帶，縮短頻率合成器的鎖定時(shí)間。設(shè)定復(fù)位控制電路的輸出SN為1，復(fù)位控制電路的輸出SP為1，復(fù)位電荷泵的充、放電支路默認(rèn)關(guān)閉，不對(duì)濾波器進(jìn)行充放電。初始值設(shè)定完畢，頻率合成器進(jìn)行正常的頻率跟蹤與鎖定。同時(shí)開(kāi)關(guān)電容控制電路和復(fù)位控制電路開(kāi)始工作，監(jiān)測(cè)控制電壓Vctrl的變化，當(dāng)控制電壓Vctrl超出調(diào)諧范圍時(shí)，開(kāi)關(guān)電容控制電路和復(fù)位控制電路進(jìn)行相應(yīng)的操作，自動(dòng)完成選帶和復(fù)位操作。第一遲滯比較器設(shè)定調(diào)諧范圍的上限￥_。當(dāng)Vctrl高于調(diào)諧范圍的上限時(shí)，第一遲滯比較器輸出高電平。復(fù)位控制電路開(kāi)啟，復(fù)位控制電路的輸出SN和SP都輸出高電平，這樣電荷泵放電支路開(kāi)啟，充電支路關(guān)閉，對(duì)濾波器進(jìn)行放電。值得注意的是，考慮到濾波器設(shè)計(jì)中電容Cl，C2，C3的電容大小，將電容Cl連接到最靠近電流源的位置，其次是電容C2和C3。濾波器電容Cl的電容值往往是最大的，大小可達(dá)到幾百匹法，在其上儲(chǔ)存的電荷最多，對(duì)電容Cl充放電的快慢直接決定了復(fù)位時(shí)間的長(zhǎng)短。由于開(kāi)關(guān)狀態(tài)的MOS管存在一定的電阻，三個(gè)電容在放電時(shí)會(huì)存在一定的RC延遲。因此將電容Cl連接到最靠近電流源的位置，有利于加快對(duì)電容Cl的放電，縮短復(fù)位時(shí)間。由于復(fù)位電荷泵對(duì)濾波器放電，振蕩器控制電壓Vctrl下降。當(dāng)Vctrl降低到Vfflax-A時(shí)，第一遲滯比較器輸出低電平，其中Λ為遲滯比較器的遲滯電壓。選帶電路判斷第一遲滯比較器輸出的下降沿。當(dāng)其出現(xiàn)時(shí)，SW減一，減少振蕩器VCO的負(fù)載電容，振蕩器VCO的振蕩頻率增大，完成跳帶。此時(shí)，復(fù)位操作還沒(méi)完成，振蕩器VCO有足夠的時(shí)間建立振蕩，并達(dá)到穩(wěn)定的輸出。振蕩器控制電壓Vctrl繼續(xù)下降，當(dāng)振蕩器控制電壓Vctrl低于(Vmax+Vmin)/2時(shí)，第三遲滯比較器輸出低電平。當(dāng)復(fù)位控制電路的輸出SN=I且復(fù)位控制電路的輸出Vr=O的 條件同時(shí)滿(mǎn)足時(shí)，證明濾波器已經(jīng)被復(fù)位到(Vmax+Vmin)/2，控制復(fù)位控制電路的輸出SN輸出低電平，關(guān)閉放電支路，完成復(fù)位。第二遲滯比較器設(shè)定調(diào)諧范圍的下限￥_。當(dāng)Vctrl低于調(diào)諧范圍的下限時(shí)，第二遲滯比較器輸出高電平。復(fù)位控制電路開(kāi)啟，復(fù)位控制電路的輸出SN和SP都輸出低電平，這樣電荷泵充電支路開(kāi)啟，放電支路關(guān)閉，對(duì)濾波器進(jìn)行充電。同樣，考慮到濾波器設(shè)計(jì)中電容Cl，C2, C3的電容值的大小，及充放電過(guò)程中的延遲，將電容Cl連接到最靠近電流源的位置，其次是電容C2和電容C3，有利于加快對(duì)電容Cl的充電，縮短復(fù)位時(shí)間。由于復(fù)位電荷泵對(duì)濾波器充電，振蕩器控制電壓Vctrl上升。當(dāng)Vctrl升高到Vfflin+Δ時(shí)，第二遲滯比較器輸出低電平。選帶電路判斷第二遲滯比較器的下降沿。當(dāng)其出現(xiàn)時(shí)，計(jì)數(shù)器SW加一，增加振蕩器VCO的負(fù)載電容，振蕩器VCO的振蕩頻率降低，完成跳帶。此時(shí)，復(fù)位操作還沒(méi)完成，振蕩器VCO有足夠的時(shí)間建立振蕩，并達(dá)到穩(wěn)定的輸出。振蕩器控制電壓Vctrl繼續(xù)升高，當(dāng)Vctrl高于(Vmax+Vmin)/2時(shí)，第三遲滯比較器輸出高電平。當(dāng)復(fù)位控制電路的輸出SP=O且復(fù)位控制電路的輸出Vr=I的條件同時(shí)滿(mǎn)足時(shí)，證明濾波器已經(jīng)被復(fù)位到(Vmax+Vmin)/2，控制SP輸出高電平，關(guān)閉充電支路，完成復(fù)位。本發(fā)明的用于鎖相環(huán)型頻率合成器的自動(dòng)調(diào)諧電路克服了傳統(tǒng)選帶和復(fù)位電路的缺點(diǎn)首先，選帶操作先于復(fù)位操作完成，振蕩器VCO有足夠的時(shí)間建立振蕩，并穩(wěn)定輸出，有助于縮短頻率合成器的鎖定時(shí)間。其次，復(fù)位電荷泵可以對(duì)濾波器進(jìn)行快速的充放電。例如，仍假設(shè)電源電壓為
I.8V，濾波器第一電容Cl為500PF，第一電阻Rl為20K Ω，復(fù)位電荷泵電流Idc取為500 μ A。將電壓從I. 8V復(fù)位到O. 9V，AV=O. 9V。即電荷泵需從電容上抽取AQ=AV*C1=0. 9V*500PF的電量。又由于Q=Idc*t,其中Idc為電荷泵電流大小，t即為復(fù)位時(shí)間，可得t=0.9ys。復(fù)位時(shí)間較傳統(tǒng)復(fù)位電路的復(fù)位時(shí)間(50ys)顯著縮短。實(shí)際上Vmax < I. 8V, Δν<0. 9V，理論上該自動(dòng)調(diào)諧電路所需的復(fù)位時(shí)間還會(huì)縮短。最后，考慮到電荷泵電流Idc較大，引入晶體管Μ19、Μ20和Μ23作開(kāi)關(guān)管，使電荷泵沒(méi)有工作的支路完全關(guān)閉，降低電荷泵的功耗。
當(dāng)PLL正常工作時(shí)，復(fù)位控制電路的輸出SN=0，復(fù)位控制電路的輸出SP=I，晶體管M19，M20和M23同時(shí)關(guān)閉，電荷泵不工作，充電和放電支路完全關(guān)閉，沒(méi)有任何靜態(tài)功耗。當(dāng)復(fù)位電荷泵對(duì)濾波器放電時(shí)，復(fù)位控制電路的輸出SN=I，SP=I，晶體管M19開(kāi)啟，晶體管M20和M23關(guān)閉。此時(shí)只有放電支路開(kāi)啟，充電支路完全關(guān)閉。當(dāng)復(fù)位電荷泵對(duì)濾波器充電時(shí)，復(fù) 位控制電路的輸出SN=O，SP=O，晶體管M20和M23開(kāi)啟。此時(shí)只有充電支路開(kāi)啟，放電支路完全關(guān)閉。
權(quán)利要求
1.一種用于鎖相環(huán)型頻率合成器的自動(dòng)調(diào)諧電路，包括有頻率合成器(1)，所述的頻率合成器(I)有依次連接的鑒頻鑒相器(11)、電荷泵(12)、濾波器(13)和振蕩器(14)，所述的振蕩器(14)包括有數(shù)控電容開(kāi)關(guān)(16)，所述的振蕩器(14)的輸出還通過(guò)分頻器(15)連接鑒頻鑒相器(11)，其特征在于，還設(shè)置有第一遲滯比較器(2)、第二遲滯比較器(3)、第三遲滯比較器(4)、開(kāi)關(guān)電容控制電路(5)、復(fù)位控制電路(6)和復(fù)位電荷泵電路(7)，其中，所述的第一遲滯比較器(2)的ー輸入端連接參考電壓Vmax,第二遲滯比較器(3)的ー輸入端連接參考電壓Vmin，第三遲滯比較器(4)的一輸入端連接參考電壓V t，第一遲滯比較器(2)、第二遲滯比較器(3)和第三遲滯比較器(4)的另ー輸入端連接振蕩器(14)的控制電壓νε&1，所述的第一遲滯比較器(2)、第二遲滯比較器(3)的輸出均分別連接開(kāi)關(guān)電容控制電路(5)和復(fù)位控制電路(6)，所述的第三遲滯比較器(4)的輸出連接復(fù)位控制電路(6)，所述的開(kāi)關(guān)電容控制電路(5)的輸出連接頻率合成器(I)中的數(shù)控電容開(kāi)關(guān)(16)，所述的復(fù)位電荷泵電路(7 )還連接濾波器(13)。
2.根據(jù)權(quán)利要求I所述的用于鎖相環(huán)型頻率合成器的自動(dòng)調(diào)諧電路，其特征在于，所述的第一遲滯比較器(2)包括有晶體管Ml Μ9，其中，所述的晶體管Ml的柵極連接振蕩器(14)的控制電壓Vetri,晶體管Ml的漏極連接晶體管Μ4的漏極；晶體管M2的柵極連接參考電壓Vmax,晶體管M2的漏極連接晶體管Μ5的漏極；晶體管Ml和晶體管M2的源極連接晶體管M3的漏極；晶體管M3的柵極和晶體管Μ9的柵極均連接偏置電壓Vbl，晶體管M3的源極和晶體管M9的源極均連接電源電壓VCC，晶體管M9的漏極連接晶體管M8的漏極；晶體管M4的源極、晶體管M5的源極、晶體管M6的源極、晶體管M7和晶體管M8的源極均連接電源電壓VDD ;晶體管M4的柵極與漏極短接，晶體管M5的柵極與漏極短接，晶體管M6的柵極連接晶體管M5的漏扱，晶體管M6的漏極連接晶體管Ml的漏扱，晶體管M7的柵極連接晶體管M4的漏極，晶體管M7的漏極連接晶體管M2的漏極；晶體管M8的柵極連接晶體管M4的漏扱，晶體管M8的漏極和晶體管M9的漏極共同構(gòu)成第一遲滯比較器(2)的輸出VH。
3.根據(jù)權(quán)利要求I所述的用于鎖相環(huán)型頻率合成器的自動(dòng)調(diào)諧電路，其特征在于，所述的第二遲滯比較器(3)包括有晶體管MlO M18，其中，所述的晶體管MlO的柵極連接振蕩器(14)的控制電壓Vetal,晶體管MlO的漏極連接晶體管M13的漏極，晶體管MlO和晶體管Mll的源極連接晶體管M12的漏極，晶體管Mll的柵極連接參考電壓Vmin，晶體管Mll的漏極連接晶體管M14的漏扱，晶體管M12的柵極和晶體管M18的柵極均連接偏置電壓Vb2，晶體管M12的源極和晶體管M18的源極均連接電源電壓VDD，晶體管M18的漏極和晶體管M17的漏極相連共同構(gòu)成第二遲滯比較器(3)的輸出\，晶體管M17的柵極連接晶體管M14的漏極，晶體管M13的源極、晶體管M14的源極、晶體管M15的源極、晶體管M16的源極和晶體管M17的源極均連接電源電壓VCC，晶體管M13的柵極與漏極短接，晶體管M14的柵極與漏極短接，晶體管M15的柵極連接晶體管M14的漏扱，晶體管M15的漏極連接晶體管MlO的漏極；晶體管M16的柵極連接晶體管M13的漏極，晶體管M16的漏極連接晶體管Mll的漏極。
4.根據(jù)權(quán)利要求I所述的用于鎖相環(huán)型頻率合成器的自動(dòng)調(diào)諧電路，其特征在于，所述的第三遲滯比較器(4)與所述的第一遲滯比較器(2)結(jié)構(gòu)相同，包括有晶體管Ml M9，其中，所述的晶體管Ml的柵極連接振蕩器(14)的控制電壓Vetal，晶體管Ml的漏極連接晶體管M4的漏極；晶體管M2的柵極連接參考電壓Vrst,晶體管M2的漏極連接晶體管M5的漏極；晶體管Ml和晶體管M2的源極連接晶體管M3的漏極；晶體管M3的棚極和晶體管M9的柵極均連接偏置電壓vbl，晶體管M3的源極和晶體管M9的源極均連接電源電壓VCC，晶體管M9的漏極連接晶體管M8的漏極；晶體管M4的源極、晶體管M5的源極、晶體管M6的源極、晶體管M7和晶體管M8的源極均連接電源電壓VDD ;晶體管M4的柵極與漏極短接，晶體管M5的柵極與漏極短接，晶體管M6的柵極連接晶體管M5的漏扱，晶體管M6的漏極連接晶體管Ml的漏扱，晶體管M7的柵極連接晶體管M4的漏扱，晶體管M7的漏極連接晶體管M2的漏極；晶體管M8的柵極連接晶體管M4的漏極，晶體管M8的漏極和晶體管M9的漏極共同構(gòu)成第三遲滯比較器(4)輸出V,。
5.根據(jù)權(quán)利要求I所述的用于鎖相環(huán)型頻率合成器的自動(dòng)調(diào)諧電路，其特征在于，所述的復(fù)位電荷栗電路(7)包括晶體管M19 M32,其中，所述的晶體管M19、晶體管M30、晶體管M31和晶體管M32的柵極均連接復(fù)位控制電路(6)的輸出SN，晶體管M20、晶體管M23、晶體管M26、晶體管M27和晶體管M28的柵極均連接復(fù)位控制電路(6)的輸出SP，晶體管M19的漏極和晶體管M20的源極均連接電流源Ide的輸出，晶體管M19的源極和晶體管M20的柵極連接晶體管M21的漏扱，晶體管M21的柵極與漏極短接，晶體管M21的源極、晶體管M22的源極和晶體管M29的源極均連接電源VCC，晶體管M22的柵極連接晶體管M21的柵極，晶體 管M29的柵極連接M21的柵極，晶體管M22的漏極連接晶體管M23的漏極，晶體管M29的漏 極連接晶體管M30的源極，晶體管M30的漏極和晶體管M31的源極共同連接濾波器(13)的第一電容Cl，晶體管M31的漏極和晶體管M32的源極共同連接濾波器(13)的第二電容C2，晶體管M32的漏極連接濾波器的第三電容C3，即接振蕩器(14)的控制電壓Vetrt，晶體管M28的漏極連接濾波器的第三電容C3，晶體管M28的源極和晶體管M27的漏極共同連接濾波器(13)的第二電容C2，晶體管M27的源極和晶體管漏極共同連接濾波器(13)的第一電容Cl，晶體管M26的源極連接晶體管M25的漏極，晶體管M25的源極和晶體管M24的源極連接電源VDD，晶體管M24的漏極連接晶體管M23的源扱，晶體管M24的柵極與漏極短接，晶體管M25的柵極連接晶體管M24的柵極。
6.根據(jù)權(quán)利要求I所述的用于鎖相環(huán)型頻率合成器的自動(dòng)調(diào)諧電路，其特征在于，所述的開(kāi)關(guān)電容控制電路(5)和復(fù)位控制電路(6)控制方法包括如下階段 1)對(duì)開(kāi)關(guān)電容控制電路和復(fù)位控制電路中的計(jì)數(shù)器SW進(jìn)行復(fù)位，即，賦初始值； 2)設(shè)定復(fù)位控制電路的輸出SN為O，復(fù)位控制電路的輸出SP為I; 3)分別對(duì)第一遲滯比較器的輸出Vh和第二遲滯比較器的輸出\進(jìn)行判斷，其中，對(duì)第ー遲滯比較器的輸出Vh判斷包括如下步驟 (1)判斷第一遲滯比較器的輸出Vh是否等于I，是進(jìn)入下ー步驟，否則繼續(xù)判斷； (2)設(shè)定復(fù)位控制電路的輸出SN為I，復(fù)位控制電路的輸出SP為I，開(kāi)啟復(fù)位電路； (3)判斷第一遲滯比較器的輸出Vh是否處于下降狀態(tài)，是進(jìn)入下ー步驟，否則繼續(xù)判斷； (4)設(shè)定計(jì)數(shù)器SW為SW—I ; (5)判斷復(fù)位控制電路的輸出SN是否為1，并且第三遲滯比較器輸出V,是否為O，是返回第2)階段繼續(xù)循環(huán)，否則，繼續(xù)判斷； 對(duì)第二遲滯比較器的輸出ん進(jìn)行判斷包括如下步驟 (1)判斷第二遲滯比較器的輸出\是否等于I，是進(jìn)入下ー步驟，否則繼續(xù)判斷； (2)設(shè)定復(fù)位控制電路的輸出SN為O，復(fù)位控制電路的輸出SP為O，開(kāi)啟復(fù)位電路；(3)判斷第二遲滯比較器的輸出ん是否處于下降狀態(tài)，是進(jìn)入下ー步驟，否則繼續(xù)判斷； (4)設(shè)定計(jì)數(shù)器SW為SW+ I ; (5)判斷復(fù)位控制電路的輸出SP是否為O，并且第三遲滯比較器輸出I是否為1，是返回第2)階段繼續(xù)循環(huán)，否則，繼續(xù)判斷。
7.根據(jù)權(quán)利要求6所述的用于鎖相環(huán)型頻率合成器的自動(dòng)調(diào)諧電路，其特征在干，階段I)所述的賦初始值是，將N位ニ進(jìn)制計(jì)數(shù)器SW的初始值取為2"-1，其中N代表ニ進(jìn)制開(kāi)關(guān)電容的位數(shù)，取N為大于I的整數(shù)。
全文摘要
一種用于鎖相環(huán)型頻率合成器的自動(dòng)調(diào)諧電路，有頻率合成器、第一遲滯比較器、第二遲滯比較器、第三遲滯比較器、開(kāi)關(guān)電容控制電路、復(fù)位控制電路和復(fù)位電荷泵電路，第一遲滯比較器的一輸入端連接參考電壓Vmax，第二遲滯比較器的一輸入端連接參考電壓Vmin，第三遲滯比較器的一輸入端連接參考電壓Vrst，第一遲滯比較器、第二遲滯比較器和第三遲滯比較器的另一輸入端連接振蕩器的控制電壓Vctrl，第一遲滯比較器、第二遲滯比較器的輸出均分別連接開(kāi)關(guān)電容控制電路和復(fù)位控制電路，第三遲滯比較器的輸出連接復(fù)位控制電路，開(kāi)關(guān)電容控制電路的輸出連接頻率合成器中的數(shù)控電容開(kāi)關(guān)，復(fù)位電荷泵電路還連接濾波器。本發(fā)明結(jié)構(gòu)簡(jiǎn)單、易于實(shí)現(xiàn)且可靠性高。
文檔編號(hào)H03L7/08GK102857218SQ201210305419
公開(kāi)日2013年1月2日 申請(qǐng)日期2012年8月24日 優(yōu)先權(quán)日2012年8月24日
發(fā)明者張為, 張亮 申請(qǐng)人:天津大學(xué)