一種模數(shù)變換器集成芯片量產(chǎn)測(cè)試方法
【專(zhuān)利摘要】本發(fā)明屬半導(dǎo)體測(cè)試領(lǐng)域，涉及一種模數(shù)變換器集成芯片量產(chǎn)測(cè)試方法；所述測(cè)試方法分別采用高性能晶振為被測(cè)高速高分辨率模數(shù)變換器芯片提供低抖動(dòng)的采用時(shí)鐘和低噪底的正弦波測(cè)試輸入信號(hào)，其中正弦波測(cè)試輸入信號(hào)通過(guò)對(duì)晶振輸出信號(hào)進(jìn)行帶通濾波得到，并通過(guò)自動(dòng)測(cè)試設(shè)備可編程電源模塊為晶振提供工作電源，編程控制晶振的工作電源電壓實(shí)現(xiàn)晶振輸出采樣時(shí)鐘信號(hào)、正弦波測(cè)試輸入信號(hào)的幅度控制；由自動(dòng)測(cè)試設(shè)備的一路數(shù)字通道控制晶振的Enable/Disenable引腳，實(shí)現(xiàn)對(duì)晶振輸出信號(hào)的開(kāi)關(guān)控制。本發(fā)明具有成本低、體積小、易于控制等優(yōu)點(diǎn)，也可用于純數(shù)字自動(dòng)測(cè)試設(shè)備測(cè)試機(jī)實(shí)現(xiàn)低成本的模數(shù)變換器芯片驗(yàn)證和量產(chǎn)測(cè)試領(lǐng)域。
【專(zhuān)利說(shuō)明】一種模數(shù)變換器集成芯片量產(chǎn)測(cè)試方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬半導(dǎo)體測(cè)試領(lǐng)域，涉及一種模數(shù)變換器集成芯片量產(chǎn)測(cè)試方法，具體涉及一種基于自動(dòng)測(cè)試設(shè)備(ATE)用晶振作為信號(hào)源與時(shí)鐘源實(shí)現(xiàn)高速高分辨率模數(shù)變換器(ADC)量產(chǎn)測(cè)試方法；該方法基于ATE用外加高性能晶振作為信號(hào)源與時(shí)鐘源、低成本實(shí)現(xiàn)高速高分辨率ADC集成芯片量產(chǎn)測(cè)試，可解決高速高分辨率ADC集成芯片測(cè)試對(duì)采樣時(shí)鐘和測(cè)試信號(hào)抖動(dòng)、信噪比的高性能要求。
【背景技術(shù)】
[0002]目前，高速高分辨率模數(shù)轉(zhuǎn)換器(ADC)已廣泛應(yīng)用于數(shù)字信號(hào)處理系統(tǒng)，以實(shí)時(shí)的數(shù)字信號(hào)處理取代傳統(tǒng)的模擬信號(hào)處理方法，其中包括ADC在雷達(dá)、測(cè)控以及其它高速數(shù)據(jù)采集系統(tǒng)、寬帶數(shù)字化接收系統(tǒng)中中的廣泛應(yīng)用，尤其是數(shù)字技術(shù)廣泛應(yīng)用于各類(lèi)電子產(chǎn)品中，對(duì)信號(hào)帶寬及傳輸速率提出了越來(lái)越高的要求；高速ADC作為模擬量轉(zhuǎn)化為數(shù)字量的核心部件，具有不可替代的作用。實(shí)踐顯示，ATE測(cè)試機(jī)的發(fā)展遠(yuǎn)遠(yuǎn)趕不上集成芯片的發(fā)展速度，目前，產(chǎn)業(yè)界最高端的ATE測(cè)試機(jī)設(shè)備，高速高分辨率測(cè)試技術(shù)指標(biāo)為:最大正弦波頻率125MHz，分辨率16bit，系統(tǒng)時(shí)鐘RMS抖動(dòng)指標(biāo)約3ps左右，如芯片設(shè)計(jì)廠商需要完成最大輸入信號(hào)大于125MHz、分辨率高于14bit的高速高分辨率ADC集成芯片產(chǎn)品，將面臨市場(chǎng)上可供選擇的ATE測(cè)試機(jī)難以滿(mǎn)足其要求的窘境；此外，市場(chǎng)上用于ADC芯片的測(cè)試混合信號(hào)ATE測(cè)試機(jī)還存在如下缺陷:模擬模塊價(jià)格昂貴，測(cè)試成本高，已成為芯片設(shè)計(jì)廠商在進(jìn)行ADC集成芯片量產(chǎn)測(cè)試過(guò)程中不得不考慮的一個(gè)現(xiàn)實(shí)問(wèn)題。
[0003]目前，產(chǎn)業(yè)界進(jìn)行ADC集成芯片量產(chǎn)測(cè)試主要有如下方法:一，基于ATE測(cè)試機(jī)的模擬模塊法(簡(jiǎn)稱(chēng)ATE方法)；二、外加高速數(shù)模變換器(DAC) +濾波器(簡(jiǎn)稱(chēng)DAC方法)；三，采用外加儀表+濾波器(簡(jiǎn)稱(chēng)外掛儀表方法)；所述方法各存有優(yōu)、缺點(diǎn)及一定的使用限制:其中，ATE方法，即利用ATE測(cè)試機(jī)本身的性能；其優(yōu)點(diǎn)是ATE設(shè)備作為一個(gè)復(fù)雜的測(cè)試系統(tǒng)，在出廠之前經(jīng)過(guò)設(shè)計(jì)與生產(chǎn)廠商的嚴(yán)格驗(yàn)證和測(cè)試，其系統(tǒng)穩(wěn)定性、技術(shù)服務(wù)等具有較好的保障，但其缺點(diǎn)也非常明顯，即系統(tǒng)升級(jí)更新速度比集成芯片的新產(chǎn)品慢，一旦市面上的ATE測(cè)試機(jī)難以滿(mǎn)足被測(cè)ADC芯片的技術(shù)指標(biāo)要求，則ATE測(cè)試機(jī)難以短時(shí)間內(nèi)獲得相應(yīng)的更新，此外，高端ATE測(cè)試機(jī)價(jià)格極其昂貴，一般達(dá)200萬(wàn)美元左右，極大的制約設(shè)備采購(gòu)單位對(duì)其進(jìn)行及時(shí)更新的能力，因此，導(dǎo)致目前ATE測(cè)試機(jī)適合于測(cè)試輸入信號(hào)不高，通常為50MHz以下的ADC芯片產(chǎn)品；DAC方法:即選用高速DAC芯片來(lái)產(chǎn)生測(cè)試高速高分辨率ADC芯片的高速測(cè)試信號(hào)，該方法的優(yōu)點(diǎn)是隨集成電路工藝技術(shù)與設(shè)計(jì)技術(shù)的發(fā)展，高速高分辨DAC芯片產(chǎn)品可以與高速高分辨率ADC芯片產(chǎn)品同步出現(xiàn)，而高速高分辨率DAC芯片的測(cè)試，可用具有保持功能的相對(duì)低速高分辨率的ADC芯片完成測(cè)試；但其缺點(diǎn)是一方面高速高分辨率DAC的輸出幅度一般會(huì)受限制，需要增加放大電路來(lái)提高其輸出幅度；另一方面，高速高分辨率DAC芯片本身存在噪聲，并受到采樣時(shí)鐘抖動(dòng)的影響而導(dǎo)致其輸出信號(hào)底噪偏高，影響高速高分辨率ADC芯片的測(cè)試精度，此外，對(duì)于高于200MHz以上頻率，可供選擇的DAC芯片非常少；外掛儀表方法；是利用高質(zhì)量的模擬信號(hào)源儀表設(shè)備，如采用射頻儀表設(shè)備作為ADC的測(cè)試輸入信號(hào)源，其優(yōu)點(diǎn)是產(chǎn)生的測(cè)試頻率范圍非常寬，輸出信號(hào)幅度大，其缺點(diǎn)是儀表設(shè)備價(jià)格較昂貴，體積也相對(duì)大，需占用一定的面積，不適于多通道或多芯片同測(cè)的ADC量產(chǎn)測(cè)試。
[0004]由于上述的制約因素或缺點(diǎn)，本發(fā)明擬提供一種基于ATE的外掛晶振高速高分辨率ADC芯片量產(chǎn)測(cè)試方法，以低成本實(shí)現(xiàn)高速高分辨率模數(shù)變換器(ADC)集成芯片量產(chǎn)測(cè)試,解決測(cè)試中對(duì)采樣時(shí)鐘和測(cè)試信號(hào)抖動(dòng)、信噪比的高性能要求。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于克服現(xiàn)有技術(shù)的缺陷和不足，提供一種模數(shù)變換器集成芯片量產(chǎn)測(cè)試方法，具體涉及一種基于ATE用晶振作為信號(hào)源與時(shí)鐘源實(shí)現(xiàn)高速高分辨率ADC量產(chǎn)測(cè)試方法；該方法基于自動(dòng)測(cè)試設(shè)備(ATE)用外加高性能晶振作為信號(hào)源與時(shí)鐘源、低成本實(shí)現(xiàn)高速高分辨率模數(shù)變換器(ADC)集成芯片量產(chǎn)測(cè)試，可解決高速高分辨率ADC集成芯片測(cè)試對(duì)采樣時(shí)鐘和測(cè)試信號(hào)抖動(dòng)、信噪比的高性能要求。
[0006]本發(fā)明方法利用晶振輸出信號(hào)具有低噪聲、低抖動(dòng)、高穩(wěn)定性、高輸出信號(hào)幅度、體積小、易于使用、可靠性高等優(yōu)點(diǎn)，在ATE測(cè)試機(jī)技術(shù)指標(biāo)不能滿(mǎn)足高速高分辨率ADC芯片量產(chǎn)測(cè)試的情況下，通過(guò)在測(cè)試載板上增加高性能的晶振滿(mǎn)足高速高分辨率ADC芯片的量產(chǎn)測(cè)試要求；所述晶振產(chǎn)生的輸出信號(hào)可直接作為高性能的被測(cè)ADC芯片測(cè)試采樣時(shí)鐘，也可和濾波器配合產(chǎn)生高性能的正弦波ADC測(cè)試輸入信號(hào)，本方法具有成本低、體積小、易于控制等優(yōu)點(diǎn)。
[0007]本發(fā)明中，高性能的晶振輸出信號(hào)既可作為高速高分辨ADC芯片測(cè)試時(shí)的低抖動(dòng)采樣時(shí)鐘，也可通過(guò)濾波器實(shí)現(xiàn)具有低噪底的高速正弦波測(cè)試輸入信號(hào)，從而滿(mǎn)足高速高分辨率ADC芯片測(cè)試時(shí)對(duì)米樣時(shí)鐘、輸入正弦波測(cè)試信號(hào)的嚴(yán)格要求；且晶振輸出信號(hào)的幅度還可根據(jù)高速高分辨ADC測(cè)試需要進(jìn)行靈活調(diào)節(jié)。
[0008]本發(fā)明中，將用于為高速高分辨率ADC芯片提供采樣時(shí)鐘的晶振靠近被測(cè)ADC芯片的時(shí)鐘輸入引腳，晶振輸出的時(shí)鐘信號(hào)以盡可能短的路徑輸入到ADC芯片，能明顯減小因?yàn)檩斎胄盘?hào)走線及系統(tǒng)噪聲導(dǎo)致采樣時(shí)鐘性能的劣化、影響測(cè)試精度；
[0009]本發(fā)明中，將用于產(chǎn)生測(cè)試輸入信號(hào)的晶振輸出信號(hào)，經(jīng)過(guò)帶通濾波器，濾除晶振輸出的高次諧波，產(chǎn)生相對(duì)理想的正弦波輸入測(cè)試信號(hào)；由于晶振具有高穩(wěn)定性，高性能的晶振輸出信號(hào)具有非常低的噪底，比射頻儀表具有更優(yōu)的性能，從而能將測(cè)試信號(hào)導(dǎo)致的測(cè)試誤差盡可能降致最?。?br> [0010]本發(fā)明中，所述晶振輸出信號(hào)幅度的控制通過(guò)調(diào)節(jié)其供電電壓實(shí)現(xiàn)；通常，晶振具有一個(gè)使能引腳，本發(fā)明通過(guò)對(duì)其進(jìn)行Enable/Disenable的設(shè)置，實(shí)現(xiàn)對(duì)晶振輸出信號(hào)的開(kāi)關(guān)控制。
[0011]具體而言，本發(fā)明的模數(shù)變換器集成芯片量產(chǎn)測(cè)試方法，分別采用高性能晶振為被測(cè)高速高分辨率ADC芯片提供低抖動(dòng)的采用時(shí)鐘和低噪底的正弦波測(cè)試輸入信號(hào)(其中正弦波測(cè)試輸入信號(hào)通過(guò)對(duì)晶振輸出信號(hào)進(jìn)行帶通濾波得到)，并通過(guò)自動(dòng)測(cè)試設(shè)備(ATE)可編程電源模塊為晶振提供工作電源，編程控制晶振的工作電源電壓實(shí)現(xiàn)晶振輸出采樣時(shí)鐘信號(hào)、正弦波測(cè)試輸入信號(hào)的幅度控制，由自動(dòng)測(cè)試設(shè)備(ATE)的
[0012]一路數(shù)字通道控制晶振的Enable/Disenable引腳，實(shí)現(xiàn)對(duì)晶振輸出信號(hào)的開(kāi)關(guān)控制，其特征在于，其包括步驟:
[0013](I)根據(jù)被測(cè)ADC集成芯片采樣頻率和所需的抖動(dòng)性能，選擇可滿(mǎn)足被測(cè)ADC采樣頻率和抖動(dòng)性能的一個(gè)或多個(gè)晶振作為被測(cè)ADC集成芯片采樣時(shí)鐘源(若需要多個(gè)晶振作為被測(cè)ADC芯片的時(shí)鐘源，還需要選擇合適的繼電器(Relay)用于切換不同晶振的輸入時(shí)鐘信號(hào)，繼電器的切換控制可通過(guò)ATE繼電器通道編程實(shí)現(xiàn))；
[0014]所述晶振的封裝選擇貼片(SMD)封裝形式，以便焊接于測(cè)試載板(Loadboard)上時(shí)可實(shí)現(xiàn)最小的信號(hào)劣化；
[0015](2)在進(jìn)行測(cè)試載板(Loadboard)設(shè)計(jì)時(shí)，作為時(shí)鐘源的晶振盡可能靠近被測(cè)ADC芯片的采樣時(shí)鐘輸入引腳放置，以減小走線過(guò)程中引入的噪聲、信號(hào)畸變等因素而導(dǎo)致抖動(dòng)性能惡化；若被測(cè)ADC集成芯片需要多個(gè)不同的采樣頻率時(shí)，可選用多個(gè)不同工作頻率的晶振作為其不同頻率的時(shí)鐘源，多個(gè)不同頻率的時(shí)鐘源通過(guò)繼電器(Relay)根據(jù)需要來(lái)進(jìn)行開(kāi)關(guān)切換；所述繼電器選擇多個(gè)晶振產(chǎn)生的采樣時(shí)鐘信號(hào)，需盡量選擇射頻表貼封裝繼電器，以減小繼電器帶來(lái)的信號(hào)劣化；
[0016](3 )根據(jù)被測(cè)ADC集成芯片測(cè)試信號(hào)頻率和噪聲性能要求，選擇可滿(mǎn)足被測(cè)ADC測(cè)試輸入信號(hào)頻率及底噪要求的一個(gè)或多個(gè)晶振作為其測(cè)試信號(hào)源；作為信號(hào)源的晶振，根據(jù)其工作頻率對(duì)應(yīng)選擇高性能的帶通濾波器，將晶振產(chǎn)生的高次諧波濾除；當(dāng)有多個(gè)晶振作為信號(hào)源時(shí)，選擇合適的繼電器對(duì)不同的輸入信號(hào)進(jìn)行切換選擇，繼電器的切換控制通過(guò)ATE繼電器通道編程實(shí)現(xiàn)；
[0017]所述晶振的封裝選擇貼片(SMD)封裝形式，以實(shí)現(xiàn)最小的信號(hào)劣化；
[0018](4)晶振正常的輸出信號(hào)是接近理想的方波信號(hào)，為了獲得比較理想的ADC集成芯片測(cè)試用正弦波測(cè)試信號(hào)，晶振輸出信號(hào)需接帶通濾波器，將晶振輸出信號(hào)中的高次諧波信號(hào)濾除，從而獲得比較理想的基帶正弦波信號(hào)；由于晶振信號(hào)一般輸出幅度比較大，因此，帶通濾波器可盡量選擇矩形系數(shù)好、隔離度高的高階LC濾波器，高階LC濾波器的插入損耗可通過(guò)調(diào)高晶振的信號(hào)輸出幅度來(lái)補(bǔ)償；LC帶通濾波器的封裝盡量選擇SMA同軸連接或表貼形式，以減小連線產(chǎn)生的信號(hào)劣化和畸變；
[0019](5)被測(cè)ADC芯片采樣輸出信號(hào)通過(guò)ATE數(shù)字通道進(jìn)行判決采集并存儲(chǔ)到ATE機(jī)臺(tái)，再通過(guò)軟件算法進(jìn)行被測(cè)信號(hào)重建和數(shù)字信號(hào)處理，計(jì)算出被測(cè)ADC芯片的靜態(tài)和動(dòng)態(tài)參數(shù)，從而獲得被測(cè)ADC芯片的被測(cè)參數(shù)；
[0020]若被測(cè)ADC集成芯片需要多個(gè)不同的測(cè)試正弦波信號(hào)頻率時(shí)，可選用多個(gè)不同工作頻率的晶振作為其不同頻率的測(cè)試信號(hào)源，多個(gè)不同頻率的測(cè)試信號(hào)源通過(guò)繼電器(Relay)根據(jù)需要進(jìn)行開(kāi)關(guān)切換；
[0021]所述繼電器選擇表貼封裝的射頻繼電器，以減小繼電器引入的信號(hào)劣化；
[0022](6)根據(jù)被測(cè)ADC集成芯片選用的ATE型號(hào)、資源配置和選用的晶振、濾波器、繼電器設(shè)計(jì)測(cè)試載板(Loadboard)，并將選用的晶振、濾波器、繼電器焊接于測(cè)試載板(Loadboard)上；在進(jìn)行測(cè)試載板(Loadboard)設(shè)計(jì)時(shí),作為采樣時(shí)鐘源的晶振盡可能靠近被測(cè)ADC集成芯片的時(shí)鐘信號(hào)輸入引腳；
[0023](7)被測(cè)ADC集成芯片的電源引腳、數(shù)字輸出信號(hào)引腳及控制信號(hào)引腳通過(guò)測(cè)試載板(Loadboard)和ATE設(shè)備的電源通道和數(shù)字通道相連；可編程電源通道為被測(cè)ADC集成芯片提供工作電壓，數(shù)字通道為被測(cè)ADC集成芯片提供必要的設(shè)置和控制信號(hào)、對(duì)被測(cè)ADC芯片的正弦波模擬測(cè)試信號(hào)轉(zhuǎn)換輸出的數(shù)字信號(hào)進(jìn)行采樣判決并存儲(chǔ)到ATE機(jī)臺(tái)內(nèi)進(jìn)行后續(xù)的數(shù)字信號(hào)處理獲得所需的測(cè)試參數(shù)(由于被測(cè)ADC芯片的輸出信號(hào)是以采樣時(shí)鐘頻率為工作時(shí)鐘周期，由選擇的晶振工作頻率決定；而通過(guò)ATE數(shù)字通道對(duì)被測(cè)ADC芯片輸出信號(hào)進(jìn)行采集的工作頻率是由ATE的主時(shí)鐘決定，是兩個(gè)獨(dú)立的時(shí)鐘源，因此，其難以完全同步，造成ATE數(shù)字通道采集ADC芯片輸出信號(hào)因時(shí)鐘偏差而產(chǎn)生滑碼出錯(cuò)；為了解決被測(cè)ADC的輸出和ATE數(shù)字通道采集時(shí)鐘偏差而產(chǎn)生滑碼錯(cuò)誤的問(wèn)題，可充分利用ATE數(shù)字通道在一個(gè)時(shí)鐘周期內(nèi)可配置多個(gè)采集沿進(jìn)行采集以及被測(cè)ADC僅需較短的測(cè)試數(shù)據(jù)采集時(shí)間窗的特性，可利用軟件算法來(lái)實(shí)現(xiàn)同步，從而避免因時(shí)鐘偏差可能導(dǎo)致的滑碼錯(cuò)誤問(wèn)題，實(shí)現(xiàn)對(duì)ADC芯片參數(shù)的準(zhǔn)確測(cè)試)。
[0024]本發(fā)明所述的測(cè)試方法中，每一路晶振的電源由一路可編程電源對(duì)其單獨(dú)供電，通過(guò)編程變化供電電源的電壓，可實(shí)現(xiàn)對(duì)應(yīng)晶振的信號(hào)輸出幅度，無(wú)論是作為采樣時(shí)鐘源的晶振還是作為測(cè)試信號(hào)源的晶振，其輸出信號(hào)幅度都可以通過(guò)該種方式進(jìn)行調(diào)節(jié)、設(shè)置和關(guān)閉；
[0025]本發(fā)明所述的測(cè)試方法中，在ATE設(shè)備對(duì)被測(cè)ADC芯片數(shù)字信號(hào)輸出進(jìn)行采集判決時(shí),通過(guò)軟件同步算法解決被測(cè)ADC芯片采樣時(shí)鐘與ATE設(shè)備主時(shí)鐘不同而產(chǎn)生滑碼錯(cuò)誤的問(wèn)題。
[0026]本發(fā)明的基于ATE的外掛晶振高速高分辨率ADC芯片量產(chǎn)測(cè)試方法，充分利用了晶振輸出信號(hào)具有低噪聲、低抖動(dòng)、高穩(wěn)定性、高輸出信號(hào)幅度、體積小、易于使用、可靠性高等多方面優(yōu)點(diǎn)，通過(guò)合理的測(cè)試載板(Loadboard)設(shè)計(jì)，滿(mǎn)足高速高分辨率ADC芯片的測(cè)試需求，并配合自動(dòng)測(cè)試設(shè)備(ATE)的電源、數(shù)字通道資源實(shí)現(xiàn)高速高分辨率ADC芯片的測(cè)試(其中，所述晶振產(chǎn)生的輸出信號(hào)可直接作為高性能的被測(cè)ADC芯片測(cè)試采樣時(shí)鐘，也可和濾波器配合產(chǎn)生高性能的正弦波ADC測(cè)試輸入信號(hào));本測(cè)試方法具有成本低、體積小、易于控制等優(yōu)點(diǎn)，可用于純數(shù)字自動(dòng)測(cè)試設(shè)備(ATE)測(cè)試機(jī)實(shí)現(xiàn)低成本的ADC芯片驗(yàn)證和量產(chǎn)測(cè)試領(lǐng)域。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0027]圖1為基于ATE用晶振作為信號(hào)源與時(shí)鐘源實(shí)現(xiàn)高速高分辨率ADC量產(chǎn)測(cè)試方法框圖，
[0028]其中，I是作為測(cè)試信號(hào)源的晶振，2是帶通濾波器，3是被測(cè)ADC集成芯片，4是作為采樣時(shí)鐘源的晶振，5是自動(dòng)測(cè)試設(shè)備(ATE)。
[0029]圖2為本發(fā)明實(shí)施例2的測(cè)試方法框圖，
[0030]其中，I是低頻信號(hào)源晶振，2是低頻帶通濾波器，3是測(cè)試信號(hào)選擇繼電器，4是高頻信號(hào)源晶振，5是高頻帶通濾波器，6是被測(cè)ADC集成芯片，7是采樣時(shí)鐘選擇繼電器，8是低頻采樣時(shí)鐘源晶振，9是高頻采樣時(shí)鐘晶振，10是自動(dòng)測(cè)試設(shè)備(ATE)。
【具體實(shí)施方式】
[0031]為更好地理解本發(fā)明的技術(shù)方案，以下結(jié)合附圖和實(shí)施例作進(jìn)一步描述。
[0032]實(shí)施例1
[0033]如圖1所示，本發(fā)明所述的基于ATE用晶振作為信號(hào)源與時(shí)鐘源實(shí)現(xiàn)高速高分辨率ADC量產(chǎn)測(cè)試，包括作為測(cè)試信號(hào)源的晶振(I)、帶通濾波器(2)、被測(cè)ADC集成芯片(3)、作為采樣時(shí)鐘源的晶振(4)及自動(dòng)測(cè)試設(shè)備(ATE) (5);作為信號(hào)源的晶振(I)的輸出端和帶通濾波器(2)的輸入端連接，信號(hào)源晶振(I)的輸出通過(guò)帶通濾波產(chǎn)生測(cè)試正弦波信號(hào)，輸入到被測(cè)ADC集成芯片(3)的信號(hào)輸入引腳；同時(shí)，作為采樣時(shí)鐘源的晶振(4)的輸出與被測(cè)ADC集成芯片(3)的時(shí)鐘輸入引腳相連；被測(cè)ADC集成芯片(3)將輸入模擬正弦波信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換后的數(shù)字信號(hào)輸出引腳與自動(dòng)測(cè)試設(shè)備(ATE) (5)的數(shù)字通道相連，由自動(dòng)測(cè)試設(shè)備(ATE) (5)的數(shù)字通道對(duì)其進(jìn)行采集判決后，將數(shù)據(jù)存儲(chǔ)在自動(dòng)測(cè)試設(shè)備(ATE)
(5)內(nèi)，并由自動(dòng)測(cè)試設(shè)備(ATE)(5)完成測(cè)試算法的運(yùn)算，獲得被測(cè)ADC集成芯片(3)的相應(yīng)測(cè)試參數(shù)，從而完成對(duì)被測(cè)ADC集成芯片(3)的測(cè)試；在進(jìn)行測(cè)試的過(guò)程中，作為信號(hào)源的晶振(I)、作為采樣時(shí)鐘源的晶振(4)及被測(cè)ADC集成芯片(3)的電源和控制信號(hào)均由自動(dòng)測(cè)試設(shè)備(ATE) (5)來(lái)提供，并通過(guò)軟件編程實(shí)現(xiàn)對(duì)其設(shè)置和控制。
[0034]實(shí)施例2
[0035]如圖2所示，低頻信號(hào)源的晶振(I)(如2.5MHz)，通過(guò)低頻帶通濾波器(2)(2.5MHz)，產(chǎn)生2.5MHz的低頻正弦波測(cè)試信號(hào)，輸入到測(cè)試信號(hào)選擇繼電器(3);高頻信號(hào)源的晶振(4)(比如150MHz)，通過(guò)高頻帶通濾波器(5) (150MHz)，產(chǎn)生150MHz的高頻正弦波測(cè)試信號(hào)，也輸入到測(cè)試信號(hào)選擇繼電器(3);若還需要更多的測(cè)試輸入信號(hào)，可通過(guò)增加晶振和對(duì)應(yīng)濾波器的方式來(lái)增加測(cè)試信號(hào)；通過(guò)控制測(cè)試信號(hào)繼電器開(kāi)關(guān)，可選擇不同頻率測(cè)試信號(hào)輸入到被測(cè)ADC集成芯片(6);若由晶振和濾波器產(chǎn)生的信號(hào)與被測(cè)ADC集成芯片(6)輸入信號(hào)單雙端不匹配，如由晶振和濾波器產(chǎn)生的信號(hào)是單端信號(hào)，而被測(cè)ADC集成芯片(6)是差分輸入，則在繼電器的輸出端還需要增加一個(gè)變壓器(Transformer)將單端輸出信號(hào)轉(zhuǎn)換為差分信號(hào)輸入到被測(cè)ADC集成芯片(6)的差分輸入端；低頻采樣時(shí)鐘源(8)(比如10MHz)，其輸出與時(shí)鐘源繼電器(7)輸入端相連；高頻采樣時(shí)鐘源(9)(比如160MHz)，其輸出與時(shí)鐘源繼電器(7)輸入端相連；若還需要更多的采樣時(shí)鐘信號(hào)，可通過(guò)增加晶振的方式來(lái)增加采樣時(shí)鐘信號(hào)；通過(guò)控制采樣時(shí)鐘繼電器開(kāi)關(guān)，可選擇不同頻率采樣時(shí)鐘輸入到被測(cè)ADC集成芯片(6);被測(cè)ADC集成芯片(6)的輸出連接到自動(dòng)測(cè)試設(shè)備(ATE) (10)的數(shù)字通道，由自動(dòng)測(cè)試設(shè)備(ATE) (10)的數(shù)字通道對(duì)其進(jìn)行采集判決后，并將數(shù)據(jù)存儲(chǔ)在自動(dòng)測(cè)試設(shè)備(ATE) (10)內(nèi)，完成測(cè)試算法的運(yùn)算，獲得被測(cè)ADC集成芯片
(6)的相應(yīng)測(cè)試參數(shù)；作為信號(hào)源的晶振(I)和(3)、作為采樣時(shí)鐘源的晶振(8)和(9)的電源均由自動(dòng)測(cè)試設(shè)備(ATE) (10)提供且每一路都可獨(dú)立編程設(shè)置；測(cè)試信號(hào)選擇繼電器
(3)和采樣時(shí)鐘選擇繼電器(7)開(kāi)關(guān)選擇設(shè)置也是由自動(dòng)測(cè)試設(shè)備(ATE) (10)編程控制，因此，通過(guò)自動(dòng)測(cè)試設(shè)備(ATE) (10)設(shè)置、選擇，便可實(shí)現(xiàn)被測(cè)ADC集成芯片(6)的在低頻/高頻輸入信號(hào)、低頻/高頻采樣不同條件下的測(cè)試參數(shù)。
[0036]上述實(shí)施例的結(jié)果表明，本發(fā)明所述的測(cè)試方法利用了各個(gè)模塊的優(yōu)點(diǎn)，合理規(guī)避缺點(diǎn)，與ATE系統(tǒng)集成起來(lái)，構(gòu)成了高性能、低成本、高穩(wěn)定性的高速高分辨ADC測(cè)試系統(tǒng)解決方法。
【權(quán)利要求】
1.一種模數(shù)變換器集成芯片量產(chǎn)測(cè)試方法，其特征在于，該方法分別采用高性能晶振為被測(cè)高速高分辨率模數(shù)變換器芯片提供低抖動(dòng)的采用時(shí)鐘和低噪底的正弦波測(cè)試輸入信號(hào)，其中正弦波測(cè)試輸入信號(hào)通過(guò)對(duì)晶振輸出信號(hào)進(jìn)行帶通濾波得到，并通過(guò)自動(dòng)測(cè)試設(shè)備可編程電源模塊為晶振提供工作電源，編程控制晶振的工作電源電壓實(shí)現(xiàn)晶振輸出采樣時(shí)鐘信號(hào)、正弦波測(cè)試輸入信號(hào)的幅度控制；由自動(dòng)測(cè)試設(shè)備的一路數(shù)字通道控制晶振的Enable/Disenable引腳,實(shí)現(xiàn)對(duì)晶振輸出信號(hào)的開(kāi)關(guān)控制； 其包括步驟: (1)根據(jù)被測(cè)模數(shù)變換器集成芯片采樣頻率和所需的抖動(dòng)性能，選擇滿(mǎn)足被測(cè)模數(shù)變換器采樣頻率和抖動(dòng)性能的一個(gè)或多個(gè)晶振作為被測(cè)模數(shù)變換器集成芯片采樣時(shí)鐘源；若需要多個(gè)晶振作為被測(cè)模數(shù)變換器芯片的時(shí)鐘源，還需選擇合適的繼電器用于切換不同晶振的輸入時(shí)鐘信號(hào)，繼電器的切換控制通過(guò)ATE繼電器通道編程實(shí)現(xiàn)； 所述晶振的封裝選擇貼片封裝形式，焊接于測(cè)試載板上時(shí)實(shí)現(xiàn)最小的信號(hào)劣化； (2)在進(jìn)行測(cè)試載板設(shè)計(jì)時(shí)，作為時(shí)鐘源的晶振靠近被測(cè)模數(shù)變換器芯片的采樣時(shí)鐘輸入引腳放置，減小走線過(guò)程中引入的噪聲或信號(hào)畸變導(dǎo)致抖動(dòng)性能惡化； 若被測(cè)模數(shù)變換器集成芯片需要多個(gè)不同的采樣頻率時(shí)，選用多個(gè)不同工作頻率的晶振作為其不同頻率的時(shí)鐘源，多個(gè)不同頻率的時(shí)鐘源通過(guò)繼電器根據(jù)需要進(jìn)行開(kāi)關(guān)切換； 所述繼電器選擇多個(gè)晶振產(chǎn)生的采樣時(shí)鐘信號(hào)，需選擇射頻表貼封裝繼電器減小繼電器帶來(lái)的信號(hào)劣化； (3)根據(jù)被測(cè)模數(shù)變換器集成芯片測(cè)試信號(hào)頻率和噪聲性能要求，選擇滿(mǎn)足被測(cè)模數(shù)變換器測(cè)試輸入信號(hào)頻率及底噪要求的一個(gè)或多個(gè)晶振作為其測(cè)試信號(hào)源；該作為信號(hào)源的晶振，根據(jù)其工作頻率對(duì)應(yīng)選擇高性能的帶通濾波器濾除晶振產(chǎn)生的高次諧波；當(dāng)多個(gè)晶振作為信號(hào)源時(shí)，選擇合適的繼電器對(duì)不同的輸入信號(hào)進(jìn)行切換選擇，繼電器的切換控制通過(guò)自動(dòng)測(cè)試設(shè)備繼電器通道編程實(shí)現(xiàn)； 所述晶振的封裝選擇貼片封裝形式，以實(shí)現(xiàn)最小的信號(hào)劣化； (4)晶振輸出信號(hào)接帶通濾波器，濾除晶振輸出信號(hào)中的高次諧波信號(hào)，獲得理想的基帶正弦波信號(hào)；所述帶通濾波器選自高階LC濾波器，其中的插入損耗通過(guò)調(diào)高晶振的信號(hào)輸出幅度補(bǔ)償；LC帶通濾波器的封裝選擇SMA同軸連接或表貼形式，以減小連線產(chǎn)生的信號(hào)劣化和畸變； (5)被測(cè)模數(shù)變換器芯片采樣輸出信號(hào)通過(guò)自動(dòng)測(cè)試設(shè)備數(shù)字通道進(jìn)行判決采集并存儲(chǔ)到自動(dòng)測(cè)試設(shè)備機(jī)臺(tái)，再通過(guò)軟件算法進(jìn)行被測(cè)信號(hào)重建和數(shù)字信號(hào)處理，計(jì)算出被測(cè)模數(shù)變換器芯片的靜態(tài)和動(dòng)態(tài)參數(shù)，獲得被測(cè)模數(shù)變換器芯片的被測(cè)參數(shù)； 若被測(cè)模數(shù)變換器集成芯片需要多個(gè)不同的測(cè)試正弦波信號(hào)頻率時(shí)，選用多個(gè)不同工作頻率的晶振作為其不同頻率的測(cè)試信號(hào)源，多個(gè)不同頻率的測(cè)試信號(hào)源通過(guò)繼電器根據(jù)需要進(jìn)行開(kāi)關(guān)切換； 所述繼電器選擇表貼封裝的射頻繼電器，以減小繼電器引入的信號(hào)劣化； (6)根據(jù)被測(cè)模數(shù)變換器集成芯片選用自動(dòng)測(cè)試設(shè)備型號(hào)、資源配置和選用的晶振、濾波器、繼電器設(shè)計(jì)測(cè)試載板，其中的晶振、濾波器、繼電器焊接于測(cè)試載板上；在進(jìn)行測(cè)試載板設(shè)計(jì)時(shí)，作為采樣時(shí)鐘源的晶振靠近被測(cè)模數(shù)變換器集成芯片的時(shí)鐘信號(hào)輸入引腳； (7)通過(guò)測(cè)試載板和自動(dòng)測(cè)試設(shè)備設(shè)備的電源通道和數(shù)字通道連接被測(cè)模數(shù)變換器集成芯片的電源引腳、數(shù)字輸出信號(hào)引腳及控制信號(hào)引腳；可編程電源通道為被測(cè)模數(shù)變換器集成芯片提供工作電壓，數(shù)字通道為被測(cè)模數(shù)變換器集成芯片提供設(shè)置和控制信號(hào)、對(duì)被測(cè)模數(shù)變換器芯片的正弦波模擬測(cè)試信號(hào)轉(zhuǎn)換輸出的數(shù)字信號(hào)進(jìn)行采樣判決并存儲(chǔ)到自動(dòng)測(cè)試設(shè)備機(jī)臺(tái)內(nèi)進(jìn)行后續(xù)的數(shù)字信號(hào)處理獲得所需的測(cè)試參數(shù)。
2.如權(quán)利要求1所述的模數(shù)變換器集成芯片量產(chǎn)測(cè)試方法，其特征在于，其中的每一路晶振的電源由一路可編程電源對(duì)其單獨(dú)供電，通過(guò)編程變化供電電源的電壓，調(diào)節(jié)、設(shè)置和關(guān)閉對(duì)應(yīng)晶振的信號(hào)輸出幅度；所述的晶振包括作為采樣時(shí)鐘源的晶振或作為測(cè)試信號(hào)源的晶振。
3.如權(quán)利要求1所述的模數(shù)變換器集成芯片量產(chǎn)測(cè)試方法，其特征在于，在自動(dòng)測(cè)試設(shè)備對(duì)被測(cè)模數(shù)變換器芯片數(shù)字信號(hào)輸出進(jìn)行采集判決時(shí)，通過(guò)軟件同步算法解決被測(cè)模數(shù)變換器芯片采樣時(shí)鐘與自動(dòng)測(cè)試設(shè)備設(shè)備主時(shí)鐘不同產(chǎn)生的滑碼錯(cuò)誤。
4.權(quán)利要求1所述的測(cè)試方法在純數(shù)字自動(dòng)測(cè)試設(shè)備測(cè)試機(jī)實(shí)現(xiàn)模數(shù)變換器芯片驗(yàn)證和量產(chǎn)測(cè)試中的 用途。
【文檔編號(hào)】H03M1/10GK103684453SQ201210320355
【公開(kāi)日】2014年3月26日 申請(qǐng)日期:2012年8月31日 優(yōu)先權(quán)日:2012年8月31日
【發(fā)明者】肖鵬程, 陸振海, 韋園園 申請(qǐng)人:復(fù)旦大學(xué)