專利名稱：使用數(shù)據(jù)采樣的高精度運(yùn)算放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到運(yùn)算放大器，特別一種使用數(shù)據(jù)采樣以補(bǔ)償電路偏移的高精度運(yùn)算放大器。
背景技術(shù)：
運(yùn)算或差分放大器在兩個(gè)輸入信號(hào)差值的基礎(chǔ)上提供一個(gè)放大的輸出值。為了確保精確的輸出信號(hào)，電路中的偏移必須最小化或必須對(duì)其提供補(bǔ)償。傳統(tǒng)的雙極型運(yùn)算放大器需要匹配的元件以確保輸出信號(hào)準(zhǔn)確，而傳統(tǒng)的CMOS斬波穩(wěn)零運(yùn)算放大器提供偏置電壓以補(bǔ)償電路偏移。在建立偏置電壓時(shí)，采用數(shù)據(jù)采樣技術(shù)，周期地將兩個(gè)輸入短路且閉合放大回路使輸出為零。負(fù)載晶體管的偏置電壓由電容存儲(chǔ)，并在輸入采樣階段提供。采樣時(shí)的頻率比連續(xù)輸出信號(hào)時(shí)的頻率高得多。
然而，傳統(tǒng)的CMOS斬波穩(wěn)零放大器有一些固有的問題。為了調(diào)節(jié)正面和負(fù)面的偏移，每個(gè)CMOS晶體管對(duì)中N溝道負(fù)載晶體管的源極電壓必須高于連接到N溝道晶體管的負(fù)輸入電壓。因此，一個(gè)電阻需要被串聯(lián)在負(fù)載晶體管與負(fù)電源間，這無疑增加了功耗。此夕卜，第二階段的放大器波動(dòng)接近負(fù)電源電壓，因此必須保持第二階段晶體管的電流較小。然而，由于這一級(jí)電路驅(qū)動(dòng)較大的外部電容，所以首次接通電源后，放大器達(dá)到零狀態(tài)所需的時(shí)間極長。同樣,過載恢復(fù)所需時(shí)間也很長。此外，為了盡量減小噪聲，N溝道晶體管的面積被做得很大。N溝道晶體管通常制作在N基底上形成的P阱上，P阱和N基底間形成的二極管在高溫下會(huì)有一個(gè)大的漏電流，這將導(dǎo)致電容放電。而這個(gè)電容放電可能導(dǎo)致大的偏移誤差。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是改進(jìn)傳統(tǒng)的CMOS斬波穩(wěn)零差分放大器，形成一種使用數(shù)據(jù)采樣以補(bǔ)償電路偏移的高精度運(yùn)算放大器。本發(fā)明的一個(gè)特點(diǎn)是提供平行于放大器第一階段中N溝道負(fù)載晶體管的晶體管。簡言之，一種使用數(shù)據(jù)采樣的高精度運(yùn)算放大器包括兩個(gè)CMOS晶體管對(duì)和兩個(gè)N溝道晶體管，這兩個(gè)N溝道晶體管分別平行于一個(gè)CMOS晶體管對(duì)中的負(fù)載晶體管。其中一個(gè)N溝道晶體管的柵極施加偏置電壓，并且電容為另一個(gè)N溝道晶體管提供偏移校正電壓。當(dāng)放大器的輸入短路時(shí)，上述偏移校正電壓迫使放大器的輸出為零。根據(jù)下面更詳細(xì)的描述和


，本發(fā)明的目的和特點(diǎn)將更容易被理解。

圖I是一種傳統(tǒng)的CMOS斬波穩(wěn)零運(yùn)算放大器的電路原理圖。圖2是一種根據(jù)本發(fā)明得到的使用數(shù)據(jù)采樣的高精度運(yùn)算放大器的電路原理圖。
具體實(shí)施方式
圖I是一種傳統(tǒng)的CMOS斬波穩(wěn)零運(yùn)算放大器的電路原理圖，如英特錫爾的ICL7650。第一個(gè)CMOS晶體管對(duì)包括一個(gè)P溝道晶體管10和一個(gè)N溝道負(fù)載晶體管12。第二個(gè)CMOS晶體管對(duì)包括一個(gè)P溝道晶體管14和一個(gè)N溝道負(fù)載晶體管16。晶體管10和14的源極施加一個(gè)正電勢(shì)，N溝道負(fù)載晶體管12和16的源極施加一個(gè)負(fù)電勢(shì)。放大器的正輸入施加到晶體管10和14的柵極。晶體管12的漏極連接到晶體管12和16的柵極，放大器的輸出通過晶體管18連接到晶體管16的漏極。在斬波穩(wěn)零放大器周期的歸零部分，輸入短路并且輸入階段的反饋路徑20閉合，使其偏移為零。電容器22存儲(chǔ)零電壓以在采樣周期期間使用。在采樣周期中，反饋路徑20斷開，歸零放大器用來放大差分輸入電壓。然而連續(xù)的輸出將導(dǎo)致歸零周期和采樣周期之間的切換頻率比信號(hào)頻率高得多。
圖I中的電路有一些限制。首先，為了調(diào)節(jié)正偏移和負(fù)偏移，晶體管12和16的源極電壓必須高于負(fù)電源電壓。這是通過連接在負(fù)載晶體管的源極與負(fù)電源之間的電阻24上的偏置電流實(shí)現(xiàn)的。然而，電阻24增加了放大器的功耗并且必須增加引腳Creturn。外部電容必須返回到這一點(diǎn)以保持放大器的噪聲較低。此外，第二階段晶體管18的漏極輸出必須接近負(fù)電源電壓。這就需要小的漏極電流，并且出現(xiàn)了一個(gè)大的偏移項(xiàng)。由于晶體管18驅(qū)動(dòng)一個(gè)大的外部電容，所以首次接通電源后，放大器達(dá)到零狀態(tài)所需的時(shí)間極長。此外，過載恢復(fù)所需時(shí)間也很長。最后，為了盡量減小噪聲,負(fù)載晶體管12和16的面積必須較大。因此，N溝道負(fù)載晶體管的主體——N基底上形成的P阱，在面積上必須非常大。P阱和N基底間形成的二極管通常使偏置反轉(zhuǎn)而且并不影響放大器的操作。然而，在高溫下，這種二極管的漏電流將導(dǎo)致電容放電，這反過來又可以造成大的偏移誤差。圖I中電路的缺陷在本發(fā)明中被克服。圖2是一種根據(jù)本發(fā)明得到的運(yùn)算放大器的電路原理圖，第一個(gè)CMOS晶體管對(duì)包括P溝道晶體管30和N溝道負(fù)載晶體管32，它們串連并連接在正電壓和負(fù)電壓間。第二個(gè)CMOS晶體管對(duì)包括P溝道晶體管34和N溝道負(fù)載晶體管36，它們也串連并連接在正電壓和負(fù)電壓間。晶體管的32和36的柵極相連并連接至晶體管32的漏極，放大器的輸出通過第二階段的晶體管38連接到晶體管36的漏極。根據(jù)本發(fā)明，第一個(gè)N溝道晶體管40平行于負(fù)載晶體管32，第二個(gè)N溝道晶體管42平行于負(fù)載晶體管36。晶體管40和42可分別作為晶體管32和36的P阱。晶體管42的柵極連接到一個(gè)偏置電壓，如果放大器的平衡性很好，晶體管40的柵極在歸零周期將由電容44中存儲(chǔ)的電壓驅(qū)動(dòng)。為了調(diào)解不匹配的誤差，歸零循環(huán)驅(qū)動(dòng)晶體管40的柵極電壓高于或低于偏置電壓。晶體管40和42的跨導(dǎo)gm比晶體管32和36小，因此并不對(duì)放大器產(chǎn)生顯著的噪聲。晶體管42的柵極偏置電壓應(yīng)約等于輸入階段的鏡像電壓(V2)。同樣，電流IB3和晶體管38的選擇應(yīng)使輸出電壓等于電壓VI。這最大限度地減少了第二階段電路的偏移。內(nèi)部偏置電壓比圖I中IB2消耗的功率少得多，這可以顯著降低功耗。由于Creturn引腳直接連接到負(fù)電壓，所以外部電容器可以在沒有噪聲的情況下綁定到這個(gè)電勢(shì)并且Creturn引腳可以取消。晶體管38的輸出無需接近負(fù)電源電壓，從而IB3可以設(shè)置得較高，通常為原來的100倍。這大大提高了加電后的設(shè)置并且減少了過載恢復(fù)時(shí)間。此外，沒有大的PN結(jié)被綁定到電容44使聞溫 下的漏電流最小化，從而使電路表現(xiàn)出優(yōu)越的聞溫性能。上述的一種使用數(shù)據(jù)采樣的高精度運(yùn)算放大器比傳統(tǒng)的CMOS運(yùn)算放大器的性能提高很多。盡管本發(fā)明以一個(gè)特殊的例子體現(xiàn)，但這個(gè)例子只是為了說明本發(fā)明而不應(yīng)限制本發(fā)明。只要沒有脫離本發(fā)明的本質(zhì)并且符合權(quán)利要求中的定義，在上述例子上做適當(dāng)修改仍屬本發(fā)明范疇。
權(quán)利要求
1.一種使用數(shù)據(jù)采樣的高精度運(yùn)算放大器，其特征是第一個(gè)CMOS晶體管對(duì)包括第一個(gè)P溝道晶體管和第一個(gè)N溝道晶體管,并且它們串行連接,每個(gè)晶體管有一個(gè)源極，柵極和漏極；第二個(gè)CMOS晶體管對(duì)包括第二個(gè)P溝道晶體管和第二個(gè)N溝道晶體管，并且它們串行連接，每個(gè)晶體管有一個(gè)源極，柵極和漏極；第一和第二個(gè)P溝道晶體管的源極相連且施加一個(gè)正電壓；第一和第二個(gè)N溝道晶體管的源極相連且施加一個(gè)負(fù)電壓；第一個(gè)輸入施加到第一個(gè)P溝道晶體管的柵極；第二個(gè)輸入施加到第二個(gè)P溝道晶體管的柵極；第一和第二個(gè)N溝道晶體管的柵極相連，并且與第一個(gè)P溝道和第一個(gè)N溝道晶體管的漏極分別互連。
2.根據(jù)權(quán)利要求I所述的一種使用數(shù)據(jù)采樣的高精度運(yùn)算放大器，其特征是第三個(gè)N溝道晶體管連接在上述正電壓和負(fù)電壓之間，并且其柵極與第二個(gè)P溝道和第二個(gè)N溝道晶體管的漏極分別互連；電容選擇性地連接到第三個(gè)N溝道晶體管的漏極；第四個(gè)N溝道晶體管平行于上述第一個(gè)N溝道負(fù)載晶體管且第五個(gè)N溝道晶體管平行于上述第二個(gè)N溝道負(fù)載晶體管。
3.根據(jù)權(quán)利要求I和2所述的一種使用數(shù)據(jù)采樣的高精度運(yùn)算放大器，其特征是上述第五個(gè)N溝道晶體管的柵極加載一個(gè)偏置電壓，電容為上述第四個(gè)N溝道晶體管提供柵極電壓，以補(bǔ)償放大器的偏移，當(dāng)運(yùn)算放大器的輸入短路并且輸出為零時(shí)，產(chǎn)生上述電壓。
4.根據(jù)權(quán)利要求I和2所述的一種使用數(shù)據(jù)采樣的高精度運(yùn)算放大器，其特征是第四個(gè)和第五個(gè)晶體管的跨導(dǎo)(gm)比上述負(fù)載晶體管小。
全文摘要
一種使用數(shù)據(jù)采樣的高精度運(yùn)算放大器，通過調(diào)整CMOS晶體管對(duì)中負(fù)載晶體管間的跨導(dǎo)可使其偏移為零。這是通過兩個(gè)跨導(dǎo)較小的N溝道晶體管實(shí)現(xiàn)的，它們分別平行于一個(gè)CMOS晶體管對(duì)中的N溝道負(fù)載晶體管。一個(gè)偏置電壓加載到一個(gè)N溝道晶體管的柵極并且另一個(gè)電壓加載到另一個(gè)N溝道晶體管的柵極。后者通過運(yùn)算放大器的輸入短路和輸入階段反饋路徑的閉合提供，以使電路偏移為零。加載到另一個(gè)N溝道晶體管柵極的電壓由電容存儲(chǔ)，并在隨后的采樣周期中使用。
文檔編號(hào)H03F3/45GK102832895SQ20121032387
公開日2012年12月19日 申請(qǐng)日期2012年9月5日 優(yōu)先權(quán)日2012年9月5日
發(fā)明者包興坤 申請(qǐng)人:蘇州硅智源微電子有限公司