一種管腳跨導(dǎo)值恒定的驅(qū)動電路的制作方法
【專利摘要】本發(fā)明公開了一種管腳跨導(dǎo)值恒定的驅(qū)動電路。該管腳跨導(dǎo)值恒定的驅(qū)動電路連接至器件管腳，電路包括第一PMOS管（P1）、第二PMOS管（P2）、第三PMOS管（P3）、第四PMOS管（P4）、第一NMOS管（N1）、第二NMOS管（N2）、第三NMOS管（N3）、第四NMOS管（N4）、第五NMOS管（N5）、第六NMOS管（N6）和電阻（R）。本發(fā)明的有益效果是：即使管腳連接的負(fù)載發(fā)生變化，也能維持該管腳的跨導(dǎo)恒定，維持該管腳對負(fù)載的驅(qū)動能力。
【專利說明】一種管腳跨導(dǎo)值恒定的驅(qū)動電路【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種管腳跨導(dǎo)值恒定的驅(qū)動電路。
【背景技術(shù)】
[0002]在器件的管腳，特別是輸出管腳，根據(jù)負(fù)載的不同其表現(xiàn)的跨導(dǎo)值會有所不同，在電路其他參數(shù)(例如收溫度影響和電磁影響后的電流、電壓、響應(yīng)等)會有變化，影響整個(gè)負(fù)載電路的電路參數(shù)，嚴(yán)重的會影響到該管腳對負(fù)載的驅(qū)動能力。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的發(fā)明目的在于:針對上述存在的問題，提供一種能管腳跨導(dǎo)值恒定的驅(qū)動電路。
[0004]本發(fā)明采用的技術(shù)方案是這樣的:一種管腳跨導(dǎo)值恒定的驅(qū)動電路，該電路連接至器件管腳，所述電路包括第一 PM0S管、第二 PM0S管、第三PM0S管、第四PM0S管、第一 NM0S管、第二 NM0S管、第三NM0S管、第四NM0S管、第五NM0S管、第六NM0S管和電阻。所述第一PM0S管、第二 PM0S管、第三PM0S管和第四PM0S管為參數(shù)相同的PM0S管，所述第二 NM0S管、第三NM0S管、第四NM0S管和第五NM0S管為參數(shù)相同的NM0S管。
[0005]所述第一 PM0S管的源極接電壓源，柵極連接第一 PM0S管的漏極、第二 PM0S管的柵極、第三PM0S管的源極；第二 PM0S管的源極連接電壓源，漏極連接第四PM0S管的源極；第三PM0S管的柵極連接第四PM0S管的柵極、第三PM0S管的漏極、第二 NM0S管的漏極、第
一NM0S管的柵極；第四PM0S管的漏極連接第三NM0S管的柵極和漏極、第一 NM0S管的源極、第二 NM0S管的柵極。所述第一 NM0S管的漏極連接電壓源；第二 NM0S管的源極連接第四NM0S管的漏極；第三NM0S管的源極連接第五NM0S管的漏極和柵極、第四NM0S管的柵極；第四NM0S管的源極連接第六NM0S管的源極；第五NM0S管的源極接地；第六NM0S管的源極連接器件管腳，柵極連接控制信號端；電阻串聯(lián)于器件管腳和地之間。
[0006]綜上所述，由于采用了上述技術(shù)方案，本發(fā)明的有益效果是:即使管腳連接的負(fù)載發(fā)生變化，也能維持該管腳的跨導(dǎo)恒定，維持該管腳對負(fù)載的驅(qū)動能力。
【專利附圖】

【附圖說明】
[0007]圖1是本發(fā)明管腳跨導(dǎo)值恒定的驅(qū)動電路的原理圖。
【具體實(shí)施方式】
[0008]下面結(jié)合附圖，對本發(fā)明作詳細(xì)的說明。
[0009]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0010]如圖1所示，是本發(fā)明管腳跨導(dǎo)值恒定的驅(qū)動電路的原理圖。[0011 ] 本發(fā)明的一種管腳跨導(dǎo)值恒定的驅(qū)動電路，該電路是連接至器件管腳的。該管腳跨導(dǎo)值恒定的驅(qū)動電路包括四只PM0S管，六只NM0S管和一只電阻。所述四只PM0S管分別為:第一 PM0S管P1、第二 PM0S管P2、第三PM0S管P3和第四PM0S管P4，所述六只NM0S管分別為:第一 NM0S管N1、第二 NM0S管N2、第三NM0S管N3、第四NM0S管N4、第五NM0S管N5和第六NM0S管N6。
[0012]下面結(jié)合附圖，對上述各電子元器件間的連接關(guān)系加以詳細(xì)說明。所述第一 PM0S管P1的源極接電壓源VDD，柵極連接第一 PM0S管P1的漏極、第二 PM0S管P2的柵極、第三PM0S管P3的源極；第二 PM0S管P2的源極連接電壓源VDD，漏極連接第四PM0S管P4的源極；第三PM0S管P3的柵極連接第四PM0S管P4的柵極、第三PM0S管P3的漏極、第二 NM0S管N2的漏極、第一 NM0S管N1的柵極；第四PM0S管P4的漏極連接第三NM0S管N3的柵極和漏極、第一 NM0S管N1的源極、第二 NM0S管N2的柵極；所述第一 NM0S管N1的漏極連接電壓源VDD ;第二 NM0S管N2的源極連接第四NM0S管N4的漏極；第三NM0S管N3的源極連接第五NM0S管N5的漏極和柵極、第四NM0S管N4的柵極；第四NM0S管N4的源極連接第六NM0S管N6的源極；第五NM0S管N5的源極接地；第六NM0S管N6的源極連接器件管腳33，柵極連接控制信號端EN ;電阻R串聯(lián)于器件管腳33和地之間。
[0013]在本發(fā)明的技術(shù)方案中，所述第一 PM0S管P1、第二 PM0S管P2、第三PM0S管P3和第四PM0S管P4采用參數(shù)相同的PM0S管。
[0014]在本發(fā)明的技術(shù)方案中，所述第二 NM0S管N2、第三NM0S管N3、第四NM0S管N4和第五NM0S管N5采用參數(shù)相同的NM0S管。
[0015]以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種管腳跨導(dǎo)值恒定的驅(qū)動電路，該電路連接至器件管腳，其特征在于，所述電路包括參數(shù)相同的第一 PMOS管(P1)、第二 PMOS管(P2)、第三PMOS管(P3)、第四PMOS管(P4)，第一 NMOS管(N1)，參數(shù)相同的第二 NMOS管(N2)、第三NMOS管(N3)、第四NMOS管(N4)、第五NMOS管(N5)，第六NMOS管(N6)和電阻(R)；所述第一 PMOS管(P1)的源極接電壓源(VDD)，柵極連接第一 PMOS管(P1)的漏極、第二 PMOS管(P2)的柵極、第三PMOS管(P3)的源極；第二 PMOS管(P2)的源極連接電壓源(VDD)，漏極連接第四PMOS管(P4)的源極；第三PMOS管(P3)的柵極連接第四PMOS管(P4)的柵極、第三PMOS管(P3)的漏極、第二 NMOS管(N2)的漏極、第一 NMOS管(N1)的柵極；第四PMOS管(P4)的漏極連接第三NMOS管(N3)的柵極和漏極、第一 NMOS管(N1)的源極、第二NMOS管(N2)的柵極；所述第一 NMOS管(N1)的漏極連接電壓源(VDD);第二 NMOS管(N2)的源極連接第四NMOS管(N4)的漏極；第三NMOS管(N3)的源極連接第五NMOS管(N5)的漏極和柵極、第四NMOS管(N4)的柵極；第四NMOS管(N4)的源極連接第六NMOS管(N6)的源極；第五NMOS管(N5)的源極接地；第六NMOS管(N6)的源極連接器件管腳(33)，柵極連接控制信號端(EN);電阻(R)串聯(lián)于器件管腳(33)和地之間。
【文檔編號】H03K19/094GK103684417SQ201210340974
【公開日】2014年3月26日 申請日期:2012年9月16日 優(yōu)先權(quán)日:2012年9月16日
【發(fā)明者】余力, 桑園, 吳勇 申請人:鄭州單點(diǎn)科技軟件有限公司