限流電路的制作方法
【專利摘要】本發(fā)明公開了一種限流電路，包括電壓源（VDD）、輸入端（IN）和輸出端（OUT），所述電壓源（VDD）與第一PNP晶體管（P1）的源極和第二PNP晶體管（P2）的源極連接，以及通過電阻（R1）連接至第一PMOS晶體管（P1）的柵極和NMOS晶體管（N1）的漏極；所述輸入端（IN）連接至第一PMOS晶體管（P1）的漏極和第二PMOS晶體管（P2）的柵極；第二PMOS晶體管（P2）與NMOS晶體管（N1）的柵極，并通過恒流源（I1）連接至輸出端（OUT）；所述NPN晶體管（N1）的源極連接至輸出端（OUT）。本發(fā)明的有益效果是：電路結(jié)構(gòu)簡單，自身功耗小，適用于集成電路中應(yīng)用。
【專利說明】限流電路
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及一種限流電路。
【背景技術(shù)】
[0002]在一些便攜式電子電路中，部分的電路所需電流較小，因此就需要對電流進(jìn)行限制?，F(xiàn)有技術(shù)的限流電路一般是通過雙極型晶體管和/或電阻構(gòu)建限流限流電路。這種限流電路自身的功耗較大，在集成電路里雙極型晶體管和/或電阻在半導(dǎo)體集成電路里面所占面積較大，不利于集成電路的應(yīng)用。
【發(fā)明內(nèi)容】
[0003]本發(fā)明的發(fā)明目的在于:針對上述存在的問題，提供一種限流電路。
[0004]本發(fā)明采用的技術(shù)方案是這樣的:一種限流電路，包括電壓源、輸入端和輸出端，還包括第一 PMOS晶體管、第二 PMOS晶體管、電阻、恒流源和NPN晶體管；所述電壓源與第一PNP晶體管的源極和第二 PNP晶體管的源極連接，以及通過電阻連接至第一 PMOS晶體管的柵極和NMOS晶體管的漏極；所述輸入端連接至第一 PMOS晶體管的漏極和第二 PMOS晶體管的柵極;第二 PMOS晶體管與NMOS晶體管的柵極，并通過恒流源連接至輸出端；所述NPN晶體管的源極連接至輸出端。
[0005]在上述的電路中，所述第一 PMOS晶體管和第二 PMOS晶體管為參數(shù)相同的PMOS晶體管。
[0006]綜上所述，由于采用了上述技術(shù)方案，本發(fā)明的有益效果是:電路結(jié)構(gòu)簡單，自身功耗小，適用于集成電路中應(yīng)用。
【專利附圖】
【附圖說明】
[0007]圖1是本發(fā)明限流電路的電路原理圖。
【具體實(shí)施方式】
[0008]下面結(jié)合附圖，對本發(fā)明作詳細(xì)的說明。
[0009]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0010]如圖1所示，是本發(fā)明限流電路的電路原理圖。
[0011]本發(fā)明的一種限流電路，包括電壓源VDD、輸入端IN和輸出端0UT，還包括第一PMOS晶體管P1、第二 PMOS晶體管P2、電阻R1、恒流源Il和NPN晶體管NI ;所述電壓源VDD與第一 PNP晶體管Pl的源極和第二 PNP晶體管P2的源極連接，以及通過電阻Rl連接至第一 PMOS晶體管Pl的柵極和NMOS晶體管NI的漏極；所述輸入端IN連接至第一 PMOS晶體管Pl的漏極和第二 PMOS晶體管P2的柵極；第二 PMOS晶體管P2與NMOS晶體管NI的柵極，并通過恒流源Il連接至輸出端OUT ;所述NPN晶體管NI的源極連接至輸出端OUT。
[0012]在上述電路中，所述第一 PMOS晶體管Pl和第二 PMOS晶體管P2為參數(shù)相同的PMOS
晶體管。
[0013]以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種限流電路，包括電壓源(VDD)、輸入端(IN)和輸出端(OUT)，其特征在于，還包括第一 PMOS晶體管(P1)、第二 PMOS晶體管(P2)、電阻(Rl)、恒流源(Il)和NPN晶體管(NI);所述電壓源(VDD)與第一 PNP晶體管(Pl)的源極和第二 PNP晶體管(P2)的源極連接，以及通過電阻(Rl)連接至第一 PMOS晶體管(Pl)的柵極和NMOS晶體管(NI)的漏極；所述輸入端(IN)連接至第一 PMOS晶體管(Pl)的漏極和第二 PMOS晶體管(P2)的柵極；第二 PMOS晶體管(P2)與NMOS晶體管(NI)的柵極，并通過恒流源(Il)連接至輸出端(OUT);所述NPN晶體管(NI)的源極連接至輸出端(OUT)。
2.根據(jù)權(quán)利要求1所述的一種限流電路，其特征在于，所述第一PMOS晶體管(Pl)和第二 PMOS晶體管(P2)為參數(shù)相同的PMOS晶體管。
【文檔編號】H03K19/094GK103684419SQ201210346205
【公開日】2014年3月26日 申請日期:2012年9月18日 優(yōu)先權(quán)日:2012年9月18日
【發(fā)明者】余力, 吳勇, 桑園 申請人:鄭州單點(diǎn)科技軟件有限公司