專利名稱：電源恢復(fù)電壓探測(cè)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路技術(shù)領(lǐng)域，特別涉及一種電源恢復(fù)電壓探測(cè)器。
背景技術(shù)：
為降低電路的靜態(tài)功耗，現(xiàn)今的集成電路中已大量采用了電源閘控技術(shù)。采用電源閘控能夠降低內(nèi)部電路靜態(tài)功耗的原因?yàn)楫?dāng)閘控MOSFET被關(guān)閉時(shí)，受電源閘控管控的內(nèi)部電路的電壓將會(huì)低于外部電源電壓，從而靜態(tài)電流將會(huì)降低。然而，當(dāng)電源閘控由關(guān)閉變?yōu)殚_(kāi)啟時(shí)，電路隨即進(jìn)入電源恢復(fù)狀態(tài)，外部電源將對(duì)內(nèi)部電路電源進(jìn)行充電(PowerRecovery),以使得內(nèi)部電路的電壓恢復(fù)到能夠使電路正常工作的水平。在這一充電過(guò)程中，外部電源將會(huì)消耗大量的電荷，若電荷的消耗速度過(guò)快就會(huì)有電源噪聲產(chǎn)生，這個(gè)電源噪聲將會(huì)對(duì)未受電源閘控管控的電路造成影響。 為盡量減小外部電源對(duì)內(nèi)部電源充電時(shí)產(chǎn)生的電源噪聲，通常做法為將電源閘控MOSFET分為兩個(gè)一個(gè)尺寸較小驅(qū)動(dòng)能力較弱的MOSFET做電源恢復(fù)之用；另一個(gè)尺寸較大的驅(qū)動(dòng)能力較強(qiáng)的MOSFET做電路工作時(shí)供電之用。其電路原理如圖I所示，圖2為電源恢復(fù)時(shí)的控制時(shí)序。圖I中的MPO為尺寸較小驅(qū)動(dòng)能力較弱的MOSFET，其柵端受信號(hào)“Power_Down”控制；MP1為尺寸較大驅(qū)動(dòng)能力較強(qiáng)的M0SFET，其柵端受信號(hào)“Weak_P0Wer”控制。當(dāng)電路進(jìn)入電源恢復(fù)狀態(tài)時(shí)，信號(hào)“PoWer_DoWn”首先變?yōu)檫壿嫛?”，MPO開(kāi)啟，電源Vdd通過(guò)MPO對(duì)內(nèi)部電源(Internal_Power)進(jìn)行充電。當(dāng)內(nèi)部電源被充高到一定程度，比如95%Vdd,此時(shí)信號(hào)“Weak_P0Wer”變?yōu)檫壿嫛?”，雖然之后內(nèi)部電源的充電速度會(huì)加快，但由于此前已經(jīng)恢復(fù)到了一個(gè)較高的電壓，之后的快速充電只會(huì)消耗很少量的電荷，外部電源不會(huì)有電源噪聲產(chǎn)生。由以上描述可知，沒(méi)有電源噪聲產(chǎn)生的前提為當(dāng)內(nèi)部電源上升到足夠高時(shí)信號(hào)“Weak_PoWer”才能夠被拉低，否則電源噪聲很難避免。電源恢復(fù)電路設(shè)計(jì)的難點(diǎn)即為如何設(shè)計(jì)出一種既簡(jiǎn)單又有足夠精度的內(nèi)部電壓探測(cè)電路，保證如圖I所示的電路中的控制信號(hào)“Weak_P0Wer ”只有在電壓上升到足夠高時(shí)才由高變?yōu)榈?。傳統(tǒng)上電源電壓恢復(fù)時(shí)的內(nèi)部電壓探測(cè)電路采用施密特觸發(fā)器(SchmittTrigger)組成，其具體實(shí)現(xiàn)具有兩種方式，分別如圖3和圖4所示。圖3與圖4電路的區(qū)別為圖3的第一級(jí)為反相器，第二級(jí)為施密特觸發(fā)器，信號(hào)“P0Wer_D0Wn”作為第一級(jí)反相器的輸入且反相器的電源為內(nèi)部電源(InternalPower)，當(dāng)“P0Wer_D0Wn”為邏輯“0”且內(nèi)部電源電壓足夠高時(shí)，施密特觸發(fā)器才會(huì)被翻轉(zhuǎn)從而將信號(hào)“Weak_PoWer”拉為低電壓；圖4的第一級(jí)為施密特觸發(fā)器且其電源為內(nèi)部電源，第二級(jí)為反相器，反相器以外部電源Vdd作為電源，與圖3電路相同，“P0Wer_D0Wn”變?yōu)椤?”后內(nèi)部電源只有升高到足夠高度才能將反相器翻轉(zhuǎn)將“Weak_PoWer”變?yōu)椤癘”。上述圖3和圖4所示的現(xiàn)有的內(nèi)部電壓探測(cè)電路存在如下缺陷I、施密特觸發(fā)器的探測(cè)電壓難以達(dá)到期望的數(shù)值，例如一般希望探測(cè)電壓在90%Vdd以上，但在深亞微米工藝中，施密特觸發(fā)器翻轉(zhuǎn)電壓至多只能達(dá)到大約80%Vdd。2、施密特觸發(fā)器的探測(cè)電壓隨半導(dǎo)體工藝、溫度、電源電壓的變化會(huì)產(chǎn)生較大的偏差，其原因?yàn)槭┟芴赜|發(fā)器的翻轉(zhuǎn)電壓與MOSFET的閾值電壓Vt密切相關(guān)，而眾所周知，Vt是一個(gè)與工藝、溫度、電壓十分相關(guān)的參數(shù)。因此，施密特觸發(fā)器無(wú)法準(zhǔn)確地探測(cè)內(nèi)部電源的電壓到達(dá)較高的電壓值。名詞解釋電源閘控(Power Gating或Power Switch):為降低芯片的靜態(tài)功耗,芯片內(nèi)部分或全部電路的電源或地通過(guò)一個(gè)通常由MOSFET構(gòu)成的開(kāi)關(guān)控制起來(lái)。當(dāng)芯片處于工作狀態(tài)時(shí)，這個(gè)開(kāi)關(guān)開(kāi)啟，外部電源對(duì)芯片內(nèi)電路正常供電；當(dāng)芯片處于非工作狀態(tài)時(shí)，可以將這個(gè)開(kāi)關(guān)全部或部分關(guān)閉，這樣芯片內(nèi)部電路與外部電源的聯(lián)系減弱或完全斷絕，從而達(dá)到降低靜態(tài)功耗的目的。 電源噪聲(Power Noise):由于某種原因造成的電源電壓的抖動(dòng)。當(dāng)這種抖動(dòng)過(guò)大時(shí)，有可能造成集成電路的錯(cuò)誤動(dòng)作或失效。施密特觸發(fā)器(Schmitt Trigger):—種邏輯功能與反相器類似的電路,當(dāng)輸入為0時(shí)，輸出為I ;當(dāng)輸入為I時(shí)，輸出為O。但其與反相器的不同之處在于反相器的翻轉(zhuǎn)不論是由I到0的翻轉(zhuǎn)還是由0到I的翻轉(zhuǎn)均發(fā)生在輸入電壓大約等于電源電壓的1/2時(shí)，而施密特觸發(fā)器由0到I的翻轉(zhuǎn)發(fā)生在輸入降低到非常接近0電壓時(shí)，由I到0的翻轉(zhuǎn)卻發(fā)生在輸入上升到非常接近電源電壓Vdd時(shí)。

發(fā)明內(nèi)容
(一)要解決的技術(shù)問(wèn)題本發(fā)明要解決的技術(shù)問(wèn)題是如何準(zhǔn)確地探測(cè)內(nèi)部電源的電壓到達(dá)較高的電壓值。(二)技術(shù)方案為解決上述技術(shù)問(wèn)題，本發(fā)明提供了一種電源恢復(fù)電壓探測(cè)器，包括輸入電路、電容耦合電壓產(chǎn)生電路、脈沖產(chǎn)生電路、感應(yīng)放大器及RS觸發(fā)器；所述輸入電路用于將外部電源信號(hào)傳輸至所述電容耦合電壓產(chǎn)生電路，所述電容耦合電壓產(chǎn)生電路用于將所述外部電源信號(hào)轉(zhuǎn)換成電容耦合電壓信號(hào)，并將所述電容耦合電壓信號(hào)分別傳輸至脈沖產(chǎn)生電路及所述感應(yīng)放大器的第一輸入端，所述脈沖產(chǎn)生電路用于根據(jù)所述電容耦合電壓信號(hào)產(chǎn)生脈沖信號(hào)，并將所述脈沖信號(hào)傳輸至所述感應(yīng)放大器的啟動(dòng)端，所述感應(yīng)放大器的第二輸入端連接內(nèi)部電源，輸出端Q和QB分別連接所述RS觸發(fā)器的兩個(gè)輸入端，所述外部電源信號(hào)通過(guò)第一反相器連接所述RS觸發(fā)器的一個(gè)輸入端，所述RS觸發(fā)器輸出信號(hào)反饋連接至所述輸入電路，并通過(guò)第二反相器輸出。其中，所述輸入電路包括第三反相器和三輸入的或非門，時(shí)鐘信號(hào)通過(guò)所述第三反相器連接至所述三輸入的或非門的第一輸入端，所述三輸入的或非門的第二輸入端連接所述外部電源信號(hào)，第三輸入端連接所述RS觸發(fā)器的輸出端，所述三輸入的或非門的輸出端連接所述電容耦合電壓產(chǎn)生電路。其中，所述電容耦合電壓產(chǎn)生電路包括第四反相器、第一NMOS管、第二NMOS管和PMOS管，所述第一 NMOS管的柵極和第二 NMOS管的柵極均連接所述PMOS管的漏極，且連接至所述感應(yīng)放大器的第一輸入端，所述PMOS管的柵極和第四反相器的輸入端均連接所述三輸入的或非門的輸出端，所述PMOS管的源極連接外部電源，所述第四反相器的輸出端與第一 NMOS管的源漏極連接，且與所述脈沖產(chǎn)生電路連接，第二 NMOS管的源漏極接地。其中，所述電容耦合電壓產(chǎn)生電路包括第四反相器、第一PMOS管、第二PMOS管和第三PMOS管，所述第一 PMOS管的源漏極和第二 PMOS管的源漏極均連接所述第三PMOS管的漏極，且連接至所述感應(yīng)放大器的第一輸入端，所述第三PMOS管的柵極和第四反相器的輸入端均連接所述三輸入的或非門的輸出端，所述第三PMOS管的源極連接外部電源，所述第四反相器的輸出端與第一 PMOS管的柵極連接，且與所述脈沖產(chǎn)生電路連接，第二 PMOS管的柵極接地。
其中，所述脈沖產(chǎn)生電路包括第五反相器、第六反相器、第七反相器和與非門，所述第五反相器、第六反相器和第七反相器依次連接，第七反相器的輸出端連接所述與非門的第一輸入端，所述第五反相器的輸入端和所述與非門的第二輸入端連接所述電容稱合電壓產(chǎn)生電路，所述與非門的輸出端連接所述感應(yīng)放大器的啟動(dòng)端。其中，所述第五反相器的輸入端和所述與非門的第二輸入端通過(guò)若干延時(shí)反相器連接所述第四反相器的輸出端；所述與非門的輸出端通過(guò)第八反相器連接所述感應(yīng)放大器的啟動(dòng)端。其中，還包括時(shí)鐘產(chǎn)生器，所述時(shí)鐘產(chǎn)生器的第一輸入端連接所述RS觸發(fā)器的輸出端，第二輸入端連接所述外部電源信號(hào)，輸出端連接所述輸入電路。其中，所述RS觸發(fā)器中包括一個(gè)三輸入的與非門，所述外部電源信號(hào)通過(guò)第一反相器連接所述三輸入的與非門的其中一個(gè)輸入端。其中，所述感應(yīng)放大器為鎖存式感應(yīng)放大器。(三)有益效果本發(fā)明的電源恢復(fù)電壓探測(cè)器能夠準(zhǔn)確地探測(cè)內(nèi)部電源的電壓到達(dá)較高的電壓值。


圖I是現(xiàn)有技術(shù)中的一種電源閘控電路示意圖；圖2是圖I電路的時(shí)序圖；圖3是現(xiàn)有技術(shù)中的一種基于施密特觸發(fā)器的內(nèi)部電壓探測(cè)電路；圖4是現(xiàn)有技術(shù)中的另一種基于施密特觸發(fā)器的內(nèi)部電壓探測(cè)電路；圖5是本發(fā)明實(shí)施例的一種電源恢復(fù)電壓探測(cè)器電路結(jié)構(gòu)示意圖；圖6是圖5中采用的鎖存型感應(yīng)放大器電路結(jié)構(gòu)示意圖；圖7是圖5電路的時(shí)序圖；圖8是本發(fā)明實(shí)施例的另一種電源恢復(fù)電壓探測(cè)器電路結(jié)構(gòu)示意圖；圖9是本發(fā)明實(shí)施例的又一種電源恢復(fù)電壓探測(cè)器電路結(jié)構(gòu)示意圖。
具體實(shí)施例方式下面結(jié)合附圖和實(shí)施例，對(duì)本發(fā)明的具體實(shí)施方式
作進(jìn)一步詳細(xì)描述。以下實(shí)施例用于說(shuō)明本發(fā)明，但不用來(lái)限制本發(fā)明的范圍。
實(shí)施例I本實(shí)施例的電源恢復(fù)電壓探測(cè)器電路如圖5所示，包括輸入電路、電容耦合電壓產(chǎn)生電路、脈沖產(chǎn)生電路、感應(yīng)放大器SA及RS觸發(fā)器。輸入電路用于將外部電源信號(hào)傳輸至電容耦合電壓產(chǎn)生電路，電容耦合電壓產(chǎn)生電路用于將外部電源信號(hào)轉(zhuǎn)換成電容耦合電壓信號(hào)，并將電容耦合電壓信號(hào)分別傳輸至脈沖產(chǎn)生電路及感應(yīng)放大器SA的第一輸入端。脈沖產(chǎn)生電路用于根據(jù)電容耦合電壓信號(hào)產(chǎn)生脈沖信號(hào)，并將脈沖信號(hào)傳輸至感應(yīng)放大器SA的啟動(dòng)端，感應(yīng)放大器SA的第二輸入端連接內(nèi)部電源，輸出端Q和QB分別連接RS觸發(fā)器的兩個(gè)輸入端。外部電源信號(hào)通過(guò)第一反相器Il連接RS觸發(fā)器的一個(gè)輸入端。RS觸發(fā)器輸出信號(hào)反饋連接至輸入電路 ，并通過(guò)第二反相器12輸出。RS觸發(fā)器SA有一個(gè)兩輸入的與非門NANDl和三輸入的與非門NAND2組成，SA的輸出端Q和QB分別連接與非門NANDl的第一輸入端和與非門NAND2的第一輸入端。外部電源信號(hào)通過(guò)第一反相器Il連接與非門NAND2的第二輸入端，RS觸發(fā)器的輸出端為與非門NANDl的輸出端，將輸出信號(hào)反饋至輸入電路。其中，感應(yīng)放大器SA為鎖存式感應(yīng)放大器，結(jié)構(gòu)如圖6所示，也可以是其它類型的感應(yīng)放大器。本實(shí)施例中，輸入電路包括第三反相器13和三輸入的或非門N0R。時(shí)鐘信號(hào)CK通過(guò)第三反相器13連接至三輸入的或非門NOR的第一輸入端。三輸入的或非門NOR的第二輸入端連接外部電源信號(hào)Power_Down,第三輸入端連接RS觸發(fā)器的輸出端，即與非門NANDl的輸出端，三輸入的或非門NOR的輸出端連接電容耦合電壓產(chǎn)生電路。本實(shí)施例中，電容耦合電壓產(chǎn)生電路包括第四反相器14、第一 NMOS管麗I、第二NMOS管MN2和PMOS管MPO。MNl的柵極和MN2的柵極均連接MPO的漏極，且連接至感應(yīng)放大器SA的第一輸入端。MPO的柵極和第四反相器14的輸入端均連接三輸入的或非門NOR的輸出端，MPO的源極連接外部電源，其電壓為Vdd。第四反相器14的輸出端和麗I的源漏極連接，且與脈沖產(chǎn)生電路連接，MN2的源漏極接地。本實(shí)施例中，脈沖產(chǎn)生電路包括第五反相器15、第六反相器16、第七反相器17和與非門NAND0。第五反相器15、第六反相器16和第七反相器17依次連接，第七反相器17的輸出端連接與非門NANDO的第一輸入端,第五反相器15的輸入端和與非門NANDO的第二輸入端連接電容耦合電壓產(chǎn)生電路，與非門NANDO的輸出端連接感應(yīng)放大器SA的啟動(dòng)端。其中，第五反相器15的輸入端和與非門NANDO的第二輸入端通過(guò)若干反相器19"! 11連接第四反相器14的輸出端。與非門NANDO的輸出端通過(guò)第八反相器18連接感應(yīng)放大器的啟動(dòng)端。本實(shí)施例的電源恢復(fù)電壓探測(cè)器工作原理如下其輸入信號(hào)為外部電源信號(hào)“Power_Down”和時(shí)鐘信號(hào)“CK” ；其輸出為“Weak_Power，，。當(dāng)“PoWer_Down”為I時(shí)，整個(gè)電路處于非工作狀態(tài)，RS觸發(fā)器，輸出“Weak_Power”被置為I ;內(nèi)部節(jié)點(diǎn)“ChargeB”為0，因此PMOS “MP0”處于開(kāi)啟狀態(tài)，節(jié)點(diǎn)“V_NBST”電壓保持為外部電源電壓Vdd。當(dāng)“P0Wer_D0Wn”變?yōu)?且“CK”由0變?yōu)镮時(shí)，電路將被啟動(dòng)，電路的工作時(shí)序如圖7所示I) “ChargeB” 變?yōu)?1，關(guān)閉 PMOS “MP0” ；2)“NBST”變?yōu)?，通過(guò)電容耦合效應(yīng)，“V_NBST”的電壓會(huì)降低一定的數(shù)值，若NMOS管麗I和麗2的柵端電容相較“V_NBST”的其它部分寄生電容較大，耦合后“V_NBST”電壓
值Vnbst大約為
權(quán)利要求
1.一種電源恢復(fù)電壓探測(cè)器，其特征在于，包括輸入電路、電容耦合電壓產(chǎn)生電路、脈沖產(chǎn)生電路、感應(yīng)放大器及RS觸發(fā)器；所述輸入電路用于將外部電源信號(hào)傳輸至所述電容耦合電壓產(chǎn)生電路，所述電容耦合電壓產(chǎn)生電路用于將所述外部電源信號(hào)轉(zhuǎn)換成電容耦合電壓信號(hào)，并將所述電容耦合電壓信號(hào)分別傳輸至脈沖產(chǎn)生電路及所述感應(yīng)放大器的第一輸入端，所述脈沖產(chǎn)生電路用于根據(jù)所述電容耦合電壓信號(hào)產(chǎn)生脈沖信號(hào)，并將所述脈沖信號(hào)傳輸至所述感應(yīng)放大器的啟動(dòng)端，所述感應(yīng)放大器的第二輸入端連接內(nèi)部電源，輸出端Q和QB分別連接所述RS觸發(fā)器的兩個(gè)輸入端，所述外部電源信號(hào)通過(guò)第一反相器連接所述RS觸發(fā)器的一個(gè)輸入端，所述RS觸發(fā)器輸出信號(hào)反饋連接至所述輸入電路，并通過(guò)第二反相器輸出。
2.如權(quán)利要求I所述的電源恢復(fù)電壓探測(cè)器，其特征在于，所述輸入電路包括第三反相器和三輸入的或非門，時(shí)鐘信號(hào)通過(guò)所述第三反相器連接至所述三輸入的或非門的第一輸入端，所述三輸入的或非門的第二輸入端連接所述外部電源信號(hào)，第三輸入端連接所述 RS觸發(fā)器的輸出端，所述三輸入的或非門的輸出端連接所述電容耦合電壓產(chǎn)生電路。
3.如權(quán)利要求2所述的電源恢復(fù)電壓探測(cè)器，其特征在于，所述電容耦合電壓產(chǎn)生電路包括第四反相器、第一 NMOS管、第二 NMOS管和PMOS管，所述第一 NMOS管的柵極和第二 NMOS管的柵極均連接所述PMOS管的漏極，且連接至所述感應(yīng)放大器的第一輸入端，所述PMOS管的柵極和第四反相器的輸入端均連接所述三輸入的或非門的輸出端，所述PMOS管的源極連接外部電源，所述第四反相器的輸出端與第一 NMOS管的源漏極連接，且與所述脈沖產(chǎn)生電路連接，第二 NMOS管的源漏極接地。
4.如權(quán)利要求2所述的電源恢復(fù)電壓探測(cè)器，其特征在于，所述電容耦合電壓產(chǎn)生電路包括第四反相器、第一 PMOS管、第二 PMOS管和第三PMOS管，所述第一 PMOS管的源漏極和第二 PMOS管的源漏極均連接所述第三PMOS管的漏極，且連接至所述感應(yīng)放大器的第一輸入端，所述第三PMOS管的柵極和第四反相器的輸入端均連接所述三輸入的或非門的輸出端，所述第三PMOS管的源極連接外部電源，所述第四反相器的輸出端與第一PMOS管的柵極連接，且與所述脈沖產(chǎn)生電路連接，第二 PMOS管的柵極接地。
5.如權(quán)利要求3或4所述的電源恢復(fù)電壓探測(cè)器，其特征在于，所述脈沖產(chǎn)生電路包括第五反相器、第六反相器、第七反相器和與非門，所述第五反相器、第六反相器和第七反相器依次連接，第七反相器的輸出端連接所述與非門的第一輸入端，所述第五反相器的輸入端和所述與非門的第二輸入端連接所述電容耦合電壓產(chǎn)生電路，所述與非門的輸出端連接所述感應(yīng)放大器的啟動(dòng)端。
6.如權(quán)利要求5所述的電源恢復(fù)電壓探測(cè)器，其特征在于，所述第五反相器的輸入端和所述與非門的第二輸入端通過(guò)若干延時(shí)反相器連接所述第四反相器的輸出端；所述與非門的輸出端通過(guò)第八反相器連接所述感應(yīng)放大器的啟動(dòng)端。
7.如權(quán)利要求I所述的電源恢復(fù)電壓探測(cè)器，其特征在于，還包括時(shí)鐘產(chǎn)生器，所述時(shí)鐘產(chǎn)生器的第一輸入端連接所述RS觸發(fā)器的輸出端，第二輸入端連接所述外部電源信號(hào)，輸出端連接所述輸入電路。
8.如權(quán)利要求I所述的電源恢復(fù)電壓探測(cè)器，其特征在于，所述RS觸發(fā)器中包括一個(gè)三輸入的與非門，所述外部電源信號(hào)通過(guò)第一反相器連接所述三輸入的與非門的其中一個(gè)輸入端。
9.如權(quán)利要求I所述的電源恢復(fù)電壓探測(cè)器，其特征在于，所述感應(yīng)放大器為鎖存式感應(yīng)放大器。
全文摘要
本發(fā)明公開(kāi)了一種電源恢復(fù)電壓探測(cè)器，涉及集成電路技術(shù)領(lǐng)域，包括輸入電路、電容耦合電壓產(chǎn)生電路、脈沖產(chǎn)生電路、感應(yīng)放大器及RS觸發(fā)器。本發(fā)明的電源恢復(fù)電壓探測(cè)器能夠準(zhǔn)確地探測(cè)內(nèi)部電源的電壓到達(dá)較高的電壓值。
文檔編號(hào)H03K3/3565GK102970005SQ20121036141
公開(kāi)日2013年3月13日 申請(qǐng)日期2012年9月25日 優(yōu)先權(quán)日2012年9月25日
發(fā)明者王林, 鄭堅(jiān)斌 申請(qǐng)人:蘇州兆芯半導(dǎo)體科技有限公司