專利名稱：抗輻射電平移位的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體涉及電子裝置，且更特別地，涉及用于抗輻射電平移位的系統(tǒng)和方法。
背景技術(shù)：
外太空已經(jīng)被證明對(duì)于電子電路而言是一種苛刻的環(huán)境。當(dāng)人造衛(wèi)星、航天飛機(jī)、航天探測(cè)器等離開(kāi)地球大氣層時(shí)，他們攜帶的電子設(shè)備開(kāi)始遭受離子化輻射，其水平/程度遠(yuǎn)遠(yuǎn)高于地球表面附近發(fā)現(xiàn)的那些。已經(jīng)知道，這些高輻射水平改變集成電路內(nèi)的部件的邏輯狀態(tài)，這會(huì)繼而導(dǎo)致性能退化，甚至是災(zāi)難性的失效。離子化輻射也在其他環(huán)境中呈現(xiàn)出問(wèn)題，例如，核設(shè)施(例如，由于輻射材料的存在)、X光室、粒子加速器等。
一般來(lái)說(shuō)，離子化輻射包括粒子和/或電磁波，其包含足夠的能量使電子從原子或分子脫離，因此“離子化”它們。離子化粒子的例子包括alpha粒子、beta粒子、中子、宇宙射線等。這些類型的粒子典型地具有比其他較低水平類型的輻射(例如可見(jiàn)光，紅外線光，無(wú)線電波等)更高的能量。在一些情況下，屏蔽封裝可以被用來(lái)保護(hù)集成電路免于暴露于輻射。屏蔽封裝的效果根據(jù)其具體設(shè)計(jì)、材料等會(huì)變化很大。然而根據(jù)經(jīng)驗(yàn)來(lái)說(shuō)，采用較重、體積較大的封裝實(shí)現(xiàn)較好的屏蔽。在其他情況下，為了減少他們對(duì)輻射的敏感度，可以增加在集成電路內(nèi)制造的器件(例如，晶體管等)的物理尺寸。通常，器件的尺寸越大，其對(duì)輻射的免疫力或耐受力就越好。然而，大的器件尺寸也增加了電容，因此降低了集成電路能夠操作的速度。

發(fā)明內(nèi)容
公開(kāi)一種用于抗輻射電平移位的系統(tǒng)和方法。在一些實(shí)施例中，裝置可以包括第一電路和第二電路，第一電路被配置為操作在第一電壓域中，第二電路被配置為操作在不同于該第一電壓域的第二電壓域中。該裝置還可以包括耦合于第一電路的多個(gè)電平移位器，多個(gè)電平移位器中的每一個(gè)被配置為接收來(lái)自第一電路的第一電壓域中的數(shù)據(jù)信號(hào)并產(chǎn)生第二電壓域中的轉(zhuǎn)換的數(shù)據(jù)信號(hào)。在一些情況下，轉(zhuǎn)換的數(shù)據(jù)信號(hào)中的至少一個(gè)可以不同于轉(zhuǎn)換的數(shù)據(jù)信號(hào)中的另一個(gè)，例如，由于暴露于輻射等。該裝置可以進(jìn)一步包括耦合于多個(gè)電平移位器的邏輯電路。邏輯電路可以被配置為從多個(gè)電平移位器接收轉(zhuǎn)換的數(shù)據(jù)信號(hào)，基于選定數(shù)量的轉(zhuǎn)換的數(shù)據(jù)信號(hào)確定輸出信號(hào)，并向第二電路提供第二電壓域中的輸出信號(hào)。在一些情況下，多個(gè)電平移位器可以包括三個(gè)電平移位器，使得選定數(shù)量的轉(zhuǎn)換的數(shù)據(jù)信號(hào)包括兩個(gè)(或所有三個(gè))轉(zhuǎn)換的數(shù)據(jù)信號(hào)。同樣，電平移位器中的至少一個(gè)相對(duì)于至少兩個(gè)其他電平移位器可以以非線性方式物理布置(例如，不是在一條直線上)。當(dāng)其設(shè)計(jì)允許兩個(gè)或更多個(gè)平面時(shí)(例如，三維布局)，電平移位器中的至少一個(gè)可以被放置在不同于其他電平移位器的平面上。通過(guò)這種方式，單輻射事件一次不太可能影響所有電平移位器。在一個(gè)實(shí)施例中，邏輯電路可以操作在“多數(shù)表決”模式中并且可以包括例如三個(gè)與門(mén)以及耦合于三個(gè)與門(mén)的輸出的或門(mén)。在那種情形下，第一電平移位器的輸出可以耦合到第一與門(mén)的第一輸入并且耦合到第二與門(mén)的第一輸入，第二電平移位器的輸出可以耦合到第一與門(mén)的第二輸入并且I禹合到第三與門(mén)的第一輸入，第三電平移位器的輸出可以I禹合到第二與門(mén)的第二輸入并且耦合到第三與門(mén)的第二輸入。在具有三個(gè)電平移位器的情形中，例如，三個(gè)電平移位器中的至少兩個(gè)(即電平移位器的多數(shù))會(huì)需要指示邏輯電平變化，以便邏輯電路的輸出也指示或者確認(rèn)邏輯電平變化。在另一個(gè)實(shí)施例中，邏輯電路可以操作在“全票表決”模式中并且可以包括例如兩個(gè)與門(mén)。在那種情形中，第一電平移位器的輸出可以耦合到第一與門(mén)的第一輸入，第二電平移位器的輸出可以I禹合到第一與門(mén)的第二輸入，第一與門(mén)的輸出可以I禹合到第二與門(mén)的第一輸入，第三電平移位器的輸出可以I禹合到第二與門(mén)的第二輸入。在具有三個(gè)電平移位器的情形中，例如，所有三個(gè)電平移位器會(huì)需要指示邏輯電平變化，以便邏輯電路的輸出也指示或確認(rèn)邏輯電平變化。在一些情況下，操作在“全票表決”模式還進(jìn)一步減少了電路對(duì)離子化輻射的敏感度。 在某些實(shí)施例中，邏輯電路可以包括可編程電路。例如，可編程電路可以被配置為分配第一權(quán)重給第一轉(zhuǎn)換的數(shù)據(jù)信號(hào)，分配第二權(quán)重給第二轉(zhuǎn)換的數(shù)據(jù)信號(hào)，和/或分配第三權(quán)重給第三轉(zhuǎn)換的數(shù)據(jù)信號(hào)。每個(gè)權(quán)重可以彼此不相同和/或可以是電平移位器的物理放置以及他們各自對(duì)輻射事件的敏感度的函數(shù)。此外，可編程電路可以可選擇性地設(shè)置來(lái)操作在多數(shù)表決模式或全票表決模式。在一些實(shí)施例中，集成電路可以包括多個(gè)電平移位器，多個(gè)電平移位器中的每一個(gè)被配置為接收第一電壓域中的相同邏輯電平并輸出第二電壓域中的候選邏輯電平。同樣，候選邏輯電平中的至少一個(gè)可以是不同于候選邏輯電平中的另一個(gè)，例如，由于暴露于輻射。該集成電路還可以包括耦合于多個(gè)電平移位器的表決電路，其中表決電路被配置為評(píng)估候選邏輯電平并且至少部分基于該評(píng)估而輸出選定的邏輯電平。 在其他實(shí)施例中，一種方法可以包括響應(yīng)于接收到來(lái)自第一和第二電平移位器的第一邏輯電平，提供具有第一邏輯電平的輸出信號(hào)，第一和第二電平移位器耦合于被配置為操作在第一電壓域中的電路，輸出信號(hào)處于第二電壓域中。該方法還可以包括響應(yīng)于接收到來(lái)自第一電平移位器的第一邏輯電平以及來(lái)自第二電平移位器的第二邏輯電平，保持輸出信號(hào)在第一邏輯電平，第二電平移位器遭受離子化輻射事件。附加的或替換地，該方法可以包括響應(yīng)于除了接收到來(lái)自第一電平移位器的第一邏輯電平之外，接收到來(lái)自第三電平移位器的第一邏輯電平，保持輸出在第一邏輯電平。在一些情形中，該方法可以進(jìn)一步包括響應(yīng)于接收到來(lái)自第一和第二電平移位器的第二邏輯電平，切換輸出到第二邏輯電平。


在這樣概括性電描述了本發(fā)明之后，現(xiàn)在將參考附圖，其中圖I是根據(jù)一些實(shí)施例的受到離子化輻射的DC-DC轉(zhuǎn)換器內(nèi)的電平移位器的框圖。圖2是根據(jù)一些實(shí)施例的雙重電平移位電路的框圖。圖3是根據(jù)一些實(shí)施例的邏輯電路的框圖。圖4是根據(jù)一些實(shí)施例的三重電平移位器的框圖。
圖5是根據(jù)一些實(shí)施例的被配置為操作在多數(shù)表決模式中的表決電路的框圖。圖6是根據(jù)一些實(shí)施例的被配置為操作在全票表決模式中的表決電路的框圖。圖7是根據(jù)一些實(shí)施例的一種用于執(zhí)行抗輻射電平移位的方法的流程圖。圖8是根據(jù)一些實(shí)施例的系統(tǒng)、電路或裝置的框圖。
具體實(shí)施例方式下文中將參考附圖更完整地描述本發(fā)明。然而本發(fā)明可以體現(xiàn)為許多不同的形式，并且不應(yīng)被視為局限于這里舉出的實(shí)施例。而是，提供這些實(shí)施例是為了使得本公開(kāi)是充分且完整的，并且將本發(fā)明的范圍全面地傳達(dá)給本領(lǐng)域技術(shù)人員。本領(lǐng)域技術(shù)人員將能夠使用本發(fā)明的各種實(shí)施例。圖I是根據(jù)一些實(shí)施例的受到離子化輻射160的DC-DC轉(zhuǎn)換器的框圖。如圖所·示，電平移位電路100稱合于高壓側(cè)邏輯(high-side logic) 110和低壓側(cè)邏輯(low-sidelogic) 120。高壓側(cè)邏輯110耦合于電荷泵130以及高壓側(cè)開(kāi)關(guān)140。同時(shí)，低壓側(cè)邏輯120耦合于低壓側(cè)開(kāi)關(guān)150。在一些實(shí)現(xiàn)中，開(kāi)關(guān)140和150可以包括場(chǎng)效應(yīng)晶體管(FET)，例如金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)，結(jié)型場(chǎng)效應(yīng)晶體管(JFET)等。在給定時(shí)間，低壓側(cè)邏輯120可以控制低壓側(cè)開(kāi)關(guān)150來(lái)在OUTPUT引腳輸出信號(hào)，而高壓側(cè)邏輯110關(guān)閉高壓側(cè)開(kāi)關(guān)140。接著，在隨后的時(shí)間，高壓側(cè)邏輯120可以使高壓側(cè)開(kāi)關(guān)140在OUTPUT引腳輸出不同的信號(hào)，而低壓側(cè)邏輯120關(guān)閉低壓側(cè)開(kāi)關(guān)150。在一些情形中，低通濾波器(未示出)可以耦合到OUTPUT引腳，從而在那個(gè)引腳產(chǎn)生DC電壓。低壓側(cè)邏輯120以第一電壓Vdd操作(即，在第一電壓域內(nèi))，而高壓側(cè)邏輯110以由電荷泵130提供的第二電壓BOOT操作(即，在第二電壓域內(nèi))。在一些情形中，第二電壓的值可以高于第一電壓(即，BOOT可以是5V且Vdd可以是3. 3V等)。因此，電平移位電路100可以提供一種接口，用于將一個(gè)或多個(gè)數(shù)據(jù)信號(hào)從低壓側(cè)邏輯120的電壓域傳遞到高壓側(cè)邏輯110的電壓域，反之亦然。例如，在正常條件下，如果電平移位器100接收來(lái)自低壓側(cè)邏輯120的具有3. 3V信號(hào)的邏輯電平“1”，那么電平移位器100可以輸出相同的電平(即，“I”)給高壓側(cè)邏輯110，但是輸出信號(hào)將是5V信號(hào)。然而一般來(lái)說(shuō)，電平移位電路100中的某些特征或器件，包括晶體管、電阻器、邏輯門(mén)等，以及這些不同元件之間的連接，在一些應(yīng)用中會(huì)受到離子化輻射160。此外，已經(jīng)發(fā)現(xiàn)，電平移位電路100的輸出對(duì)單事件翻轉(zhuǎn)160特別敏感，至少部分歸咎于它的低電容本質(zhì)，其繼而由操作需求(例如，速度)決定。因此，當(dāng)受到由輻射引起的重離子時(shí)，電平移位器100的輸出會(huì)錯(cuò)誤地或非故意地提供與其輸入的邏輯電平(在第一電壓域中)不同的邏輯電平(在第二電壓域中)。例如，假設(shè)如下情形，低壓側(cè)邏輯120關(guān)閉低電平開(kāi)關(guān)150，并通過(guò)電平移位電路發(fā)送包含邏輯電平“I”的數(shù)據(jù)信號(hào)，以此用信號(hào)通知高壓側(cè)邏輯Iio打開(kāi)高壓側(cè)開(kāi)關(guān)140，該邏輯電平“I”順便地將處于Vdd電壓域中。如果重離子轟擊電平移位電路100，它會(huì)引起不同的邏輯電平(例如，BOOT電壓域中的“O”)被輸出到高壓側(cè)邏輯110，其繼而會(huì)被高壓側(cè)邏輯110解釋為保持高電平開(kāi)關(guān)140關(guān)閉的信息，從而在DC-DC轉(zhuǎn)換器的OUTPUT引腳上引起非預(yù)期的電壓電平。相反，在一些情形中，離子化輻射會(huì)導(dǎo)致高電平開(kāi)關(guān)140和低電平開(kāi)關(guān)150同時(shí)被打開(kāi)，從而還在DC-DC轉(zhuǎn)換器的輸出處產(chǎn)生嚴(yán)重的性能問(wèn)題。
在一些實(shí)施例中，圖I的DC-DC轉(zhuǎn)換器可以包括任何負(fù)載點(diǎn)DC-DC器件，例如插入式電源模塊，DC/DC控制器(具有外部或集成的FET)，無(wú)電感DC/DC調(diào)節(jié)器等。然而更一般地，圖I的DC-DC轉(zhuǎn)換器可以被任何包括操作在不同電壓域的兩個(gè)或更多個(gè)邏輯塊的器件或集成電路(例如，微處理器，存儲(chǔ)器，外圍設(shè)備，接口等)替換。因此，在各種應(yīng)用中，電平移位電路100可以包括任何被配置為執(zhí)行在兩個(gè)或更多個(gè)不同電壓域之間的電平轉(zhuǎn)換的電子器件?，F(xiàn)在轉(zhuǎn)向圖2，根據(jù)一些實(shí)施例描述了一種雙重電平移位電路的框圖。如所示，兩個(gè)電平移位器200和210各自耦合到或連接到一對(duì)參考電壓REFl和REF2、一對(duì)不同的電壓Vl和V2以及邏輯電路220。例如，REFl和Vl的組合可以用在第一電壓域中，REF2和V2的組合可以用在第二電壓域中。INPUT信號(hào)(在圖I中也示出了)可以到達(dá)第一電壓域并獨(dú)立地被電平移位器200和210中的每一個(gè)轉(zhuǎn)換。邏輯電路220可以評(píng)估電平移位器各自的輸出并在第二電壓域中提供OUTPUT信號(hào)(在圖I中也示出了)。無(wú)離子化輻射時(shí)，第一和第二電平移位器200和210中的每一個(gè)通常將輸出相同 的邏輯電平，并且該相同的邏輯電平將對(duì)應(yīng)于在INPUT接收的邏輯電平(即使具有不同電壓)。例如，如果INPUT包含邏輯電平“0”，那么第一和第二電平移位器200和210至邏輯電路220的輸出(INl和IN2)將包含相同的邏輯電平“O”。然而，如果第一或第二電平移位器200和210中的一個(gè)受到離子化輻射，那么那些輸出會(huì)彼此不同。例如，如果第二電平移位器210被重離子轟擊，它可能輸出邏輯電平“ I ”，而第一電平移位器200可能仍然輸出邏輯電平“O”。在那種情形中，邏輯電路220接著會(huì)做決定，在OUTPUT處提供哪一個(gè)邏輯電平，如下面更詳細(xì)地描述。參考圖3，根據(jù)一些實(shí)施例描述邏輯電路220的框圖。如所示，邏輯電路220包括耦合到第一和第二電平移位器200和210的輸出的與門(mén)(AND)300。因此，只有第一和第二電平移位器200和210的輸出(INl和IN2)都是“I”時(shí)，邏輯電路220的輸出才是邏輯“I”。假設(shè)，出于說(shuō)明的目的，第一和第二電平移位器200和210中的每一個(gè)正在輸出具有邏輯“O”的信號(hào)。如果第二電平移位器210變成暴露于離子化輻射，它將錯(cuò)誤地輸出邏輯“I”。然而，邏輯電路220還會(huì)考慮第一電平移位器200的輸出以校正這種錯(cuò)誤。因此，與門(mén)300會(huì)繼續(xù)輸出邏輯電平“0”，因?yàn)榈谝缓偷诙娖揭莆黄?00和210的輸出并非都受到輻射的影響。在圖2所示的實(shí)施例中，單事件翻轉(zhuǎn)影響電平移位器200和210兩者是可能的。例如，如果離子沿直線行進(jìn)(情況往往是這樣)，那么同一離子會(huì)撞擊電平移位器200和電平移位器210兩者。為了部分地解決這個(gè)問(wèn)題，圖4示出了根據(jù)一些實(shí)施例的三重電平移位電路的框圖。如所示，三個(gè)電平移位器400-420以類似于針對(duì)圖3所描述的那種方式耦合到相同的兩個(gè)電壓域。此外，電平移位器400-420中的每一個(gè)耦合表決電路430，下面結(jié)合圖5和6更詳細(xì)地描述。與邏輯電路320 —樣，這里表決電路430可以確定，基于電平移位器400-420的各種可能的輸出(INI、IN2和IN3)，輸出哪一個(gè)邏輯電平。在一些實(shí)施例中，電平移位器400-420中的至少一個(gè)電平移位器可以相對(duì)于其他電平移位器以非線性方式物理布置。例如，電平移位器400-420可以被布置或擺放在三角形440的頂點(diǎn)，從而避免使所有三個(gè)電平移位器400-420沿著單個(gè)直線(并且因此潛在地受到同一事件翻轉(zhuǎn))。在一些情形中，其他類型的幾何形狀可以被用來(lái)分布電平移位器400-420。另外或替換地，由于類似的原因，電平移位器400-420中的一個(gè)或多個(gè)可以被布置在集成電路的不同平面上(例如，三維設(shè)計(jì)中硅的不同層上)。在某些實(shí)施例中，表決電路430可以操作在多數(shù)表決模式或全票表決模式中。圖5是根據(jù)一些實(shí)施例被配置為操作在多數(shù)表決模式中的表決電路430的框圖。具體地，表決電路430A包括第一與門(mén)500、第二與門(mén)510、第三與門(mén)520以及或門(mén)(OR) 530?；蜷T(mén)530耦合到第一、第二和第三與門(mén)500-520的輸出。此外,第一電平移位器400的輸出I禹合于第一與門(mén)500的第一輸入以及第二與門(mén)510的第一輸入。第二電平移位器410的輸出I禹合于第一與門(mén)500的第二輸入以及第三與門(mén)520的第一輸入。并且第三電平移位器420的輸出 率禹合于第二與門(mén)510的第二輸入以及第三與門(mén)520的第二輸入。工作中，如果電平移位器400-420中的至少兩個(gè)(即電平移位器的多數(shù))指示邏輯電平“1”，那么表決電路430A會(huì)輸出邏輯電平“I”。另一方面，如果少于多數(shù)的電平移位器(即電平移位器400-420中的一個(gè)或沒(méi)有電平移位器)指示邏輯電平“1”，那么表決電路430A會(huì)輸出邏輯電平“O”。與表決電路430A相比，根據(jù)一些實(shí)施例的圖6的表決電路430B被配置為操作在全票表決模式中。這里，表決電路430B包括第一與門(mén)600和第二與門(mén)610。如圖所示，第一電平移位器400的輸出耦合于第一與門(mén)600的第一輸入，第二電平移位器410的輸出耦合于第一與門(mén)600的第二輸入。此外，第一與門(mén)600的輸出I禹合于第二與門(mén)610的第一輸入，第三電平移位器420的輸出I禹合于第二與門(mén)610的第二輸入。通過(guò)這種方式，只有所有三個(gè)電平移位器指示邏輯電平“ I ”時(shí)，表決電路430才會(huì)輸出邏輯電平“ I ”。所有三個(gè)電平移位器被離子轟擊的概率認(rèn)為較低，尤其是當(dāng)電平移位器在集成電路內(nèi)被物理隔開(kāi)時(shí)。圖5和6示出的實(shí)施例僅僅出于說(shuō)明的目的。應(yīng)當(dāng)理解，可以做出某些改變以實(shí)現(xiàn)類似的結(jié)果。作為例子，在圖5中，或門(mén)530可以被替換為或非門(mén)(NOR)來(lái)提供相同的“多數(shù)表決”操作。作為另一個(gè)例子，在圖6中，與門(mén)600和610可以被替換為單個(gè)三輸入與門(mén)來(lái)提供類似的“全票表決”操作。在一些實(shí)現(xiàn)中，表決電路430可以是可編程電路或邏輯器件，例如可編程邏輯陣列，現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)等。因此，表決電路430可以被配置為操作在多數(shù)表決模式中(例如圖5中的表決電路430A)和/或操作在全票表決模式中(例如圖6中的表決電路430B)，由用戶來(lái)選擇。如果至少部分由于集成電路的布局(S卩，由于其在集成電路內(nèi)的物理位置等)，特定電平移位器被認(rèn)為是對(duì)輻射特別敏感，那么表決電路430可以被配置為分配不同的權(quán)重給那個(gè)電平移位器的輸出(例如，分配給其他電平移位器的權(quán)重的一半或三分之一)。在一些實(shí)施例中，可以以避免“平局”情形的方式來(lái)分配電平移位器權(quán)重。例如，如果兩個(gè)電平移位器的輸出被分配了第三電平移位器輸出的1/2權(quán)重，并且如果這兩個(gè)電平移位器都指示相同的輸出，但其不同于該第三電平移位器的輸出，那么表決電路430將面臨平局。為了避免這種情形，在一些情況下，表決電路430可以分配不同的權(quán)重給每個(gè)電平移位器。此夕卜，可以至少部分基于電平移位器之間的物理距離來(lái)選擇這些不同的電平移位器權(quán)重(例如，權(quán)重可以正比或反比于器件之間的距離)。圖7是根據(jù)一些實(shí)施例的用于執(zhí)行抗輻射過(guò)載電流檢測(cè)的方法流程圖。雖然參考圖4中描述的使用三個(gè)電平移位器的系統(tǒng)來(lái)說(shuō)明這個(gè)具體方法，但是可以很容易地修改相同的方法以適應(yīng)具有任何數(shù)量的電平移位器的其他系統(tǒng)或電路。在方框700，方法可以輸出具有第一邏輯電平(例如，“O”)的信號(hào)。在方框710，方法可以確定第一電平移位器是否輸出第二邏輯電平(例如，“I”)。第一電平移位器的變化可以被認(rèn)為是“候選”事件，因?yàn)榇藭r(shí)，并沒(méi)有確定該變化是由于電平移位器的輸入的變化而造成的，還是由于離子化輻射導(dǎo)致的錯(cuò)誤而造成的等。如果第一電平移位器已經(jīng)輸出第二邏輯電平，那么控制進(jìn)行到方框720 ;否則，控制返回到方框700。在方框720，方法可以確定第二電平移位器是否也已經(jīng)輸出第二邏輯電平。如果是，控制進(jìn)行到方框730 ;否則，控制返回到方框700。在方框730，方法可以確定是否已經(jīng)選擇了多數(shù)表決模式。如果是，那么在方框740，方法可以輸出第二邏輯電平(例如，三個(gè)電平移位器中的兩個(gè)已經(jīng)輸出了第二邏輯電平)。否則，這可能暗示了當(dāng)前的操作模式是全票表決，并且方框750可以確定第三電平移位器是否已經(jīng)輸出第二邏輯電平。如果是，方框740可以輸出 第二邏輯電平(例如，三個(gè)電平移位器中的三個(gè)已經(jīng)輸出了第二邏輯電平)；否則，控制返回到方框700。在一些情況中，圖7中示出的操作可以由表決電路430執(zhí)行。應(yīng)理解，圖7中所示的處理中的方框700-740可以同時(shí)和/或順序執(zhí)行。還應(yīng)理解，每個(gè)操作可以以任何順序執(zhí)行，并且可以執(zhí)行一次或重復(fù)執(zhí)行?，F(xiàn)在轉(zhuǎn)向圖8，根據(jù)一些實(shí)施例描述了一種包括集成電路800的至少一個(gè)實(shí)例的系統(tǒng)、電路或裝置。在一些情形中，集成電路800可以是片上系統(tǒng)(SoC)、專用集成電路(ASIC)、微處理器等。如圖所示，集成電路800(例如，處理器等)耦合到一個(gè)或多個(gè)外圍設(shè)備820以及外部存儲(chǔ)器810。還提供了電源830，其向集成電路800提供電源電壓并且向存儲(chǔ)器810和/或外圍設(shè)備820提供一個(gè)或多個(gè)電源電壓，并且電源830可以包括任何電池或其他電能源。在一些實(shí)施例中，集成電路800、存儲(chǔ)器810和/或外圍設(shè)備820可以使用電源830來(lái)供給DC-DC轉(zhuǎn)換器、功率源、放大器和/或穩(wěn)壓器，這繼而可以結(jié)合一個(gè)或多個(gè)邏輯或表決電路使用多個(gè)電平移位器，以用作高壓側(cè)邏輯電路和低壓側(cè)邏輯電路之間的接口，如參考圖1-6所描述的。另外或替換地，集成電路800、存儲(chǔ)器810和/或外圍設(shè)備820可以包括任何具有操作在兩個(gè)或更多個(gè)不同電壓域中的邏輯塊的電氣電路或電子電路，并且多個(gè)電平移位器和表決電路可以提供那些電壓域之間的接口。此外，在一些實(shí)施例中，在同一系統(tǒng)或裝置中可以包括多于一個(gè)實(shí)例的集成電路800、存儲(chǔ)器810和/或外圍設(shè)備820。根據(jù)系統(tǒng)的類型，外圍設(shè)備820可以包括任何期望的電路。在某些類型的航天應(yīng)用中，例如，圖8的系統(tǒng)可以是衛(wèi)星系統(tǒng)(例如，全球定位衛(wèi)星或GPS的一部分)等，并且外圍設(shè)備820可以包括用于各種類型的衛(wèi)星通訊(例如無(wú)線電通信等)的裝置。但是一般來(lái)說(shuō)，圖8的系統(tǒng)可以在任何類型的計(jì)算機(jī)或電子系統(tǒng)中實(shí)現(xiàn)，例如臺(tái)式機(jī)和膝上型電腦、輸入板、網(wǎng)絡(luò)電器、移動(dòng)電話、個(gè)人數(shù)字助理、電子書(shū)閱讀器、電視、游戲機(jī)控制臺(tái)等。因此，外圍設(shè)備820可以包括任何類型的裝置，包括例如接口裝置，例如顯示屏(包括觸摸顯示屏或多觸摸顯示屏)、鍵盤(pán)或其他輸入裝置、麥克風(fēng)、揚(yáng)聲器等，用于各種類型的通信(例如Wi-Fi ，藍(lán)牙 ，蜂窩等)的裝置。外部存儲(chǔ)器810可以包括任何類型的存儲(chǔ)器。例如，外部存儲(chǔ)器810可以包括SRAM、非易失性RAM (NVRAM，例如“閃存”存儲(chǔ)器)和/或動(dòng)態(tài)RAM(DRAM)，例如同步DRAM、雙數(shù)據(jù)率(DDR、DDR2、DDR3等)SDRAM等。外部存儲(chǔ)器810可以包括存儲(chǔ)器器件被安裝到其上的一個(gè)或多個(gè)存儲(chǔ)器模塊，例如單列直插存儲(chǔ)器模塊(SIMM)、雙列直插存儲(chǔ)器模塊(DIMM)
坐寸O這里描述的許多操作可以在硬件、軟件和/或固件、和/或他們的組合中實(shí)現(xiàn)。當(dāng)在軟件中實(shí)現(xiàn)時(shí)，代碼段執(zhí)行必要的任務(wù)或操作。程序或代碼段可以被存儲(chǔ)在處理器可讀介質(zhì)、計(jì)算機(jī)可讀介質(zhì)或機(jī)器可讀介質(zhì)中。處理器可讀介質(zhì)、計(jì)算機(jī)可讀介質(zhì)或機(jī)器可讀介質(zhì)可以包括能夠存儲(chǔ)或傳輸信息的任何器件或介質(zhì)。這種處理器可讀介質(zhì)的例子包括電子電路、半導(dǎo)體存儲(chǔ)器器件、閃存、ROM、可擦除ROM(EROM)、軟盤(pán)、高密度磁盤(pán)、光盤(pán)、硬盤(pán)，光纖介質(zhì)等。軟件代碼段可以被存儲(chǔ)在任何易失性或非易失性存儲(chǔ)器件中，例如硬驅(qū)動(dòng)器、閃存、固態(tài)存儲(chǔ)器、光盤(pán)、CD、DVD、計(jì)算機(jī)程序產(chǎn)品或其他為處理器或中間設(shè)備容納服務(wù)提供有形計(jì)算機(jī)可讀或機(jī)器可讀存儲(chǔ)的存儲(chǔ)器器件。在其他實(shí)施例中，存儲(chǔ)器可以是虛擬化的 若干物理存儲(chǔ)器件，其中物理存儲(chǔ)器件是相同的或不同種類的?？梢越?jīng)由內(nèi)部總線、另一個(gè)計(jì)算機(jī)網(wǎng)絡(luò)(例如以太網(wǎng)或內(nèi)部網(wǎng))，或經(jīng)由其他有線或無(wú)線網(wǎng)絡(luò)將代碼段下載或從存儲(chǔ)器傳輸?shù)教幚砥骰蛉萜?。在前述說(shuō)明以及相關(guān)附圖中給出的教導(dǎo)的益處下，本發(fā)明所屬的本領(lǐng)域技術(shù)人員將想到本發(fā)明的許多修改和其他實(shí)施例。因此，應(yīng)理解，本發(fā)明不限于公開(kāi)的特定實(shí)施例。盡管在此使用特定術(shù)語(yǔ)，但他們僅是以一般性且描述性的意義使用而不是為了限制。
權(quán)利要求
1.ー種裝置，其包括 第一電路，其被配置為操作在第一電壓域中； 第二電路，其被配置為操作在不同于所述第一電壓域的第二電壓域中； 多個(gè)電平移位器，其耦合于所述第一電路，所述多個(gè)電平移位器中的每ー個(gè)被配置為接收來(lái)自所述第一電路的在所述第一電壓域中的數(shù)據(jù)信號(hào)，并且在所述第二電壓域中產(chǎn)生轉(zhuǎn)換的數(shù)據(jù)信號(hào)，其中轉(zhuǎn)換的數(shù)據(jù)信號(hào)中的至少ー個(gè)不同于轉(zhuǎn)換的數(shù)據(jù)信號(hào)中的另一個(gè)；以及 邏輯電路，其耦合于所述多個(gè)電平移位器，所述邏輯電路被配置為接收來(lái)自所述多個(gè)電平移位器的轉(zhuǎn)換的數(shù)據(jù)信號(hào)，基于選定數(shù)量的轉(zhuǎn)換的數(shù)據(jù)信號(hào)確定輸出信號(hào)，并且提供所述輸出信號(hào)給所述第二電壓域中的第二電路。
2.根據(jù)權(quán)利要求I所述的裝置，其中所述多個(gè)電平移位器包括第一電平移位器、第二電平移位器以及第三電平移位器，并且其中所述選定數(shù)量的轉(zhuǎn)換的數(shù)據(jù)信號(hào)包括兩個(gè)或更多個(gè)轉(zhuǎn)換的數(shù)據(jù)信號(hào)。
3.根據(jù)權(quán)利要求2所述的裝置，其中所述邏輯電路進(jìn)一歩包括第一與門(mén)、第二與門(mén)、第三與門(mén)以及或門(mén)，所述或門(mén)耦合于所述第一與門(mén)的輸出、所述第二與門(mén)的輸出以及所述第三與門(mén)的輸出。
4.根據(jù)權(quán)利要求3所述的裝置，其中所述第一電平移位器的輸出耦合于所述第一與門(mén)的第一輸入并且耦合于所述第二與門(mén)的第一輸入，所述第二電平移位器的輸出耦合于所述第一與門(mén)的第二輸入并且耦合于所述第三與門(mén)的第一輸入，所述第三電平移位器的輸出耦合于所述第二與門(mén)的第二輸入并且耦合于所述第三與門(mén)的第二輸入。
5.根據(jù)權(quán)利要求2所述的裝置，其中所述邏輯電路進(jìn)一歩包括第一與門(mén)和第二與門(mén)。
6.根據(jù)權(quán)利要求5所述的裝置，其中所述第一電平移位器的輸出耦合于所述第一與門(mén)的第一輸入，所述第二電平移位器的輸出耦合于所述第一與門(mén)的第二輸入，所述第一與門(mén)的輸出耦合于所述第二與門(mén)的第一輸入，所述第三電平移位器的輸出耦合于所述第二與門(mén)的第二輸入。
7.根據(jù)權(quán)利要求I所述的裝置，其中所述多個(gè)電平移位器中的至少ー個(gè)電平移位器相對(duì)于所述多個(gè)電平移位器中的至少兩個(gè)其他電平移位器以非線性方式物理布置。
8.根據(jù)權(quán)利要求I所述的裝置，其中所述邏輯電路包括可編程電路。
9.根據(jù)權(quán)利要求8所述的裝置，其中所述可編程電路被配置為分配第一權(quán)重給轉(zhuǎn)換的數(shù)據(jù)信號(hào)中的第一個(gè)并且分配第二權(quán)重給轉(zhuǎn)換的數(shù)據(jù)信號(hào)中的第二個(gè)，其中所述第一權(quán)重不同于所述第二權(quán)重。
10.根據(jù)權(quán)利要求8所述的裝置，其中所述可編程電路可選擇地操作在多數(shù)表決模式或全票表決模式中。
11.ー種集成電路，其包括 多個(gè)電平移位器，所述多個(gè)電平移位器中的每ー個(gè)被配置為接收第一電壓域中的相同邏輯電平并輸出第二電壓域中的候選邏輯電平，所述候選邏輯電平中的至少ー個(gè)面臨不同于所述候選邏輯電平中的另一個(gè)；以及 表決電路，其耦合于所述多個(gè)電平移位器，所述表決電路被配置為評(píng)估所述候選邏輯電平并至少部分基于該評(píng)估而輸出選定的邏輯電平。
12.根據(jù)權(quán)利要求11所述的集成電路，其中所述多個(gè)電平移位器檢測(cè)器中的至少ー個(gè)相對(duì)于所述多個(gè)電平移位器中的兩個(gè)或更多個(gè)以非線性方式布置在所述集成電路內(nèi)。
13.根據(jù)權(quán)利要求12所述的集成電路，其中至少部分由于暴露于離子化輻射，所述候選邏輯電平中的所述至少一個(gè)被接收錯(cuò)誤。
14.根據(jù)權(quán)利要求11所述的集成電路，其中所述多個(gè)電平移位器包括第一電平移位器、第二電平移位器以及第三電平移位器，其中所述表決電路進(jìn)一歩包括第一與門(mén)、第二與門(mén)、第三與門(mén)以及或門(mén)，所述或門(mén)耦合于所述第一與門(mén)的輸出、所述第二與門(mén)的輸出以及所述第三與門(mén)的輸出。
15.根據(jù)權(quán)利要求14所述的集成電路，其中所述第一電平移位器的輸出耦合于所述第一與門(mén)的第一輸入并且耦合于所述第二與門(mén)的第一輸入，所述第二電平移位器的輸出耦合于所述第一與門(mén)的第二輸入并且耦合于所述第三與門(mén)的第一輸入，所述第三電平移位器的輸出耦合于所述第二與門(mén)的第二輸入并且耦合于所述第三與門(mén)的第二輸入。
16.根據(jù)權(quán)利要求11所述的集成電路，其中所述多個(gè)電平移位器包括第一電平移位器、第二電平移位器以及第三電平移位器，其中所述表決電路包括第一與門(mén)和第二與門(mén)。
17.根據(jù)權(quán)利要求16所述的集成電路，其中所述第一電平移位器的輸出耦合于所述第一與門(mén)的第一輸入，所述第二電平移位器的輸出耦合于所述第一與門(mén)的第二輸入，所述第一與門(mén)的輸出耦合于所述第二與門(mén)的第一輸入，所述第三電平移位器的輸出耦合于所述第ニ與門(mén)的第二輸入。
18.—種方法,其包括 響應(yīng)于接收到來(lái)自第一和第二電平移位器的第一邏輯電平，提供具有所述第一邏輯電平的輸出信號(hào)，所述第一和第二電平移位器耦合于被配置為操作在第一電壓域中的電路，所述輸出信號(hào)處于第二電壓域中； 響應(yīng)于接收到來(lái)自所述第一電平移位器的所述第一邏輯電平以及來(lái)自第二電平移位器的第二邏輯電平，保持所述輸出信號(hào)在所述第一邏輯電平，所述第二電平移位器受到離子化輻射事件。
19.根據(jù)權(quán)利要求18所述的方法，進(jìn)ー步包括 響應(yīng)于除了接收到來(lái)自所述第一電平移位器的所述第一邏輯電平之外，還接收到來(lái)自第三電平移位器的所述第一邏輯電平，保持所述輸出在所述第一邏輯電平。
20.根據(jù)權(quán)利要求18所述的方法，進(jìn)ー步包括 響應(yīng)于接收到來(lái)自所述第一和第二電平移位器的所述第二邏輯電平，切換所述輸出到所述第二邏輯電平。
全文摘要
本發(fā)明涉及抗輻射電平移位。公開(kāi)一種用于抗輻射電平移位的系統(tǒng)和方法。在一些實(shí)施例中，集成電路可以包括多個(gè)電平移位器，其中多個(gè)電平移位器中的每一個(gè)被配置為接收第一電壓域中的相同邏輯電平并輸出第二電壓域中的候選邏輯電平，并且其中候選邏輯電平中的至少一個(gè)面臨不同于候選邏輯電平中的另一個(gè)。集成電路還可以包括表決電路，其耦合于多個(gè)電平移位器，其中表決電路被配置為評(píng)估候選邏輯電平并至少部分基于該評(píng)估而輸出選定的邏輯電平。
文檔編號(hào)H03K19/0185GK102957419SQ20121039262
公開(kāi)日2013年3月6日 申請(qǐng)日期2012年8月20日 優(yōu)先權(quán)日2011年8月19日
發(fā)明者C·帕克斯特, M·哈姆林 申請(qǐng)人:德克薩斯儀器股份有限公司