專利名稱：基于掃描鏈的芯片內(nèi)部寄存器的復(fù)位方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)字集成電路領(lǐng)域，具體涉及一種基于掃描鏈的芯片內(nèi)部寄存器的復(fù)位方法。
背景技術(shù)：
在數(shù)字集成電路中，需要通過(guò)一定的方法對(duì)寄存器進(jìn)行復(fù)位，使得其有一個(gè)確定的初始狀態(tài)(O或I)，從而確保數(shù)字集成電路能夠正常工作。常用的寄存器復(fù)位方法包括同步復(fù)位和異步復(fù)位。在同步復(fù)位結(jié)構(gòu)中，當(dāng)復(fù)位信號(hào)有效時(shí)，寄存器并不立即復(fù)位，而是在寄存器的時(shí)鐘發(fā)生有效跳變時(shí)，才將寄存器復(fù)位為固定的初值。在同步復(fù)位結(jié)構(gòu)中，復(fù)位信號(hào)被作為數(shù)據(jù)信號(hào)，參與寄存器數(shù)據(jù)輸入端的組合邏輯操作，這增加了寄存器之間的組合邏輯級(jí)數(shù)，對(duì)數(shù)字集成電路的性能有一定的影響。在異步復(fù)位結(jié)構(gòu)中，當(dāng)復(fù)位信號(hào)有效時(shí)，無(wú)論是否有有效的時(shí)鐘跳變，寄存器將立刻被復(fù)位為固定的初值。異步復(fù)位寄存器將復(fù)位信號(hào)作為寄存器的獨(dú)立輸入，因此復(fù)位信號(hào)不作為數(shù)據(jù)信號(hào)參與寄存器數(shù)據(jù)輸入端的組合邏輯操作，但是異步復(fù)位結(jié)構(gòu)的電路穩(wěn)定性不如同步復(fù)位電路。在正常工作時(shí)，異步復(fù)位電路中復(fù)位信號(hào)上的任何毛刺都將導(dǎo)致寄存器被錯(cuò)誤地復(fù)位，而同步復(fù)位電路中除非復(fù)位信號(hào)上的毛刺恰好發(fā)生在時(shí)鐘的有效跳變沿，否則不會(huì)導(dǎo)致寄存器被錯(cuò)誤地復(fù)位。同步復(fù)位和異步復(fù)位都需要一根全局的復(fù)位信號(hào)線。在數(shù)字集成電路規(guī)模不斷擴(kuò)大的情況下，無(wú)論是同步復(fù)位還是異步復(fù)位，都面臨全局信號(hào)線的布線問(wèn)題。隨著集成電路工藝的不斷提高，數(shù)字集成電路的規(guī)模不斷擴(kuò)大，單個(gè)芯片內(nèi)集成的寄存器數(shù)目越來(lái)越多。無(wú)論是采用同步復(fù)位還是異步復(fù)位，都需要將全局復(fù)位信號(hào)送給每一個(gè)需要復(fù)位的寄存器，這將導(dǎo)致全局復(fù)位信號(hào)線的負(fù)載非常大。且寄存器遍布芯片每一個(gè)角落，復(fù)位信號(hào)需要走很長(zhǎng)的路徑才能到達(dá)寄存器，這導(dǎo)致很大的信號(hào)線延遲。目前通用的做法是采用復(fù)位樹(shù)結(jié)構(gòu)，通過(guò)多級(jí)緩沖，將單根全局復(fù)位信號(hào)做樹(shù)形散開(kāi)，并保證從根節(jié)點(diǎn)到所有葉節(jié)點(diǎn)的信號(hào)線延遲相同。這不僅耗費(fèi)了大量的硬件資源，帶來(lái)了一定的復(fù)位樹(shù)功耗開(kāi)銷，而且隨著數(shù)字集成電路規(guī)模的不斷擴(kuò)大，復(fù)位樹(shù)將不斷提升芯片物理設(shè)計(jì)復(fù)雜度，對(duì)芯片的設(shè)計(jì)實(shí)現(xiàn)造成極大的困難。綜上所述，現(xiàn)有的數(shù)字集成電路同步復(fù)位結(jié)構(gòu)，對(duì)芯片的性能有一定的影響。而異步復(fù)位結(jié)構(gòu)具有潛在的穩(wěn)定性問(wèn)題。且無(wú)論是同步復(fù)位結(jié)構(gòu)還是異步復(fù)位結(jié)構(gòu)，都需要設(shè)計(jì)實(shí)現(xiàn)全局的復(fù)位樹(shù)結(jié)構(gòu)，不僅帶來(lái)額外的功耗開(kāi)銷，還對(duì)芯片物理實(shí)現(xiàn)帶來(lái)極大的困難。因此，隨著集成電路工藝的不斷提高和集成度的不斷增大，急需一種有效的數(shù)字集成電路寄存器復(fù)位方法，以解決目前通用的同步和異步復(fù)位方法所存在的種種問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問(wèn)題是提供一種能夠取消現(xiàn)有同步復(fù)位或異步復(fù)位方法所需的復(fù)位樹(shù)結(jié)構(gòu)，不影響芯片性能、穩(wěn)定性好、實(shí)現(xiàn)簡(jiǎn)單、性能開(kāi)銷小的基于掃描鏈的芯片內(nèi)部寄存器的復(fù)位方法。為了解決上述技術(shù)問(wèn)題，本發(fā)明采用的技術(shù)方案為一種基于掃描鏈的芯片內(nèi)部寄存器的復(fù)位方法，其實(shí)施步驟如下
1)在芯片設(shè)計(jì)階段，將需要復(fù)位的寄存器串鏈構(gòu)建為至少一條掃描鏈，且構(gòu)建掃描鏈時(shí)根據(jù)掃描鏈鏈頭寄存器的復(fù)位值以及每一個(gè)寄存器的復(fù)位值確定該寄存器與掃描鏈中上一個(gè)寄存器之間的連接關(guān)系；如果掃描鏈鏈頭寄存器的復(fù)位值為I時(shí)，將I連接到該寄存器的掃描輸入端； 如果掃描鏈鏈頭寄存器的復(fù)位值為O時(shí)，將O連接到該寄存器的掃描輸入端；如果寄存器與掃描鏈中上一個(gè)寄存器的復(fù)位值相同，將該寄存器的掃描輸入端與掃描鏈中上一個(gè)寄存器的正向輸出端相連；如果寄存器與掃描鏈中上一個(gè)寄存器的復(fù)位值不同，將該寄存器的掃描輸入端與掃描鏈中上一個(gè)寄存器的反向輸出端相連；
2)在芯片使用階段，將芯片內(nèi)部各個(gè)寄存器的掃描使能信號(hào)置為有效，若鏈頭寄存器的復(fù)位值為O則在該鏈頭輸入O、若鏈頭寄存器的復(fù)位值為I則在該鏈頭輸入1，并提供復(fù)位時(shí)鐘，控制各個(gè)掃描鏈進(jìn)入復(fù)位掃描狀態(tài)，在輸入復(fù)位時(shí)鐘的控制下將復(fù)位值依次寫(xiě)入掃描鏈中的各個(gè)寄存器，在掃描鏈尾寄存器被寫(xiě)入復(fù)位值以后，將掃描使能信號(hào)置為無(wú)效，退出復(fù)位掃描狀態(tài)，完成芯片復(fù)位。本發(fā)明具有下述優(yōu)點(diǎn)
I、本發(fā)明利用芯片中已有的用于測(cè)試的掃描鏈結(jié)構(gòu)，根據(jù)掃描鏈鏈頭寄存器的復(fù)位值以及每一個(gè)寄存器的復(fù)位值確定該寄存器與掃描鏈中上一個(gè)寄存器之間的連接關(guān)系并構(gòu)建掃描鏈，將需要復(fù)位為O和復(fù)位為I的寄存器混合組織在一條或多條掃描鏈上，在復(fù)位時(shí)通過(guò)復(fù)位控制裝置控制掃描鏈進(jìn)入掃描狀態(tài)，并在掃描鏈的鏈頭輸入固定的O或1，通過(guò)掃描鏈中寄存器之間的連接關(guān)系將寄存器復(fù)位為O或1，能夠取消現(xiàn)有同步復(fù)位或異步復(fù)位方法所需的復(fù)位樹(shù)結(jié)構(gòu)，易于實(shí)現(xiàn)，無(wú)額外的性能開(kāi)銷，解決了現(xiàn)有同步或異步復(fù)位技術(shù)存在的影響芯片性能、穩(wěn)定性差、物理實(shí)現(xiàn)困難的問(wèn)題，具有不影響芯片性能、穩(wěn)定性好、實(shí)現(xiàn)簡(jiǎn)單、性能開(kāi)銷小的優(yōu)點(diǎn)。2、本發(fā)明充分利用芯片中已有的用于測(cè)試的掃描鏈結(jié)構(gòu)，實(shí)現(xiàn)對(duì)寄存器的復(fù)位，除復(fù)位控制裝置外，并不增加額外的邏輯，具有不影響數(shù)據(jù)通路性能、穩(wěn)定性高、物理實(shí)現(xiàn)簡(jiǎn)單的優(yōu)點(diǎn)。3、本發(fā)明通過(guò)基于復(fù)位值的串鏈方法，實(shí)現(xiàn)鏈上寄存器的靈活復(fù)位，可以將鏈上的寄存器靈活復(fù)位為O或1，具有靈活性高的優(yōu)點(diǎn)。


圖I為本發(fā)明實(shí)施例的基本流程示意圖。圖2為本發(fā)明實(shí)施例中確定寄存器連接關(guān)系的詳細(xì)流程示意圖。圖3為應(yīng)用本發(fā)明實(shí)施例的芯片內(nèi)部寄存器的示意圖以及輸入輸出真值表。圖4為本發(fā)明實(shí)施例中構(gòu)建的掃描鏈的電路原理示意圖。圖5為本發(fā)明實(shí)施例中復(fù)位控制裝置的電路原理示意圖。圖例說(shuō)明101、測(cè)試使能端；102、復(fù)位信號(hào)輸入端；103、測(cè)試掃描使能信號(hào)輸入端；104、工作時(shí)鐘輸入端；105、復(fù)位時(shí)鐘輸入端；106、測(cè)試時(shí)鐘輸入端；107、測(cè)試數(shù)據(jù)輸入端；1、掃描鏈?zhǔn)鼓芸刂茊卧?1、狀態(tài)控制器；12、使能信號(hào)選擇器；2、掃描鏈時(shí)鐘控制模塊；21、一級(jí)時(shí)鐘選擇器；22、二級(jí)時(shí)鐘選擇器；3、輸入數(shù)據(jù)選擇器。
具體實(shí)施例方式如圖I所示，本實(shí)施例基于掃描鏈的芯片內(nèi)部寄存器的復(fù)位方法的實(shí)施步驟如下
1)在芯片設(shè)計(jì)階段，需要復(fù)位的寄存器串鏈構(gòu)建為至少一條掃描鏈，且構(gòu)建掃描鏈時(shí)根據(jù)掃描鏈鏈頭寄存器的復(fù)位值以及每一個(gè)寄存器的復(fù)位值確定該寄存器與掃描鏈中上一個(gè)寄存器之間的連接關(guān)系；如果掃描鏈鏈頭寄存器的復(fù)位值為I時(shí)，將I連接到該寄存器的掃描輸入端；如果掃描鏈鏈頭寄存器的復(fù)位值為O時(shí)，將O連接到該寄存器的掃描輸入端；如果寄存器與掃描鏈中上一個(gè)寄存器的復(fù)位值相同，將該寄存器的掃描輸入端與掃描鏈中上一個(gè)寄存器的正向輸出端相連；如果寄存器與掃描鏈中上一個(gè)寄存器的復(fù)位值不同，將該寄存器的掃描輸入端與掃描鏈中上一個(gè)寄存器的反向輸出端相連；
2)在芯片使用階段，將芯片內(nèi)部各個(gè)寄存器的掃描使能信號(hào)置為有效，若鏈頭寄存器的復(fù)位值為O則在該鏈頭輸入O、若鏈頭寄存器的復(fù)位值為I則在該鏈頭輸入1，并提供復(fù)位時(shí)鐘，控制各個(gè)掃描鏈進(jìn)入復(fù)位掃描狀態(tài)，在輸入復(fù)位時(shí)鐘的控制下將復(fù)位值依次寫(xiě)入掃描鏈中的各個(gè)寄存器，在掃描鏈尾寄存器被寫(xiě)入復(fù)位值以后，將掃描使能信號(hào)置為無(wú)效，退出復(fù)位掃描狀態(tài)，完成芯片復(fù)位。如圖2所示，本實(shí)施例步驟I)中構(gòu)建掃描鏈時(shí)根據(jù)掃描鏈鏈頭寄存器的復(fù)位值以及每一個(gè)寄存器的復(fù)位值確定該寄存器與掃描鏈中上一個(gè)寄存器之間的連接關(guān)系的詳細(xì)步驟如下
I.I)處理掃描鏈鏈頭的寄存器，如果掃描鏈鏈頭寄存器的復(fù)位值為O則在復(fù)位掃描時(shí)將復(fù)位值O連接到掃描鏈鏈頭寄存器的掃描輸入端，否則在復(fù)位掃描時(shí)將復(fù)位值I連接到掃描鏈鏈頭寄存器的掃描輸入端；
I.2)將掃描鏈中的下一個(gè)寄存器作為當(dāng)前寄存器，跳轉(zhuǎn)執(zhí)行步驟I. 3)進(jìn)行處理；
I.3)判斷當(dāng)前寄存器的復(fù)位值與上一個(gè)寄存器的復(fù)位值是否相同，如果相同則將上一個(gè)寄存器的正向輸出端連接到當(dāng)前寄存器的掃描輸入端，否則將上一個(gè)寄存器的反向輸出端連接到當(dāng)前寄存器的掃描輸入端，然后跳轉(zhuǎn)執(zhí)行步驟I. 4)；
I.4)判斷是否已經(jīng)到達(dá)掃描鏈尾，如果未到達(dá)則返回執(zhí)行步驟I. 2)，否則代表已經(jīng)完成確定當(dāng)前掃描鏈中寄存器之間的連接關(guān)系處理。如圖3所示，本實(shí)施例的芯片中采用典型的帶掃描功能的寄存器，這種帶掃描功能的寄存器具有五個(gè)輸入口和兩個(gè)輸出口，輸入口分別是數(shù)據(jù)輸入端D (D端),掃描輸入端SI (SI端)，掃描使能端SE和時(shí)鐘端CK，輸出口分別是正向輸出端Q (Q端)和反向輸出
立而Qi 立而)。在時(shí)鐘CK的上升
沿，如果掃描使能端SE為0，則Q端采樣D端數(shù)據(jù)；如果掃描使能端SE為1，則Q端采樣SI
端數(shù)據(jù)。在其他情況下，無(wú)論CK為O或1，Q端均保持不變。且在任何情況下，§端和Q端
的輸出相反。步驟I)中構(gòu)建掃描鏈時(shí)根據(jù)掃描鏈鏈頭寄存器的復(fù)位值以及每一個(gè)寄存器的復(fù)位值確定該寄存器與掃描鏈中上一個(gè)寄存器之間的連接關(guān)系時(shí)，如果寄存器處于掃描鏈鏈頭如果該寄存器需要復(fù)位為0，則在復(fù)位掃描時(shí)將O接到其SI端；如果該寄存器需要復(fù)位為1，則在復(fù)位掃描時(shí)將I接到其SI端；如果寄存器不處于掃描鏈鏈頭如果該寄存器的復(fù)位值與鏈上上一寄存器的復(fù)位值相同，則將上一寄存器的Q端連接到本寄存器的SI端；如果該寄存器的復(fù)位值與鏈上上一寄存器的復(fù)位值不相同，則將上一寄存器的§端連
接到本寄存器的SI端。因此，在構(gòu)建掃描鏈時(shí)，首先對(duì)掃描鏈鏈頭的寄存器進(jìn)行處理，若該寄存器復(fù)位到O，則在復(fù)位掃描時(shí)將O接到該寄存器的SI端；否則，在復(fù)位掃描時(shí)將I接到該寄存器的SI端。接下來(lái)處理鏈上下一寄存器，如果該寄存器與鏈上上一寄存器復(fù)位值相
同，則將上一寄存器的Q端接到該寄存器的SI端;否則將上一寄存器的§端接到該寄存器
的SI端。如果當(dāng)前正處理的寄存器位于鏈尾，則完成處理；否則繼續(xù)取鏈上下一寄存器進(jìn)行處理。本實(shí)施例利用數(shù)字集成電路測(cè)試所必須的掃描鏈結(jié)構(gòu)并基于寄存器的復(fù)位值進(jìn)行掃描鏈組織，在進(jìn)行串鏈時(shí)，需要復(fù)位為O和需要復(fù)位為I的寄存器可以任意混合串在一條或多條掃描鏈上；對(duì)于信號(hào)的控制具體通過(guò)一個(gè)集成于芯片內(nèi)部的復(fù)位控制裝置實(shí)現(xiàn)，在復(fù)位時(shí)，由復(fù)位控制裝置控制掃描鏈進(jìn)入掃描狀態(tài)，從而實(shí)現(xiàn)寄存器的復(fù)位。在復(fù)位時(shí)，復(fù)位控制裝置將寄存器的掃描使能信號(hào)置為有效，并提供掃描時(shí)鐘，控制掃描鏈進(jìn)入掃描·狀態(tài)，通過(guò)一定時(shí)間的掃描之后，將寄存器的掃描使能信號(hào)置為無(wú)效，退出掃描狀態(tài)，完成復(fù)位。如圖4所示，本實(shí)施例中將全芯片內(nèi)的寄存器串為多條掃描鏈，且復(fù)位為O和復(fù)位為I的寄存器混合組織在一條掃描鏈上。有掃描鏈O、掃描鏈I、……、掃描鏈i共計(jì)i+1條掃描鏈，所有掃描鏈的鏈頭都由復(fù)位控制裝置控制，所有寄存器的時(shí)鐘端CK和掃描使能端SE也都由復(fù)位控制裝置控制。如圖5所示，本發(fā)明實(shí)施例用于數(shù)字集成電路的寄存器復(fù)位控制裝置包括掃描鏈?zhǔn)鼓芸刂茊卧狪、掃描鏈時(shí)鐘控制模塊2和分別向掃描鏈鏈頭輸出測(cè)試信號(hào)或復(fù)位值的輸入數(shù)據(jù)選擇器3，復(fù)位控制裝置的輸入端口包括測(cè)試使能端101、復(fù)位信號(hào)輸入端102、測(cè)試掃描使能信號(hào)輸入端103、工作時(shí)鐘輸入端104、復(fù)位時(shí)鐘輸入端105、測(cè)試時(shí)鐘輸入端106以及多個(gè)測(cè)試數(shù)據(jù)輸入端107，掃描鏈?zhǔn)鼓芸刂茊卧狪由狀態(tài)控制器11和用于選擇輸出掃描鏈?zhǔn)鼓苄盘?hào)的使能信號(hào)選擇器12組成，狀態(tài)控制器11與復(fù)位信號(hào)輸入端102相連，并根據(jù)復(fù)位信號(hào)輸入端102的值控制復(fù)位狀態(tài)，使能信號(hào)選擇器12的一個(gè)輸入端與狀態(tài)控制器11相連，掃描鏈?zhǔn)鼓苄盘?hào)選擇器12的另一個(gè)輸入端與測(cè)試掃描使能信號(hào)輸入端103相連；掃描鏈時(shí)鐘控制模塊2由級(jí)聯(lián)的一級(jí)時(shí)鐘選擇器21和用于向集成電路輸出時(shí)鐘信號(hào)的二級(jí)時(shí)鐘選擇器22組成，一級(jí)時(shí)鐘選擇器21的輸入端分別與工作時(shí)鐘輸入端104、復(fù)位時(shí)鐘輸入端105相連，一級(jí)時(shí)鐘選擇器21的控制端與狀態(tài)控制器11的輸出端相連，二級(jí)時(shí)鐘選擇器22的一個(gè)輸入端與測(cè)試時(shí)鐘輸入端106相連,二級(jí)時(shí)鐘選擇器22的另一個(gè)輸入端與一級(jí)時(shí)鐘選擇器21的輸出端相連；輸入數(shù)據(jù)選擇器3與測(cè)試數(shù)據(jù)輸入端107 —一對(duì)應(yīng)，且輸入數(shù)據(jù)選擇器3的一個(gè)輸入端與對(duì)應(yīng)的測(cè)試數(shù)據(jù)輸入端107相連，輸入數(shù)據(jù)選擇器3的另一個(gè)輸入端為預(yù)制的復(fù)位值，使能信號(hào)選擇器12、二級(jí)時(shí)鐘選擇器22以及各個(gè)輸入數(shù)據(jù)選擇器3的選擇控制端均與測(cè)試使能端101相連。本實(shí)施例的寄存器復(fù)位控制裝置的輸入端口如下測(cè)試使能端101用于輸入測(cè)試使能信號(hào)DFT_EN、復(fù)位信號(hào)輸入端102用于輸入復(fù)位信號(hào)RST、測(cè)試掃描使能信號(hào)輸入端103用于輸入測(cè)試時(shí)掃描鏈?zhǔn)鼓苄盘?hào)T_SE、工作時(shí)鐘輸入端104用于輸入工作時(shí)鐘信號(hào)F_CK、復(fù)位時(shí)鐘輸入端105用于輸入復(fù)位時(shí)鐘信號(hào)R_CK、測(cè)試時(shí)鐘輸入端106用于輸入測(cè)試時(shí)鐘信號(hào)T_CK、測(cè)試數(shù)據(jù)輸入端107分別用于輸入掃描測(cè)試數(shù)據(jù)I^SItl……T_SIi。本實(shí)施例的寄存器復(fù)位控制裝置的輸出端口如下使能信號(hào)選擇器12的輸出端用于在測(cè)試或者復(fù)位時(shí)輸出掃描鏈?zhǔn)鼓苄盘?hào)SE ;二級(jí)時(shí)鐘選擇器22的輸出端用于在測(cè)試時(shí)輸出測(cè)試時(shí)鐘信號(hào)!^^、在復(fù)位時(shí)輸出復(fù)位時(shí)鐘信號(hào)R_CK以及在復(fù)位完畢后輸出工作時(shí)鐘信號(hào)？_0(;輸入數(shù)據(jù)選擇器3的輸出端用于在復(fù)位時(shí)輸出復(fù)位值或者在測(cè)試時(shí)輸出測(cè)試數(shù)據(jù)。寄存器復(fù)位控制裝置的工作過(guò)程如下
I、測(cè)試使能信號(hào)DFT_EN為I (有效)時(shí)，控制掃描鏈進(jìn)入測(cè)試模式，此時(shí)本實(shí)施例的寄存器復(fù)位控制裝置可以用于實(shí)現(xiàn)數(shù)字集成電路的測(cè)試。此時(shí)，使能信號(hào)選擇器12選擇測(cè)試時(shí)掃描鏈?zhǔn)鼓苄盘?hào)T_SE為掃描鏈?zhǔn)鼓苄盘?hào)SE ;二級(jí)時(shí)鐘選擇器22選擇測(cè)試時(shí)鐘信號(hào)T_CK作為輸出的時(shí)鐘信號(hào)；輸入數(shù)據(jù)選擇器3分別選擇輸入掃描測(cè)試數(shù)據(jù)SItl……SIi輸入各個(gè)掃描鏈鏈頭作為掃描測(cè)試數(shù)據(jù)。
2、測(cè)試使能信號(hào)DFT_EN為O (無(wú)效)時(shí)，如果復(fù)位信號(hào)RST有效，則此時(shí)本實(shí)施例的寄存器復(fù)位控制裝置可以用于實(shí)現(xiàn)數(shù)字集成電路的寄存器復(fù)位。此時(shí)，由狀態(tài)控制器11輸出掃描使能信號(hào)，并由使能信號(hào)選擇器12選擇作為掃描鏈?zhǔn)鼓苄盘?hào)SE ;狀態(tài)控制器11控制一級(jí)時(shí)鐘選擇器21選擇復(fù)位時(shí)鐘信號(hào)R_CK并通過(guò)二級(jí)時(shí)鐘選擇器22作為時(shí)鐘信號(hào)CK輸出；輸入數(shù)據(jù)選擇器3選擇預(yù)制的復(fù)位值作為掃描鏈鏈頭輸入數(shù)據(jù)，如果該掃描鏈鏈頭的寄存器需要被復(fù)位為0，則選擇O作為掃描鏈鏈頭輸入數(shù)據(jù)輸出；如果該掃描鏈鏈頭的寄存器需要被復(fù)位為1，則選擇I作為掃描鏈鏈頭輸入數(shù)據(jù)輸出。在進(jìn)入復(fù)位掃描狀態(tài)后，復(fù)位信號(hào)RST即可撤銷，變?yōu)闊o(wú)效。此后一定的時(shí)間之內(nèi)，狀態(tài)控制器11將保持復(fù)位掃描狀態(tài)，以便所有的掃描鏈都完成了復(fù)位掃描，也即所有的寄存器都完成了復(fù)位。在將所有掃描鏈尾的寄存器寫(xiě)入復(fù)位值完畢后，狀態(tài)控制器11將掃描鏈?zhǔn)鼓苄盘?hào)SE置為無(wú)效，并控制一級(jí)時(shí)鐘選擇器21選擇工作時(shí)時(shí)鐘信號(hào)F_CK并通過(guò)二級(jí)時(shí)鐘選擇器22作為時(shí)鐘信號(hào)CK輸出，從而控制掃描鏈退出復(fù)位掃描狀態(tài)，進(jìn)入工作狀態(tài)。至此，所有的寄存器都已經(jīng)通過(guò)掃描鏈被復(fù)位到希望的初值。以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，本發(fā)明的保護(hù)范圍并不僅局限于上述實(shí)施例，凡屬于本發(fā)明思路下的技術(shù)方案均屬于本發(fā)明的保護(hù)范圍。應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明原理前提下的若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種基于掃描鏈的芯片內(nèi)部寄存器的復(fù)位方法，其特征在于其實(shí)施步驟如下1)在芯片設(shè)計(jì)階段，將需要復(fù)位的寄存器串鏈構(gòu)建為至少一條掃描鏈，且構(gòu)建掃描鏈時(shí)根據(jù)掃描鏈鏈頭寄存器的復(fù)位值以及每一個(gè)寄存器的復(fù)位值確定該寄存器與掃描鏈中上一個(gè)寄存器之間的連接關(guān)系；如果掃描鏈鏈頭寄存器的復(fù)位值為I時(shí)，將I連接到該寄存器的掃描輸入端；如果掃描鏈鏈頭寄存器的復(fù)位值為O時(shí)，將O連接到該寄存器的掃描輸入端；如果寄存器與掃描鏈中上一個(gè)寄存器的復(fù)位值相同，將該寄存器的掃描輸入端與掃描鏈中上一個(gè)寄存器的正向輸出端相連；如果寄存器與掃描鏈中上一個(gè)寄存器的復(fù)位值不同，將該寄存器的掃描輸入端與掃描鏈中上一個(gè)寄存器的反向輸出端相連；2)在芯片使用階段，將芯片內(nèi)部各個(gè)寄存器的掃描使能信號(hào)置為有效，若鏈頭寄存器的復(fù)位值為O則在該鏈頭輸入O、若鏈頭寄存器的復(fù)位值為I則在該鏈頭輸入1，并提供復(fù)位時(shí)鐘，控制各個(gè)掃描鏈進(jìn)入復(fù)位掃描狀態(tài)，在輸入復(fù)位時(shí)鐘的控制下將復(fù)位值依次寫(xiě)入掃描鏈中的各個(gè)寄存器，在掃描鏈尾寄存器被寫(xiě)入復(fù)位值以后，將掃描使能信號(hào)置為無(wú)效，退出復(fù)位掃描狀態(tài)，完成芯片復(fù)位。
全文摘要
本發(fā)明公開(kāi)了一種基于掃描鏈的芯片內(nèi)部寄存器的復(fù)位方法，其實(shí)施步驟如下1)在芯片設(shè)計(jì)階段，將寄存器串鏈構(gòu)建至少一條掃描鏈，根據(jù)寄存器的復(fù)位值確定該寄存器與掃描鏈中上一個(gè)寄存器之間的連接關(guān)系；2)在芯片使用階段，將芯片內(nèi)部各個(gè)寄存器的掃描使能信號(hào)置為有效并提供復(fù)位時(shí)鐘，控制各個(gè)掃描鏈進(jìn)入復(fù)位掃描狀態(tài)，將掃描鏈鏈頭寄存器的復(fù)位值輸入掃描鏈鏈頭，在復(fù)位時(shí)鐘的控制下掃描鏈的各個(gè)寄存器依次根據(jù)與掃描鏈中下一個(gè)寄存器的連接關(guān)系對(duì)掃描鏈中下一個(gè)寄存器進(jìn)行復(fù)位，直至將掃描鏈尾的寄存器進(jìn)行復(fù)位后退出復(fù)位掃描狀態(tài)。本發(fā)明能夠取消現(xiàn)有同步復(fù)位或異步復(fù)位方法所需的復(fù)位樹(shù)結(jié)構(gòu)，具有實(shí)現(xiàn)簡(jiǎn)單、性能開(kāi)銷小的優(yōu)點(diǎn)。
文檔編號(hào)H03K17/22GK102938642SQ20121049378
公開(kāi)日2013年2月20日 申請(qǐng)日期2012年11月28日 優(yōu)先權(quán)日2012年11月28日
發(fā)明者龔銳, 鄧宇, 任巨, 馬愛(ài)永, 張明, 羅莉, 石偉, 郭御風(fēng), 竇強(qiáng), 王永文 申請(qǐng)人:中國(guó)人民解放軍國(guó)防科學(xué)技術(shù)大學(xué)