專利名稱：射頻功率放大集成電路及采用其的移動(dòng)終端的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及射頻領(lǐng)域，尤其是涉及一種具有功率控制功能的射頻功率放大集成電路及采用其的移動(dòng)終端。
背景技術(shù)：
在現(xiàn)代無(wú)線通信系統(tǒng)中，射頻功率放大器是實(shí)現(xiàn)射頻信號(hào)無(wú)線傳輸?shù)年P(guān)鍵部件。射頻功率放大器的主要功能是將已調(diào)制的射頻信號(hào)放大到所需的功率值，傳輸至天線發(fā)射，保證在一定區(qū)域的接收機(jī)可以接收到信號(hào)。作為射頻部分的關(guān)鍵部件，射頻功率放大器的性能對(duì)通信質(zhì)量產(chǎn)生直接的影響，尤其在越來(lái)越廣泛被采用的數(shù)字通信系統(tǒng)中，例如GSM (Global System for MobileCommunications,全球移動(dòng)通信系統(tǒng))，TD-SCDMA (TimeDivision-SynchronousCode Division Multiple Access,時(shí)分同步碼分多址)，CDMA (CodeDivisionMultiple Access,又稱碼分多址)等標(biāo)準(zhǔn)。GSM協(xié)議規(guī)定，手機(jī)發(fā)射功率是可以被基站控制的?；就ㄟ^(guò)下行SACCH信道，發(fā)出命令控制手機(jī)的發(fā)射功率級(jí)別，每?jī)蓚€(gè)相鄰功率等級(jí)之間的發(fā)射功率相差2dB，GSM900頻段的最大發(fā)射功率級(jí)別是5 (33dBm)，最小發(fā)射功率級(jí)別是19 (5dBm), DCS1800頻段的最大發(fā)射功率級(jí)別是0 (30dBm)，最小發(fā)射功率級(jí)別是15 (OdBm)0長(zhǎng)期以來(lái)，采用砷化鎵HBT (Heterojunction bipolartransistor,異質(zhì)結(jié)雙極晶體管)工藝設(shè)計(jì)的功率放大器集成電路一直是手機(jī)終端市場(chǎng)上的主流產(chǎn)品。由于砷化鎵HBT晶體管具有高功率密度和高擊穿電壓的特性，使其在手機(jī)功率放大器中得到了廣泛應(yīng)用。如圖1所示，GSM射頻功率放大集成電路主要由功率控制器101和射頻功率放大器102兩部分組成，射頻功率放大器102采用具有高性能的砷化鎵HBT工藝制作，功率控制器101采用具有低成本的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)工藝制作。射頻功率放大器102 —般由功率驅(qū)動(dòng)級(jí)103和功率輸出放大級(jí)104兩部分級(jí)聯(lián)而成。射頻功率放大器102的供電由功率控制器101提供，并且供電電壓由VRAMP信號(hào)的值決定。為了降低GSM射頻功率放大器集成電路的產(chǎn)品成本，目前的研發(fā)趨勢(shì)是將功率放大器和功率控制器采用同一種工藝實(shí)現(xiàn)，這樣可以通過(guò)節(jié)省芯片面積和縮小芯片封裝尺寸來(lái)降低產(chǎn)品的制作成本。隨著集成電路制造工藝水平的發(fā)展，目前市場(chǎng)上已經(jīng)出現(xiàn)了基于互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)工藝設(shè)計(jì)的GSM單片集成功率放大器模塊。由于CMOS工藝的器件擊穿電壓本身一般為6V左右，相比砷化鎵HBT工藝的15V來(lái)說(shuō)還是很低的。所以目前的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)工藝設(shè)計(jì)的功率放大器都是采用Cascode結(jié)構(gòu)，這種結(jié)構(gòu)一般是把兩個(gè)NMOS晶體管疊加起來(lái)，這樣電路的擊穿電壓可以增大到12V左右，通過(guò)合理的設(shè)計(jì)，可以實(shí)現(xiàn)滿足GSM指標(biāo)的功率輸出。其功率控制方法也和傳統(tǒng)的砷化鎵功率放大器控制方法一樣，即通過(guò)控制功率放大器的電源電壓來(lái)改變輸出功率的大小。雖然完全采用了互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)工藝實(shí)現(xiàn)了整個(gè)GSM射頻功率放大器集成電路，但是由于采用了 Cascode結(jié)構(gòu)，整個(gè)電路的芯片面積也有所增大，所以在降低成本方面沒(méi)有太大的優(yōu)勢(shì)。具體地，如圖1所示，GSM射頻功率放大器模塊主要由功率控制器101和射頻功率放大器102兩部分組成，其中，如上所述射頻功率放大器102采用具有高性能的砷化鎵(GaAs)HBT工藝制作，功率控制器101采用具有低成本的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)工藝制作。射頻功率放大器102 —般由功率驅(qū)動(dòng)級(jí)103和功率輸出放大級(jí)104兩部分級(jí)聯(lián)而成。射頻功率放大器102的供電由功率控制器101提供。功率控制器102 —般是一個(gè)具有可變輸出的低壓差線性穩(wěn)壓器(LDO)通過(guò)改變LDO輸入控制電壓信號(hào)VRAMP的值來(lái)改變其輸出供電電壓值，進(jìn)而實(shí)現(xiàn)功率控制。由于GSM協(xié)議規(guī)定GSM900頻段的最大發(fā)射功率級(jí)別是5即33dBm。考慮到從射頻功率放大器到天線之間的損耗，一般會(huì)把最大輸出功率設(shè)計(jì)到35dBm。為了使射頻功率放大器102的最大輸出功率達(dá)到35dBm，必續(xù)把PMOS晶體管105的尺寸設(shè)計(jì)得足夠大才可以提供充足的驅(qū)動(dòng)電流。因此，如何設(shè)計(jì)一種在射頻通信系統(tǒng)中，有效減小射頻功率放大集成電路的芯片面積、降低產(chǎn)品制作成本，便成為亟待解決的技術(shù)問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種具有功率控制功能的射頻功率放大集成電路及采用其的移動(dòng)終端，以解決現(xiàn)有無(wú)法有效減小射頻功率放大集成電路的芯片面積、降低產(chǎn)品制作成本的問(wèn)題。為解決上述技術(shù)問(wèn)題，本發(fā)明提供了一種具有功率控制功能的射頻功率放大集成電路，由一功率控制器、三個(gè)功率單元模塊、偏置電路以及匹配電路連接組成，其特征在于，所述三個(gè)功率單元模塊由兩個(gè)功率驅(qū)動(dòng)級(jí)模塊和一個(gè)功率輸出放大級(jí)模塊級(jí)聯(lián)組成，所述兩個(gè)功率驅(qū)動(dòng)級(jí)模塊和一個(gè)功率輸出放大級(jí)模塊均由BJT晶體管和NMOS晶體管疊加而成；其中，所述BJT晶體管的發(fā)射極接地，所述BJT晶體管的基極為功率信號(hào)輸入端，所述BJT晶體管的集電極和NMOS晶體管的源極相連，NMOS晶體管的漏極為功率信號(hào)輸出端，NMOS晶體管的柵極受來(lái)自所述功率控制器產(chǎn)生的一個(gè)可變電壓信號(hào)控制。進(jìn)一步地，其中，所述功率控制器進(jìn)一步為一低壓差線性穩(wěn)壓器。進(jìn)一步地，其中，所述低壓差線性穩(wěn)壓器進(jìn)一步由一運(yùn)算放大器、一 PMOS晶體管以及兩個(gè)電阻組成，其中，所述PMOS晶體管的漏極與一電阻的連接輸出端連接三個(gè)所述NMOS晶體管的柵極。為解決上述技術(shù)問(wèn)題，本發(fā)明還提供了一種移動(dòng)終端，其特征在于，該移動(dòng)終端中采用如上述的任一所述具有功率控制功能的射頻功率放大集成電路，該移動(dòng)終端包括移動(dòng)終端基帶控制芯片、射頻收發(fā)器、射頻功率放大集成電路、低噪聲放大器模塊、射頻開(kāi)關(guān)模塊以及天線；其中，所述基帶控制芯片，分別與所述射頻收發(fā)器和射頻功率放大集成電路相連接，用于合成將要發(fā)射的基帶信號(hào)，或?qū)邮盏降幕鶐盘?hào)進(jìn)行解碼；所述射頻收發(fā)器，分別與所述基帶控制芯片、射頻功率放大集成電路和低噪聲放大器模塊相連接，用于對(duì)從所述基帶控制芯片傳輸來(lái)的基帶信號(hào)進(jìn)行處理而生成射頻信號(hào)，并將所生成的射頻信號(hào)發(fā)送到所述射頻功率放大集成電路，或?qū)乃龅驮肼暦糯笃髂K傳輸來(lái)的射頻信號(hào)進(jìn)行處理而生成基帶信號(hào)，并將所生成的基帶信號(hào)發(fā)送到所述基帶控制芯片；所述射頻功率放大集成電路，分別與所述射頻收發(fā)器和射頻開(kāi)關(guān)模塊相連接，用于對(duì)從所述射頻收發(fā)器傳輸來(lái)的射頻信號(hào)進(jìn)行功率放大的處理后發(fā)送給所述射頻開(kāi)關(guān)模塊；所述低噪聲放大器模塊，分別與所述射頻收發(fā)器和射頻開(kāi)關(guān)模塊相連接，用于接收來(lái)自射頻開(kāi)關(guān)模塊的信號(hào)并將該接收信號(hào)處理后發(fā)送至所述射頻收發(fā)器；所述射頻開(kāi)關(guān)模塊，分別與所述射頻功率放大集成電路、低噪聲放大器模塊以及天線相連接，用于通過(guò)所述天線從外界接收信號(hào)送到所述低噪聲放大器模塊或者發(fā)射從所述射頻功率放大集成電路傳輸來(lái)的信號(hào)。為解決上述技術(shù)問(wèn)題，本發(fā)明還提供了一種具有功率控制功能的射頻功率放大集成電路，由一功率控制器、三個(gè)功率單元模塊、偏置電路以及匹配電路連接組成，其特征在于，所述三個(gè)功率單元模塊由兩個(gè)功率驅(qū)動(dòng)級(jí)模塊和一個(gè)功率輸出放大級(jí)模塊級(jí)聯(lián)組成，其中，所述功率驅(qū)動(dòng)級(jí)模塊均由BJT晶體管組成，所述功率輸出放大級(jí)模塊由BJT晶體管和NMOS晶體管疊加而成；其中，所述功率輸出放大級(jí)模塊中的BJT晶體管的發(fā)射極接地，射頻功率信號(hào)通過(guò)該功率輸出放大級(jí)模塊中的BJT晶體管的基極進(jìn)入所述功率輸出放大級(jí)模塊，所述功率輸出放大級(jí)模塊中的BJT晶體管的集電極和所述功率輸出放大級(jí)模塊中的NMOS晶體管的源級(jí)相連，所述功率輸出放大級(jí)模塊中的NMOS晶體管的漏極是射頻信號(hào)輸出端，所述功率輸出放大級(jí)模塊中的NMOS晶體管的柵極和所述功率控制器的輸出接點(diǎn)相連。進(jìn)一步地，其中，所述功率控制器進(jìn)一步為一低壓差線性穩(wěn)壓器。進(jìn)一步地，其中，所述低壓差線性穩(wěn)壓器進(jìn)一步由一運(yùn)算放大器、一 PMOS晶體管以及兩個(gè)電阻組成，其中，所述PMOS晶體管的漏極與一電阻的連接輸出端連接所述功率輸出放大級(jí)模塊中的NMOS晶體管的柵極和兩個(gè)所述功率驅(qū)動(dòng)級(jí)模塊的集電極。為解決上述技術(shù)問(wèn)題，本發(fā)明還提供了一種移動(dòng)終端，其特征在于，該移動(dòng)終端中采用如上述的任一所述具有功率控制功能的射頻功率放大集成電路，該移動(dòng)終端包括移動(dòng)終端基帶控制芯片、射頻收發(fā)器、射頻功率放大集成電路、低噪聲放大器模塊、射頻開(kāi)關(guān)模塊以及天線；其中，所述基帶控制芯片，分別與所述射頻收發(fā)器和射頻功率放大集成電路相連接，用于合成將要發(fā)射的基帶信號(hào)，或?qū)邮盏降幕鶐盘?hào)進(jìn)行解碼；所述射頻收發(fā)器，分別與所述基帶控制芯片、射頻功率放大集成電路和低噪聲放大器模塊相連接，用于對(duì)從所述基帶控制芯片傳輸來(lái)的基帶信號(hào)進(jìn)行處理而生成射頻信號(hào)，并將所生成的射頻信號(hào)發(fā)送到所述射頻功率放大集成電路，或?qū)乃龅驮肼暦糯笃髂K傳輸來(lái)的射頻信號(hào)進(jìn)行處理而生成基帶信號(hào)，并將所生成的基帶信號(hào)發(fā)送到所述基帶控制芯片；所述射頻功率放大集成電路，分別與所述射頻收發(fā)器和射頻開(kāi)關(guān)模塊相連接，用于對(duì)從所述射頻收發(fā)器傳輸來(lái)的射頻信號(hào)進(jìn)行功率放大的處理后發(fā)送給所述射頻開(kāi)關(guān)模塊；所述低噪聲放大器模塊，分別與所述射頻收發(fā)器和射頻開(kāi)關(guān)模塊相連接，用于接收來(lái)自射頻開(kāi)關(guān)模塊的信號(hào)并將該接收信號(hào)處理后發(fā)送至所述射頻收發(fā)器；所述射頻開(kāi)關(guān)模塊，分別與所述射頻功率放大集成電路、低噪聲放大器模塊以及天線相連接，用于通過(guò)所述天線從外界接收信號(hào)送到所述低噪聲放大器模塊或者發(fā)射從所述射頻功率放大集成電路傳輸來(lái)的信號(hào)。與現(xiàn)有技術(shù)相比，本發(fā)明所述的一種具有功率控制功能的射頻功率放大集成電路及采用其的移動(dòng)終端，達(dá)到了如下效果I)本發(fā)明所述的一種具有功率控制功能的射頻功率放大集成電路及采用其的移動(dòng)終端，使用BiCMOS工藝，由BJT晶體管和NMOS晶體管疊加形成。通過(guò)控制匪OS晶體管的柵極電壓來(lái)控制放大器的輸出功率。2)本發(fā)明所述的一種具有功率控制功能的射頻功率放大集成電路及采用其的移動(dòng)終端，在這種電路結(jié)構(gòu)中，NMOS晶體管疊加在BJT晶體管之上，減輕了 BJT晶體管擊穿電壓的壓力，提高了功率放大器輸出電壓的擺幅，從而降低對(duì)BJT晶體管最大電流能力的要求，并減小輸出晶體管的尺寸，進(jìn)一步減小芯片面積，同時(shí)也降低制作成本。


圖1是現(xiàn)有技術(shù)中的GSM射頻功率放大器示意圖。圖2是本發(fā)明實(shí)施例一所述的一種具有功率控制功能的射頻功率放大集成電路結(jié)構(gòu)框圖。圖3是本發(fā)明實(shí)施例一所述的一種具有功率控制功能的射頻功率放大集成電路的具體電路圖。圖4是本發(fā)明實(shí)施例一所述的一種具有功率控制功能的射頻功率放大集成電路中功率輸出放大級(jí)模塊的電路結(jié)構(gòu)示意圖。圖5是本發(fā)明實(shí)施例二所述的一種具有功率控制功能的射頻功率放大集成電路的具體電路圖。圖6是采用本發(fā)明實(shí)施例一或二所述的一種具有功率控制功能的射頻功率放大集成電路的移動(dòng)終端的連接結(jié)構(gòu)框圖。
具體實(shí)施例方式如在說(shuō)明書及權(quán)利要求當(dāng)中使用了某些詞匯來(lái)指稱特定組件。本領(lǐng)域技術(shù)人員應(yīng)可理解，硬件制造商可能會(huì)用不同名詞來(lái)稱呼同一個(gè)組件。本說(shuō)明書及權(quán)利要求并不以名稱的差異來(lái)作為區(qū)分組件的方式，而是以組件在功能上的差異來(lái)作為區(qū)分的準(zhǔn)則。如在通篇說(shuō)明書及權(quán)利要求當(dāng)中所提及的“包含”為一開(kāi)放式用語(yǔ)，故應(yīng)解釋成“包含但不限定于”。“大致”是指在可接受的誤差范圍內(nèi)，本領(lǐng)域技術(shù)人員能夠在一定誤差范圍內(nèi)解決所述技術(shù)問(wèn)題，基本達(dá)到所述技術(shù)效果。此外，“耦接”一詞在此包含任何直接及間接的電性耦接手段。因此，若文中描述一第一裝置耦接于一第二裝置，則代表所述第一裝置可直接電性耦接于所述第二裝置，或通過(guò)其他裝置或耦接手段間接地電性耦接至所述第二裝置。說(shuō)明書后續(xù)描述為實(shí)施本發(fā)明的較佳實(shí)施方式，然所述描述乃以說(shuō)明本發(fā)明的一般原則為目的，并非用以限定本發(fā)明的范圍。本發(fā)明的保護(hù)范圍當(dāng)視所附權(quán)利要求所界定者為準(zhǔn)。以下結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步詳細(xì)說(shuō)明，但不作為對(duì)本發(fā)明的限定。
如圖2和3所示,本發(fā)明實(shí)施例一所述的一種具有功率控制功能的射頻功率放大集成電路2，由一功率控制器21、三個(gè)功率單元模塊(Power Cell) 204、205、206，偏置電路207以及匹配電路208連接組成，其特征在于，所述三個(gè)功率單元模塊204、205、206由兩個(gè)功率驅(qū)動(dòng)級(jí)模塊204、205和一個(gè)功率輸出放大級(jí)模塊206級(jí)聯(lián)組成，所述兩個(gè)功率驅(qū)動(dòng)級(jí)模塊204、205和一個(gè)功率輸出放大級(jí)模塊206均由BJT (Bipolar Junction Transistor)晶體管 Ql、Q2、Q3 和 NMOS (N-Metal-Oxide-Semiconductor)晶體管 Ml、M2、M3 疊加而成；其中，所述BJT晶體管Ql、Q2、Q3的發(fā)射極接地，所述BJT晶體管Ql、Q2、Q3的基極為功率信號(hào)輸入端，所述BJT晶體管Q1、Q2、Q3的集電極和NMOS晶體管M1、M2、M3的源極相連，NMOS晶體管Ml、M2、M3的漏極為功率信號(hào)輸出端，NMOS晶體管Ml、M2、M3的柵極受來(lái)自所述功率控制器21產(chǎn)生的一個(gè)可變電壓信號(hào)控制。如圖3所示,其中，所述功率控制器21是一個(gè)LD0(low dropout regulator,低壓差線性穩(wěn)壓器)，由運(yùn)算放大器202、PMOS (P-Metal-Oxide-Semiconductor)晶體管203以及電阻R1、R2組成。通過(guò)改變輸入控制電壓信號(hào)VRAMP的值來(lái)改變LDO在結(jié)點(diǎn)209處的輸出電壓值。由于功率控制器21為現(xiàn)有技術(shù)中的內(nèi)容，其是通過(guò)PMOS晶體管203的漏極與電阻Rl的連接輸出端209連接NMOS晶體管M1、M2、M3的柵極。功率控制器21之所以采用上述設(shè)計(jì)，是為了使其不需要具有很大的驅(qū)動(dòng)電流的能力，因而PMOS晶體管203的尺寸可以做得非常小。其中，如圖3所示，功率驅(qū)動(dòng)級(jí)模塊204，由BJT晶體管Ql和NMOS晶體管Ml疊加而成。其中，BJT晶體管Ql的發(fā)射極接地，射頻功率信號(hào)通過(guò)BJT晶體管Ql的基極進(jìn)入功率驅(qū)動(dòng)級(jí)模塊204，BJT晶體管Ql的集電極和NMOS晶體管Ml的源級(jí)相連，NMOS晶體管Ml的漏極是射頻信號(hào)輸出端，NMOS晶體管Ml的柵極和功率控制器21的輸出接點(diǎn)209相連。目的是通過(guò)改變接點(diǎn)209的輸出電壓，可以控制NMOS晶體管Ml柵極電壓的大小，進(jìn)而控制功率驅(qū)動(dòng)級(jí)模塊204的輸出功率。其中，如圖3所示，功率驅(qū)動(dòng)級(jí)模塊205，由BJT晶體管Q2和NMOS晶體管M2疊加而成。其中，BJT晶體管Q2的發(fā)射極接地，射頻功率信號(hào)通過(guò)BJT晶體管Q2的基極進(jìn)入功率驅(qū)動(dòng)級(jí)模塊205，BJT晶體管Q2的集電極和NMOS晶體管M2的源級(jí)相連，NMOS晶體管M2的漏極是射頻信號(hào)輸出端，NMOS晶體管M2的柵極和功率控制器21的輸出接點(diǎn)209相連。目的是通過(guò)改變接點(diǎn)209的輸出電壓，可以控制NMOS晶體管M2柵極電壓的大小，進(jìn)而控制功率驅(qū)動(dòng)級(jí)模塊205的輸出功率。其中，如圖3所示，功率輸出放大級(jí)模塊206，由BJT晶體管Q3和NMOS晶體管M3疊加而成。其中，BJT晶體管Q3的發(fā)射極接地，射頻功率信號(hào)通過(guò)BJT晶體管Q3的基極進(jìn)入功率輸出放大級(jí)模塊206，BJT晶體管Q3的集電極和NMOS晶體管M3的源級(jí)相連，NMOS晶體管M3的漏極是射頻信號(hào)輸出端，NMOS晶體管M3的柵極和功率控制器21的輸出接點(diǎn)209相連。目的是通過(guò)改變接點(diǎn)209的輸出電壓，可以控制NMOS晶體管M3柵極電壓的大小，進(jìn)而控制功率輸出放大級(jí)模塊206的輸出功率。另外，如圖4所示，為功率輸出放大級(jí)模塊，其中，NMOS晶體管M3柵漏之間承受的最聞電壓為VDG—— = Voutmax-VCT
其中，Voutjiax是射頻功率放大器的輸出電壓的最大值，VCT是NMOS晶體管M3柵極所加控制電壓。而下面的BJT晶體管Q3的基極和集電極之間所承受的電壓為Vbc — Vcas-Vin其中，Vcas為NMOS晶體管M3源級(jí)電壓，Vin為輸入電壓。當(dāng)Vin減小時(shí)，Vcas增加，當(dāng)Vcas增加到VCT-Vth (閾值電壓)時(shí)，NMOS晶體管M3截止，因此晶體管Q3基極和集電極之間所承受的最聞電壓為Vbc (MAX) — VCT-Vth~VIN(MIN)通常狀況下，VBC_小于晶體管的柵氧化層擊穿電壓(>2VDD)，因此NMOS晶體管M3的擊穿電壓是限制輸出電壓擺幅的主要因素。為了使NMOS晶體管M3不發(fā)生擊穿，需滿足Vout max = VCT+V0X ■·其中，Vra _是柵氧化層不被擊穿是所能承受的最高電壓。提高NMOS晶體管M3的柵極電壓可以提高輸出電壓擺幅，通常狀況下，VCT=VDD,假設(shè)Vra _=2VDD，那么采用這種BJT晶體管和NMOS晶體管疊加的技術(shù)后射頻功率放大器的輸出電壓最高值為3VDD，而不采用這種技術(shù)時(shí)，輸出電壓最高值僅為2VDD+VIN_，VIN_通常為0甚至為負(fù)值，因此采用這種技術(shù)可以將輸出電壓峰值最少提高約1. 5倍，有效地減小了對(duì)晶體管最大電流能力的要求。如圖5所示，為本發(fā)明實(shí)施例二所述的一種具有功率控制功能的射頻功率放大集成電路。由于GSM協(xié)議規(guī)定GSM900頻段的最大發(fā)射功率級(jí)別是5即33dBm?？紤]到從射頻功率放大器到天線之間的損耗，一般會(huì)把最大輸出功率設(shè)計(jì)到35dBm。通常情況下，射頻功率放大器的功率驅(qū)動(dòng)級(jí)模塊比功率輸出放大級(jí)的輸出功率小IOdB左右，因此功率驅(qū)動(dòng)級(jí)模塊的最大輸出功率設(shè)計(jì)為25dBm即可滿足系統(tǒng)發(fā)射指標(biāo)。通過(guò)合理的阻抗匹配設(shè)計(jì)，完全可以使得功率驅(qū)動(dòng)級(jí)模塊的輸出端電壓擺幅不超過(guò)雙擊晶體管的擊穿電壓，對(duì)于BiCMOS工藝來(lái)說(shuō)，NPN晶體管的擊穿電壓為8V左右。實(shí)施例二所述的一種具有功率控制功能的射頻功率放大集成電路，由一功率控制器41、三個(gè)功率單元模塊(Power Cell)404、405、406，偏置電路407以及匹配電路408連接組成，其特征在于，所述三個(gè)功率單元模塊404、405、406由兩個(gè)功率驅(qū)動(dòng)級(jí)模塊404、405和一個(gè)功率輸出放大級(jí)模塊406級(jí)聯(lián)組成，其中，所述功率驅(qū)動(dòng)級(jí)模塊404、405均由BJT晶體管Ql、Q2組成，所述功率輸出放大級(jí)模塊406由BJT晶體管Q3和NMOS晶體管M3疊加而成；其中，所述BJT晶體管Q3的發(fā)射極接地，射頻功率信號(hào)通過(guò)該BJT晶體管Q3的基極進(jìn)入功率輸出放大級(jí)模塊406，BJT晶體管Q3的集電極和NMOS晶體管M3的源級(jí)相連，NMOS晶體管M3的漏極是射頻信號(hào)輸出端，NMOS晶體管M3的柵極和功率控制器41的輸出接點(diǎn)409相連。本發(fā)明實(shí)施例二的作用是通過(guò)控制Ql集電極電壓來(lái)控制其輸出功率，通過(guò)控制Q2集電極電壓來(lái)控制其輸出功率，同時(shí)通過(guò)改變接點(diǎn)409的輸出電壓，可以控制M3柵極電壓的大小，進(jìn)而控制功率輸出放大級(jí)模塊406的輸出功率。其中，所述功率控制器41是一個(gè)LD0，由運(yùn)算放大器402、PM0S晶體管403以及電阻R1、R2組成。通過(guò)改變輸入控制電壓信號(hào)VRAMP的值來(lái)改變LDO在結(jié)點(diǎn)409處的輸出電壓值。LDO的輸出連接M3的柵極，Ql的集電極和Q2的集電極。由于功率驅(qū)動(dòng)級(jí)模塊404、405的最大輸出功率僅為25dBm，通常需要的驅(qū)動(dòng)電流為400mA左右，而功率輸出放大級(jí)模塊406的最大輸出功率為35dBm，通常需要的驅(qū)動(dòng)電流為1.5A左右。因此，相比于圖1中的常規(guī)功率控制方式，這種控制方式不需要LDO具有很大的驅(qū)動(dòng)電流的能力，因而PMOS晶體管403的尺寸可以做得非常小。如圖5所示，顯示了采用本發(fā)明上述實(shí)施例一或二，所制作的移動(dòng)終端結(jié)構(gòu)示意圖。該移動(dòng)終端包括基帶控制芯片111、射頻收發(fā)器112、射頻功率放大集成電路113、低噪聲放大器模塊115、射頻開(kāi)關(guān)模塊116以及天線114。其中， 所述基帶控制芯片111，分別與所述射頻收發(fā)器112和射頻功率放大集成電路113相連接，用于合成將要發(fā)射的基帶信號(hào)，或?qū)邮盏降幕鶐盘?hào)進(jìn)行解碼；所述射頻收發(fā)器112，分別與所述基帶控制芯片111、射頻功率放大集成電路113和低噪聲放大器模塊115相連接，用于對(duì)從所述基帶控制芯片111傳輸來(lái)的基帶信號(hào)進(jìn)行處理而生成射頻信號(hào)，并將所生成的射頻信號(hào)發(fā)送到所述射頻功率放大集成電路113，或?qū)乃龅驮肼暦糯笃髂K115傳輸來(lái)的射頻信號(hào)進(jìn)行處理而生成基帶信號(hào)，并將所生成的基帶信號(hào)發(fā)送到所述基帶控制芯片111 ;所述射頻功率放大集成電路113，分別與所述射頻收發(fā)器112和射頻開(kāi)關(guān)模塊116相連接，用于對(duì)從所述射頻收發(fā)器112傳輸來(lái)的射頻信號(hào)進(jìn)行諸如功率放大的處理后發(fā)送給所述射頻開(kāi)關(guān)模塊116 ；所述低噪聲放大器模塊115，分別與所述射頻收發(fā)器112和射頻開(kāi)關(guān)模塊116相連接，用于接收來(lái)自射頻開(kāi)關(guān)模塊116的信號(hào)并將該接收信號(hào)處理后發(fā)送至所述射頻收發(fā)器112 ；所述射頻開(kāi)關(guān)模塊116，分別與所述射頻功率放大集成電路113、低噪聲放大器模塊115以及天線114相連接，用于通過(guò)所述天線114從外界接收信號(hào)送到所述低噪聲放大器模塊115或者發(fā)射從所述射頻功率放大集成電路113傳輸來(lái)的信號(hào)。具體而言，進(jìn)行信號(hào)發(fā)射時(shí)，所述基帶控制芯片111把要發(fā)射的信息編譯成基帶碼(基帶信號(hào))并將其傳輸給所述射頻收發(fā)器112，所述射頻收發(fā)器112對(duì)該基帶信號(hào)進(jìn)行處理生成射頻信號(hào)，并將該射頻信號(hào)傳輸?shù)剿錾漕l功率放大集成電路113，所述射頻功率放大集成電路113將從所述射頻收發(fā)器112傳輸來(lái)的射頻信號(hào)進(jìn)行功率放大并通過(guò)所述射頻開(kāi)關(guān)模塊116和天線114向外發(fā)射；進(jìn)行信號(hào)接收時(shí)，所述低噪聲放大器模塊115將通過(guò)所述射頻開(kāi)關(guān)模塊116和天線114將接收到的射頻信號(hào)傳輸給所述射頻信號(hào)收發(fā)器112，所述射頻信號(hào)收發(fā)器112將從所述低噪聲放大器模塊115接收到的射頻信號(hào)轉(zhuǎn)換為基帶信號(hào)，并將該基帶信號(hào)傳輸?shù)剿龌鶐Э刂菩酒?11，最后由所述基帶控制芯片111將從所述射頻收發(fā)器112傳輸來(lái)的基帶信號(hào)解譯為接收信息?？蛇x地，上述要發(fā)射的信息或者接收信息可以包括音頻信息、地址信息(例如手機(jī)號(hào)碼或網(wǎng)站地址)、文字信息(例如短信息文字或網(wǎng)站文字)、圖片信息等。所述基帶控制芯片111的主要組件為處理器(如DSP、ARM等)和內(nèi)存(如SRAM、Flash等)。可選地，該基帶控制芯片111由單一芯片實(shí)現(xiàn)。上述實(shí)施例一和二均采用BiCMOS工藝制作，這里需要說(shuō)明的是BiCMOS (BipolarCMOS)是繼CMOS后的新一代高性能VLSI工藝。CMOS以低功耗、高密度成為80年VLSI的主流工藝。隨著尺寸的逐步縮小，電路性能不斷得到提高，但是當(dāng)尺寸降到Ium以下時(shí)，由于載流子速度飽和等原因，它的潛力受到很大的限制。把CMOS和Bipolar集成在同一芯片上，發(fā)揮各自的優(yōu)勢(shì)，克服缺點(diǎn)，可以使電路達(dá)到高速度、低功耗。BiCMOS工藝一般以CMOS工藝為基礎(chǔ)，增加少量的工藝步驟而成。BiCMOS (Bipolar CMOS)是CMOS和雙極器件同時(shí)集成在同一塊芯片上的技術(shù)，其基本思想是以CMOS器件為主要單元電路，而在要求驅(qū)動(dòng)大電容負(fù)載之處加入雙極器件或電路。因此BiCMOS電路既具有CMOS電路高集成度、低功耗的優(yōu)點(diǎn)，又獲得了雙極電路高速、強(qiáng)電流驅(qū)動(dòng)能力的優(yōu)勢(shì)。本發(fā)明使用BiCMOS工藝，把功率控制器和射頻功率放大器(即三個(gè)功率單元模塊)集成到一顆芯片上，同時(shí)改變了傳統(tǒng)的功率控制，通過(guò)控制NMOS晶體管的柵極電壓來(lái)控制放大器的輸出功率。在這種電路結(jié)構(gòu)中，NMOS晶體管疊加在BJT晶體管之上，減輕了 BJT晶體管擊穿電壓的壓力，提高了功率放大器輸出電壓的擺幅，從而降低對(duì)BJT晶體管最大電流能力的要求，并減小輸出晶體管的尺寸，減小芯片面積，降低制作成本。與現(xiàn)有技術(shù)相比，本發(fā)明所述的一種具有功率控制功能的射頻功率放大集成電路及采用其的移動(dòng)終端，達(dá)到了如下效果I)本發(fā)明所述的一種具有功率控制功能的射頻功率放大集成電路及采用其的移動(dòng)終端，使用BiCMOS工藝，由BJT晶體管和NMOS晶體管疊加形成。通過(guò)控制匪OS晶體管的柵極電壓來(lái)控制放大器的輸出功率。2)本發(fā)明所述的一種具有功率控制功能的射頻功率放大集成電路及采用其的移動(dòng)終端，在這種電路結(jié)構(gòu)中，NMOS晶體管疊加在BJT晶體管之上，減輕了 BJT晶體管擊穿電壓的壓力，提高了功率放大器輸出電壓的擺幅，從而降低對(duì)BJT晶體管最大電流能力的要求，并減小輸出晶體管的尺寸，進(jìn)一步減小芯片面積，同時(shí)也降低制作成本。上述說(shuō)明示出并描述了本發(fā)明的若干優(yōu)選實(shí)施例，但如前所述，應(yīng)當(dāng)理解本發(fā)明并非局限于本文所披露的形式，不應(yīng)看作是對(duì)其他實(shí)施例的排除，而可用于各種其他組合、修改和環(huán)境，并能夠在本文所述發(fā)明構(gòu)想范圍內(nèi)，通過(guò)上述教導(dǎo)或相關(guān)領(lǐng)域的技術(shù)或知識(shí)進(jìn)行改動(dòng)。而本領(lǐng)域人員所進(jìn)行的改動(dòng)和變化不脫離本發(fā)明的精神和范圍，則都應(yīng)在本發(fā)明所附權(quán)利要求的保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種具有功率控制功能的射頻功率放大集成電路，由一功率控制器、三個(gè)功率單元模塊、偏置電路以及匹配電路連接組成，其特征在于，所述三個(gè)功率單元模塊由兩個(gè)功率驅(qū)動(dòng)級(jí)模塊和一個(gè)功率輸出放大級(jí)模塊級(jí)聯(lián)組成，所述兩個(gè)功率驅(qū)動(dòng)級(jí)模塊和一個(gè)功率輸出放大級(jí)模塊均由BJT晶體管和NMOS晶體管疊加而成；其中，所述BJT晶體管的發(fā)射極接地，所述BJT晶體管的基極為功率信號(hào)輸入端，所述BJT晶體管的集電極和NMOS晶體管的源極相連，NMOS晶體管的漏極為功率信號(hào)輸出端，NMOS晶體管的柵極受來(lái)自所述功率控制器產(chǎn)生的一個(gè)可變電壓信號(hào)控制。
2.如權(quán)利要求I所述具有功率控制功能的射頻功率放大集成電路，其特征在于，所述功率控制器進(jìn)一步為一低壓差線性穩(wěn)壓器。
3.如權(quán)利要求2所述具有功率控制功能的射頻功率放大集成電路，其特征在于，所述低壓差線性穩(wěn)壓器進(jìn)一步由一運(yùn)算放大器、一 PMOS晶體管以及兩個(gè)電阻組成，其中，所述 PMOS晶體管的漏極與一電阻的連接輸出端連接三個(gè)所述NMOS晶體管的柵極。
4.一種移動(dòng)終端，其特征在于，該移動(dòng)終端中采用如權(quán)利要求I至3中的任一所述具有功率控制功能的射頻功率放大集成電路，該移動(dòng)終端包括移動(dòng)終端基帶控制芯片、射頻收發(fā)器、射頻功率放大集成電路、低噪聲放大器模塊、射頻開(kāi)關(guān)模塊以及天線；其中，所述基帶控制芯片，分別與所述射頻收發(fā)器和射頻功率放大集成電路相連接，用于合成將要發(fā)射的基帶信號(hào)，或?qū)邮盏降幕鶐盘?hào)進(jìn)行解碼；所述射頻收發(fā)器，分別與所述基帶控制芯片、射頻功率放大集成電路和低噪聲放大器模塊相連接，用于對(duì)從所述基帶控制芯片傳輸來(lái)的基帶信號(hào)進(jìn)行處理而生成射頻信號(hào)，并將所生成的射頻信號(hào)發(fā)送到所述射頻功率放大集成電路，或?qū)乃龅驮肼暦糯笃髂K傳輸來(lái)的射頻信號(hào)進(jìn)行處理而生成基帶信號(hào)，并將所生成的基帶信號(hào)發(fā)送到所述基帶控制芯片;所述射頻功率放大集成電路，分別與所述射頻收發(fā)器和射頻開(kāi)關(guān)模塊相連接，用于對(duì)從所述射頻收發(fā)器傳輸來(lái)的射頻信號(hào)進(jìn)行功率放大的處理后發(fā)送給所述射頻開(kāi)關(guān)模塊；所述低噪聲放大器模塊，分別與所述射頻收發(fā)器和射頻開(kāi)關(guān)模塊相連接，用于接收來(lái)自射頻開(kāi)關(guān)模塊的信號(hào)并將該接收信號(hào)處理后發(fā)送至所述射頻收發(fā)器；所述射頻開(kāi)關(guān)模塊，分別與所述射頻功率放大集成電路、低噪聲放大器模塊以及天線相連接，用于通過(guò)所述天線從外界接收信號(hào)送到所述低噪聲放大器模塊或者發(fā)射從所述射頻功率放大集成電路傳輸來(lái)的信號(hào)。
5.一種具有功率控制功能的射頻功率放大集成電路，由一功率控制器、三個(gè)功率單元模塊、偏置電路以及匹配電路連接組成，其特征在于，所述三個(gè)功率單元模塊由兩個(gè)功率驅(qū)動(dòng)級(jí)模塊和一個(gè)功率輸出放大級(jí)模塊級(jí)聯(lián)組成，其中，所述功率驅(qū)動(dòng)級(jí)模塊均由BJT晶體管組成，所述功率輸出放大級(jí)模塊由BJT晶體管和NMOS晶體管疊加而成；其中，所述功率輸出放大級(jí)模塊中的BJT晶體管的發(fā)射極接地，射頻功率信號(hào)通過(guò)該功率輸出放大級(jí)模塊中的BJT晶體管的基極進(jìn)入所述功率輸出放大級(jí)模塊，所述功率輸出放大級(jí)模塊中的BJT晶體管的集電極和所述功率輸出放大級(jí)模塊中的NMOS晶體管的源級(jí)相連，所述功率輸出放大級(jí)模塊中的NMOS晶體管的漏極是射頻信號(hào)輸出端，所述功率輸出放大級(jí)模塊中的NMOS晶體管的柵極和所述功率控制器的輸出接點(diǎn)相連。
6.如權(quán)利要求5所述具有功率控制功能的射頻功率放大集成電路，其特征在于，所述功率控制器進(jìn)一步為一低壓差線性穩(wěn)壓器。
7.如權(quán)利要求6所述具有功率控制功能的射頻功率放大集成電路，其特征在于，所述低壓差線性穩(wěn)壓器進(jìn)一步由一運(yùn)算放大器、一 PMOS晶體管以及兩個(gè)電阻組成，其中，所述PMOS晶體管的漏極與一電阻的連接輸出端連接所述功率輸出放大級(jí)模塊中的NMOS晶體管的柵極和兩個(gè)所述功率驅(qū)動(dòng)級(jí)模塊的集電極。
8.一種移動(dòng)終端，其特征在于，該移動(dòng)終端中采用如權(quán)利要求5至7中的任一所述具有功率控制功能的射頻功率放大集成電路，該移動(dòng)終端包括移動(dòng)終端基帶控制芯片、射頻收發(fā)器、射頻功率放大集成電路、低噪聲放大器模塊、射頻開(kāi)關(guān)模塊以及天線；其中， 所述基帶控制芯片，分別與所述射頻收發(fā)器和射頻功率放大集成電路相連接，用于合成將要發(fā)射的基帶信號(hào)，或?qū)邮盏降幕鶐盘?hào)進(jìn)行解碼； 所述射頻收發(fā)器，分別與所述基帶控制芯片、射頻功率放大集成電路和低噪聲放大器模塊相連接，用于對(duì)從所述基帶控制芯片傳輸來(lái)的基帶信號(hào)進(jìn)行處理而生成射頻信號(hào)，并將所生成的射頻信號(hào)發(fā)送到所述射頻功率放大集成電路，或?qū)乃龅驮肼暦糯笃髂K傳輸來(lái)的射頻信號(hào)進(jìn)行處理而生成基帶信號(hào)，并將所生成的基帶信號(hào)發(fā)送到所述基帶控制芯片; 所述射頻功率放大集成電路，分別與所述射頻收發(fā)器和射頻開(kāi)關(guān)模塊相連接，用于對(duì)從所述射頻收發(fā)器傳輸來(lái)的射頻信號(hào)進(jìn)行功率放大的處理后發(fā)送給所述射頻開(kāi)關(guān)模塊； 所述低噪聲放大器模塊，分別與所述射頻收發(fā)器和射頻開(kāi)關(guān)模塊相連接，用于接收來(lái)自射頻開(kāi)關(guān)模塊的信號(hào)并將該接收信號(hào)處理后發(fā)送至所述射頻收發(fā)器； 所述射頻開(kāi)關(guān)模塊，分別與所述射頻功率放大集成電路、低噪聲放大器模塊以及天線相連接，用于通過(guò)所述天線從外界接收信號(hào)送到所述低噪聲放大器模塊或者發(fā)射從所述射頻功率放大集成電路傳輸來(lái)的信號(hào)。
全文摘要
本發(fā)明公開(kāi)了一種具有功率控制功能的射頻功率放大集成電路，由一功率控制器、三個(gè)功率單元模塊、偏置電路以及匹配電路連接組成，其特征在于，所述三個(gè)功率單元模塊由兩個(gè)功率驅(qū)動(dòng)級(jí)模塊和一個(gè)功率輸出放大級(jí)模塊級(jí)聯(lián)組成。本發(fā)明解決了現(xiàn)有無(wú)法有效減小射頻功率放大集成電路的芯片面積、降低產(chǎn)品制作成本的問(wèn)題。
文檔編號(hào)H03F3/189GK102983823SQ201210504648
公開(kāi)日2013年3月20日 申請(qǐng)日期2012年11月30日 優(yōu)先權(quán)日2012年11月30日
發(fā)明者路寧, 陳高鵬, 劉磊, 黃清華 申請(qǐng)人:銳迪科創(chuàng)微電子(北京)有限公司