專(zhuān)利名稱(chēng):高速低串?dāng)_的預(yù)放大器、動(dòng)態(tài)比較器及電路的制作方法
技術(shù)領(lǐng)域:
本發(fā)明涉及模擬電路設(shè)計(jì)領(lǐng)域,特別涉及一種高速低串?dāng)_的預(yù)放大器、具有該預(yù)放大器的動(dòng)態(tài)比較器及電路。
背景技術(shù):
動(dòng)態(tài)比較器在低功耗電路中具有廣泛的應(yīng)用?;阪i存器的動(dòng)態(tài)比較器一般由第一級(jí)預(yù)放大器和第二級(jí)鎖存器構(gòu)成。預(yù)放大器把待比較的信號(hào)放大到足夠的電壓差,然后鎖存器將該電壓差通過(guò)正反饋所存,從而得到比較的結(jié)果。預(yù)放大器的基本結(jié)構(gòu)如圖1所示。MNO管為偏置電流源,麗I和麗2管是差分輸入對(duì)管,MP3和MP4管是負(fù)載管。ΜΝ0、MP3、MP4管的柵極都外接時(shí)鐘信號(hào)CLK。理想情況下,電路是完全對(duì)稱(chēng)的。當(dāng)CLK為低電平(O電位)的時(shí)候,MNO管截止;Vs電壓足夠高,使得麗I和麗2管也截止;Voutp和Voutn電壓達(dá)到VDD,使得MP3和MP4管工作在線(xiàn)性區(qū),但其漏源電壓近似為0,因此PMOS中也沒(méi)有電流。當(dāng)CLK從O變?yōu)閂DD的過(guò)程中,Vs電壓下降,Voutp和Voutn電壓同時(shí)下降。但當(dāng)Vinp和Vinn不等的時(shí)候,輸出節(jié)點(diǎn)電壓下降的速度不同。如果Vinp>Vinn,則麗I管獲得更多的電流,麗2管獲得較少的電流,流過(guò)麗I管的大電流在負(fù)載上產(chǎn)生更大的壓降,使得Voutn下降的速度更快,從而Voutn和Voutp的差放大了輸入電壓Vinp和Vinn的差。當(dāng)CLK為VDD的 時(shí)候,MNO管進(jìn)入線(xiàn)性區(qū),但Vs=O,因此MNO管的電流為O ;Voutp和Voutn的電壓也為0,使得輸入管MNl和MN2的電流為O ;而MP3,MP4管處于截止區(qū),其電流同樣為O。綜上所述,預(yù)放大器在時(shí)鐘CLK的控制下,當(dāng)CLK=O或者CLK=VDD的時(shí)候,預(yù)放大器的靜態(tài)功耗都為0,僅在時(shí)鐘從O到VDD切換的過(guò)程中實(shí)現(xiàn)對(duì)輸入信號(hào)的放大。根據(jù)以上的分析,預(yù)放大器其實(shí)也可以看成是CLK作為輸入信號(hào),Voutp和Voutn作為輸出響應(yīng)的電路。在圖1所示的預(yù)放大器的一條通路里,CLK信號(hào)加在MNO管的柵極,它需要通過(guò)MNO管在Vs節(jié)點(diǎn)建立響應(yīng),然后再通過(guò)麗I管和麗2管在輸出節(jié)點(diǎn)產(chǎn)生響應(yīng)。而Vs節(jié)點(diǎn)到交流地的等效電容將延緩輸出電壓的響應(yīng)速度。另一方面,如圖2所示,加在MNO管柵極的CLK信號(hào)通過(guò)CgdO - Cgsl對(duì)輸入Vinp產(chǎn)生影響,加在MP3管柵極的CLK信號(hào)通過(guò)Cgd3 - Cgdl對(duì)輸入Vinp產(chǎn)生影響。另一方面,加在MNO管柵極的CLK信號(hào)通過(guò)CgdO - Cgs2對(duì)輸入Vinn產(chǎn)生影響,加在MP4管柵極的CLK信號(hào)通過(guò)Cgd4 - Cgd2對(duì)輸入Vinn產(chǎn)生影響。當(dāng)電路完全對(duì)稱(chēng)的時(shí)候,CLK信號(hào)對(duì)輸入端的影響是一種共模干擾。然而當(dāng)電路不對(duì)稱(chēng)的時(shí)候,這一共模干擾將轉(zhuǎn)換為等效到輸入端的差模干擾,從而降低比較器的精度。因此需要盡量抑制這一干擾信號(hào)的大小。
發(fā)明內(nèi)容
本發(fā)明的目的在于提出一種高速、低時(shí)鐘串?dāng)_的預(yù)放大器。另一目的在于提出一種具有這種預(yù)放大器的動(dòng)態(tài)比較器。
又一目的在于提出一種具有這種動(dòng)態(tài)比較器的電路。為實(shí)現(xiàn)上述目的,本發(fā)明采用以下技術(shù)方案
一種高速低串?dāng)_的預(yù)放大器,包括一對(duì)輸入MOS管和一對(duì)負(fù)載MOS管,還包括第三MOS管、第四MOS管、第五MOS管和第六MOS管,所述第三MOS管和所述第四MOS管的柵極接時(shí)鐘信號(hào),所述第三MOS管的源極接其中一個(gè)輸入MOS管的漏極,所述第三MOS管的漏極接所述第五MOS管的漏極,所述第四MOS管的源極接另一個(gè)輸入MOS管的漏極,所述第四MOS管的漏極接所述第六MOS管的漏極,所述第五MOS管和所述第六MOS管的柵極接直流偏置電壓,所述第五MOS管的源極接其中一個(gè)負(fù)載MOS管的漏極,所述第六MOS管的源極接另一個(gè)負(fù)載MOS管的漏極,所述一對(duì)輸入MOS管的源極接地。可進(jìn)一步采用以下一些技術(shù)方案
所述一對(duì)輸入MOS管、所述第三MOS管和所述第四MOS管為NMOS管,所述一對(duì)負(fù)載MOS管、所述第五MOS管和所述第六MOS管為PMOS管。一種動(dòng)態(tài)比較器,包括鎖存器和所述預(yù)放大器。一種電路,包括所述的動(dòng)態(tài)比較器。本發(fā)明的有益技術(shù)效果
本發(fā)明的預(yù)放大器將加有時(shí)鐘信號(hào)的第三MOS管、第四MOS管放置在接近輸出端的位置,以及加入第五MOS管和第六MOS管而產(chǎn)生的屏蔽作用,提高了預(yù)放大器的工作速度,另一方面,通過(guò)設(shè)置第三MOS管、第四MOS管、第五MOS管和第六MOS管,既增強(qiáng)了預(yù)放大器放大輸入信號(hào)的能力,提高預(yù)放大器的增益,同時(shí)還降低了時(shí)鐘信號(hào)對(duì)輸入端的串?dāng)_。
圖1是經(jīng)典預(yù)放大器的電路原理 圖2是經(jīng)典預(yù)放大器中時(shí)鐘信號(hào)通過(guò)MOS管電容向輸入端串?dāng)_的示意 圖3是本發(fā)明一個(gè)實(shí)施例的預(yù)放大器的電路原理 圖4是圖3所示的預(yù)放大器降低時(shí)鐘串?dāng)_的原理示意圖。
具體實(shí)施例方式下面結(jié)合附圖,對(duì)本發(fā)明提出的高速、低時(shí)鐘串?dāng)_預(yù)放大器的實(shí)施例作詳細(xì)說(shuō)明。應(yīng)該強(qiáng)調(diào)的是,下述說(shuō)明僅僅是示例性的,而不是為了限制本發(fā)明的范圍及其應(yīng)用。為使描述簡(jiǎn)潔,下文中將一對(duì)輸入MOS管麗1、麗2分別稱(chēng)為麗I管和麗2管,將第三MOS管麗3和所述第四MOS管MN4分別稱(chēng)為麗3管和MN4管,將第五MOS管MP5和第六MOS管MP6分別稱(chēng)為MP5管和MP6管,將一對(duì)負(fù)載MOS管MP7、MP8分別稱(chēng)為MP7管和MP8管?!獋€(gè)實(shí)施例的預(yù)放大器的電路原理圖如圖3所不。麗I管和麗2管為輸入管,其源極直接接地,其柵極分別接輸入電壓Vinp和Vinn。麗3管和MN4管為時(shí)鐘驅(qū)動(dòng)的MOS管,它們和麗I管和麗2管構(gòu)成cascode結(jié)構(gòu)(構(gòu)成共源共柵結(jié)構(gòu)),且麗3管和MN4管的漏極就是預(yù)放大器的輸出電壓Voutn和Voutp,其柵極外接時(shí)鐘信號(hào)CLK。MP7管和MP8管為時(shí)鐘驅(qū)動(dòng)的負(fù)載MOS管,其柵極外接時(shí)鐘信號(hào)CLK,MP5管和MP6管是其對(duì)應(yīng)的cascode管,且MP5管和MP6管的柵極接直流偏置電壓VB,漏極就是預(yù)放大器的輸出電壓Voutn和VoutpO一個(gè)實(shí)施例里,MNl管、MN2管、MN3管和MN4管為NMOS管,MP5管、MP6管、MP7管和MP8管為PMOS管。本領(lǐng)域技術(shù)人員將能理解,當(dāng)預(yù)放大器工作的時(shí)候,在適當(dāng)設(shè)計(jì)下,MP5管和MP6管主要工作在飽和區(qū),使得cascode結(jié)構(gòu)提供更高的輸出阻抗,從而提高了預(yù)放大器的增
Mo與圖1所示的傳統(tǒng)預(yù)放大器相比,圖3所示的預(yù)放大器中,受時(shí)鐘信號(hào)CLK驅(qū)動(dòng)的麗3管和MN4管更接近預(yù)放大器的輸出節(jié)點(diǎn)。在預(yù)放大器的工作過(guò)程中,Vl和V2節(jié)點(diǎn)的電壓始終保持在O電平附近。因此Vl和V2節(jié)點(diǎn)不會(huì)對(duì)預(yù)放大器的高頻特性產(chǎn)生較大的影響,也就是說(shuō),圖3所示的預(yù)放大器能工作在較高的速度。此外由于MP5管和MP6管對(duì)MP7管和MP8管的屏蔽作用,當(dāng)MP5管和MP6管尺寸較小時(shí),cascode結(jié)構(gòu)對(duì)輸出節(jié)點(diǎn)的電容性負(fù)載作用也減小了,因此也有利于提高預(yù)放大器的比較速度。另一方面,如圖4所示,MP7管和MP8管柵極所加CLK信號(hào)通過(guò)MOS管電容向輸入端Vinp和Vinn的耦合被MP5管和MP6管所隔斷。而V1、V2節(jié)點(diǎn)的電壓由于始終保持在O電位附近,因此加在麗3管和MN4管柵極的CLK信號(hào)通過(guò)Cgs3 - Cgdl向Vinp節(jié)點(diǎn)的耦合,以及通過(guò)Cgs4 - Cgd2向Vinn節(jié)點(diǎn)的耦合都比較小。綜合來(lái)說(shuō),該預(yù)放大器的CLK信號(hào)對(duì)輸入端的串?dāng)_比較小。在一些實(shí)施例里,一種動(dòng)態(tài)比較器包括鎖存器和所述高速、低時(shí)鐘串?dāng)_的預(yù)放大器。在一些實(shí)施例里,一種電路包括所述的動(dòng)態(tài)比較器。以上內(nèi)容是結(jié)合具體的優(yōu)選實(shí)施方式對(duì)本發(fā)明所作的進(jìn)一步詳細(xì)說(shuō)明,不能認(rèn)定本發(fā)明的具體實(shí)施只局限于這些說(shuō)明。對(duì)于本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō),在不脫離本發(fā)明構(gòu)思的前提下,還可以做出若干簡(jiǎn)單推演或替換,都應(yīng)當(dāng)視為屬于本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種高速低串?dāng)_的預(yù)放大器,包括一對(duì)輸入MOS管和一對(duì)負(fù)載MOS管,其特征在于,還包括第三MOS管、第四MOS管、第五MOS管和第六MOS管,所述第三MOS管和所述第四MOS管的柵極接時(shí)鐘信號(hào),所述第三MOS管的源極接其中一個(gè)輸入MOS管的漏極,所述第三MOS管的漏極接所述第五MOS管的漏極,所述第四MOS管的源極接另一個(gè)輸入MOS管的漏極,所述第四MOS管的漏極接所述第六MOS管的漏極,所述第五MOS管和所述第六MOS管的柵極接直流偏置電壓,所述第五MOS管的源極接其中一個(gè)負(fù)載MOS管的漏極,所述第六MOS管的源極接另一個(gè)負(fù)載MOS管的漏極,所述一對(duì)輸入MOS管的源極接地。
2.如權(quán)利要求1所述的預(yù)放大器,其特征在于,所述一對(duì)輸入MOS管、所述第三MOS管和所述第四MOS管為NMOS管,所述一對(duì)負(fù)載MOS管、所述第五MOS管和所述第六MOS管為PMOS 管。
3.一種動(dòng)態(tài)比較器,包括預(yù)放大器和鎖存器,其特征在于,所述預(yù)放大器為如權(quán)利要求I或2所述的預(yù)放大器。
4.一種電路,其特征在于,包括如權(quán)利要求3所述的動(dòng)態(tài)比較器。
全文摘要
一種高速低串?dāng)_的預(yù)放大器,包括一對(duì)輸入MOS管、一對(duì)負(fù)載MOS管、、第三MOS管、第四MOS管、第五MOS管和第六MOS管,所述第三MOS管和所述第四MOS管的柵極接時(shí)鐘信號(hào),所述第三MOS管的源極接其中一個(gè)輸入MOS管的漏極,所述第三MOS管的漏極接所述第五MOS管的漏極,所述第四MOS管的源極接另一個(gè)輸入MOS管的漏極,所述第四MOS管的漏極接所述第六MOS管的漏極,所述第五MOS管和所述第六MOS管的柵極接直流偏置電壓,所述第五MOS管的源極接其中一個(gè)負(fù)載MOS管的漏極,所述第六MOS管的源極接另一個(gè)負(fù)載MOS管的漏極,所述一對(duì)輸入MOS管的源極接地。還公開(kāi)了一種具有該預(yù)放大器的動(dòng)態(tài)比較器及電路。該預(yù)放大器能提高增益,加快比較速度,且降低時(shí)鐘信號(hào)對(duì)輸入端的串?dāng)_。
文檔編號(hào)H03M1/12GK103036508SQ20121055499
公開(kāi)日2013年4月10日 申請(qǐng)日期2012年12月20日 優(yōu)先權(quán)日2012年12月20日
發(fā)明者王自強(qiáng), 姜琿, 張春, 麥宋平, 陳虹, 王志華 申請(qǐng)人:清華大學(xué)深圳研究生院