專利名稱：基于相同fpga乘法器資源實現的任意抽取數字下變頻方法
技術領域：
本發(fā)明屬于雷達信號處理中的數字中頻接收領域，具體涉及一種基于相同FPGA乘法器資源實現的任意抽取數字下變頻方法。
背景技術：
數字中頻接收是通信及雷達系統必不可少的組成部分。傳統的數字下變頻方法，是在經過中頻AD采樣后，使用同向和正交兩個支路對采樣數據進行抽取濾波處理，但由于系統存在不同抽取率分時工作的可能性，因此針對不同抽取率的數字下變頻模塊需要獨立設計，增加了 FPGA的乘法器資源。

發(fā)明內容
要解決的技術問題為了避免現有技術的不足之處，本發(fā)明提出一種基于相同FPGA乘法器資源實現的任意抽取數字下變頻方法，針對不同抽取率的數字下變頻模塊需要重新設計的問題提出的解決方案，可以應用于存在多種抽取率的軍用和民用中頻數字接收產品領域。技術方案一種基于相同FPGA乘法器資源實現的任意抽取數字下變頻方法，其特征在于步驟如下步驟1:將XMHz數據率的數據與數字本振產生的正弦相乘得到混頻后的數據Imix(O)，與數字本振產生的余弦數據相乘得到混頻后的Qmix(O)；步驟2 :采用移位寄存器對數據Imix(O)進行N個XMHz時鐘周期的延時，得到Imix(IN);所述N為抽取率；采用移位寄存器對數據Imix(IN)進行N個XMHz時鐘周期的延時，得到Imix(2N)，采用同樣的方法分別得到 Imix(3N)、Imix(4N)、Imix(5N)、Imix (6N)、Imix (7N)、Imix (8N)、Imix(9N)、Imix(ION)；所述N為抽取率；步驟3 :使用可變延時的移位寄存器，以輸入的Imix(9N)數據中的N個數據為一組，奇數組與相鄰的偶數組相互交換，得到輸出數據Imix(IlN)；步驟4 :采用移位寄存器對數據Imix(IlN)進行N個XMHz時鐘周期的延時，得到Imix(12N),采用同樣的方法分別得到 Imix(13N), Imix(14N)、Imix(15N), Imix(16N), Imix(17N),Imix(ISN) ,Ifflix (19N) ,Ifflix (20N)；步驟5 :產生系數對稱的20N階抽取濾波器權系數，將其中系數的第I 2N存在只讀存儲器ROMl中、系數的第2N+1 4N存在只讀存儲器R0M2中、系數的第4N+1 6N存在只讀存儲器R0M3中、系數的第6N+1 8N存在只讀存儲器R0M4中、系數的第8N+1 ION存在只讀存儲器R0M5中；
步驟6 以兩倍速率時鐘2XMHz為時鐘，以復位信號sclr上升沿為起始，同步計數產生數據選擇信號sel信號、flag信號以及濾波器系數讀地址raddr ；當sel 信號為 O 時，I2x(IN)等于 Imix(IN)、I2x(IN)等于 Imix(3N)、I2x(3N)等于Imix(5N)、I2x (4N)等于 Imix (7N)、I2x (5N)等于 Imix (9N)、I2x (6N)等于 Imix(IlN)、I2x (7N)等于Imix(13N)、I2x(8N)等于 Imix(15N)、I2x(9N)等于 Imix (17N)、I2x (ION)等于 Imix (19N)；當sel 信號為 I 時，I2x(IN)等于 Imix(2N)、I2x(IN)等于 Imix(4N)、I2x(3N)等于Imix (6N)、I2x (4N)等于 Imix (8N)、I2x (5N)等于 Imix (ION)、I2x (6N)等于 Imix (12N)、I2x (7N)等于Imix(14N) ,I2x (8N)等于 Imix (16N)、I2x (9N)等于 Imix (18N)、I2x (ION)等于 Imix (20N)；步驟7 將I2x(IN)、I2x (ION)送給乘法器模塊I的A和D端，I2x(IN)對應的濾波器系數送給乘法器模塊I的B端；所述的乘法器模塊I為實現(A+D) XB以及(A+D) XB + P運算的乘法器模塊；所述濾波器系數根據濾波器系數讀地址raddr從只讀存儲器ROMl中讀出，flag為I時進行(A+D) XB運算，flag為O時進行(A+D) XB + P ；將I2x(2N)、I2x(9N)送給乘法器模塊2的A和D端，I2x (2N)對應的濾波器系數送給乘法器模塊2的B端；所述的乘法器模塊2為實現(A+D) XB以及(A+D) XB + P運算的乘法器模塊；所述濾波器系數根據濾波器系數讀地址raddr從只讀存儲器R0M2中讀出，flag為I時進行(A+D) XB運算，flag為O時進行(A+D) XB + P ；將I2x (3N)、I2x (SN)送給乘法器模塊3的A和D端，I2x (3N)對應的濾波器系數送給乘法器模塊3的B端；所述的乘法器模塊3為實現(A+D) XB以及(A+D) XB + P運算的乘法器模塊；所述濾波器系數根據濾波器系數讀地址raddr從只讀存儲器R0M3中讀出，flag為I時進行(A+D) XB運算，flag為O時進行(A+D) XB + P ；將I2x(4N)、I2x(7N)送給乘法器模塊4的A和D端，I2x (4N)對應的濾波器系數送給乘法器模塊4的B端；所述的乘法器模塊4為實現(A+D) XB以及(A+D) XB + P運算的乘法器模塊；所述濾波器系數根據濾波器系數讀地址raddr從只讀存儲器R0M4中讀出，flag為I時進行(A+D) XB運算，flag為O時進行(A+D) XB + P ；將I2x (5N)、I2x (6N)送給乘法器模塊5的A和D端，I2x (5N)對應的濾波器系數送給乘法器模塊5的B端；所述的乘法器模塊5為實現(A+D) XB以及(A+D) XB + P運算的乘法器模塊；所述濾波器系數根據濾波器系數讀地址raddr從只讀存儲器R0M5中讀出，flag為I時進行(A+D) XB運算，flag為O時進行(A+D) XB + P ；步驟8 :將flag信號產生時延時N個周期得到有效信號fir_v，當fir_v為I時，將五個乘法器的輸出數據PU P2、P3、P4和P5進行求和得到任意抽取的DDC的I路輸出；以Qmix (O)數據替換Imix (O)，按照步驟2 步驟8的處理方法，得到任意抽取的DDC的Q路輸出。有益效果本發(fā)明提出的一種基于相同FPGA乘法器資源實現的任意抽取數字下變頻方法，充分利用FPGA的內部資源，使用移位寄存器進行數據順序的改變，將兩路一倍數據率的數據變換成一路兩倍數據率的數據，按照系數對稱的原則進行預加處理。使用相同的乘法器資源，在不同抽取率條件下復用這些乘法器，以實現不同抽取率的數字下變頻運算，抽取率可為任意整數。
與傳統檢測方法相比，本發(fā)明的優(yōu)越性在于:1、使用相同的乘法器資源實現不同抽取的數字下變頻處理；2、抽取率可以為任意整數。
具體實施例方式現結合實施例對本發(fā)明作進一步描述:步驟一:將XMHz數據率的數據與數字本振產生的正弦相乘得到混頻后的數據Imix(O)，與數字本振產生的余弦數據相乘得到混頻后的Qmix(O)；步驟二:采用移位寄存器對數據Imix(O)進行N個XMHz時鐘周期的延時，得到Imix(IN)，采用移位寄存器對數據Imix(IN)進行N個XMHz時鐘周期的延時，得到Imix (2N)，采用移位寄存器對數據Imix (2N)進行N個XMHz時鐘周期的延時，得到Imix (3N)，采用移位寄存器對數據Imix (3N)進行N個XMHz時鐘周期的延時，得到Imix (4N)，采用移位寄存器對數據Imix (4N)進行N個XMHz時鐘周期的延時，得到Imix (5N)，采用移位寄存器對數據Imix (5N)進行N個XMHz時鐘周期的延時，得到Imix (6N)，采用移位寄存器對數 據Imix (6N)進行N個XMHz時鐘周期的延時，得到Imix (7N)，采用移位寄存器對數據Imix(7N)進行N個XMHz時鐘周期的延時，得到Imix(8N)，采用移位寄存器對數據Imix (8N)進行N個XMHz時鐘周期的延時，得到Imix (9N)，采用移位寄存器對數據Imix (9N)進行N個XMHz時鐘周期的延時，得到Imix(ION)；步驟三:使用可變延時的移位寄存器，以輸入的Imix (9N)數據中的N個數據為一組，奇數組與相鄰的偶數組相互交換，得到輸出數據Imix(IlN);例如N=2時，輸入數據順序為:U (O)、Ifflix ⑴、Ifflix ⑵、Imix (3)、Imix (4)、Imix (5)、Ifflix (6)、Ifflix (7)……，經過處理后，輸出數據的順序為:Ifflix ⑵、Imix ⑶、Imix (O)、Ifflix (I)、Ifflix (6)、Ifflix (7)、Ifflix (4)、Imix (5)……；步驟四:采用移位寄存器對數據Imix(IlN)進行N個XMHz時鐘周期的延時，得到Imix(12N)，采用移位寄存器對數據Imix (12N)進行N個XMHz時鐘周期的延時，得到Imix (13N)，采用移位寄存器對數據Imix (13N)進行N個XMHz時鐘周期的延時，得到Imix(HN)，采用移位寄存器對數據Imix(HN)進行N個XMHz時鐘周期的延時，得到Imix (15N)，采用移位寄存器對數據Imix (15N)進行N個XMHz時鐘周期的延時，得到Imix (16N)，采用移位寄存器對數據Imix(16N)進行N個XMHz時鐘周期的延時，得到Imix(17N)，采用移位寄存器對數據Imix (17N)進行N個XMHz時鐘周期的延時，得到Imix (18N)，采用移位寄存器對數據Imix (18N)進行N個XMHz時鐘周期的延時，得到Imix (19N)，采用移位寄存器對數據Imix (19N)進行N個XMHz時鐘周期的延時，得到Imix (20N)；步驟五:產生系數對稱的20N階抽取濾波器權系數，將其中的系數的第I 2N存在只讀存儲器ROMl中、系數的第2N+1 4N存在只讀存儲器R0M2中、系數的第4N+1 6N存在只讀存儲器R0M3中、系數的第6N+1 8N存在只讀存儲器R0M4中、系數的第8N+1 ION存在只讀存儲器R0M5中；
步驟六以兩倍速率時鐘2XMHz為時鐘，以復位信號sclr上升沿為起始，同步計數產生數據選擇信號sel信號、flag信號以及濾波器系數讀地址raddr ；sel信號為O 時，I2x(IN)等于 Imix(IN)、I2x(IN)等于 Imix(3N)、I2x(3N)等于 Imix(5N)、I2x(4N)等于Imix(7N), I2x(5N)等于 Imix(9N)、I2x(6N)等于 Imix(IIN)、I2x(7N)等于 Imix(13N)、I2x(8N)等于 Imix(15N)、I2x(9N)等于 Imix (17N)、I2x (ION)等于 Imix (19N)，sel 信號為 I 時，I2x (IN)等于Imix(2N)、I2x(IN)等于 Imix(4N)、I2x(3N)等于 Imix(6N)、I2x(4N)等于 Imix(8N)、I2x(5N)等于Imix(ION) ,I2x (6N)等于 Imix(12N)、I2x(7N)等于 Imix (14N)、I2x (8N)等于 Imix (16N)、I2x (9N)等于 Imix (18N)、I2x (ION)等于 Imix (20N)；步驟七將I2x(IN)、I2x (ION)送給乘法器模塊I的A和D端，I2x(IN)對應的濾波器系數送給乘法器模塊I的B端；所述的乘法器模塊I為實現(A+D) XB以及(A+D) XB + P運算的乘法器模塊；所述濾波器系數根據濾波器系數讀地址raddr從只讀存儲器ROMl中讀出，flag為I時進行(A+D) XB運算，flag為O時進行(A+D) XB + P ；將I2x (2N)、I2x (9N)送給乘法器模塊2的A和D端，I2x (2N)對應的濾波器系數送給乘法器模塊2的B端；所述的乘法器模塊2為實現(A+D) XB以及(A+D) XB + P運算的乘法器模塊；所述濾波器系數根據濾波器系數讀地址raddr從只讀存儲器R0M2中讀出，flag為I時進行(A+D) XB運算，flag為O時進行(A+D) XB + P ；將I2x (3N)、I2x (SN)送給乘法器模塊3的A和D端，I2x (3N)對應的濾波器系數送給乘法器模塊3的B端；所述的乘法器模塊3為實現(A+D) XB以及(A+D) XB + P運算的乘法器模塊；所述濾波器系數根據濾波器系數讀地址raddr從只讀存儲器R0M3中讀出，flag為I時進行(A+D) XB運算，flag為O時進行(A+D) XB + P ；將I2x (4N)、I2x (7N)送給乘法器模塊4的A和D端，I2x (4N)對應的濾波器系數送給乘法器模塊4的B端；所述的乘法器模塊4為實現(A+D) XB以及(A+D) XB + P運算的乘法器模塊；所述濾波器系數根據濾波器系數讀地址raddr從只讀存儲器R0M4中讀出，flag為I時進行(A+D) XB運算，flag為O時進行(A+D) XB + P ；將I2x (5N)、I2x (6N)送給乘法器模塊5的A和D端，I2x (5N)對應的濾波器系數送給乘法器模塊5的B端；所述的乘法器模塊5為實現(A+D) XB以及(A+D) XB + P運算的乘法器模塊；所述濾波器系數根據濾波器系數讀地址raddr從只讀存儲器R0M5中讀出，flag為I時進行(A+D) XB運算，flag為O時進行(A+D) XB + P ；步驟八將flag信號產生時延時N個周期得到有效信號fir_v，當fir_v為I時，將五個乘法器的輸出數據PU P2、P3、P4和P5進行求和得到任意抽取的DDC的I路輸出；以Qmix (O)數據替換Imix (O)，按照步驟二 步驟八的處理方法，得到任意抽取的DDC的Q路輸出。
權利要求
1.一種基于相同FPGA乘法器資源實現的任意抽取數字下變頻方法，其特征在于步驟如下: 步驟1:將XMHz數據率的數據與數字本振產生的正弦相乘得到混頻后的數據Imix(O)，與數字本振產生的余弦數據相乘得到混頻后的Qmix(O)； 步驟2:采用移位寄存器對數據Imix(O)進行N個XMHz時鐘周期的延時，得到Imix(IN)；所述N為抽取率； 采用移位寄存器對數據Imix(IN)進行N個XMHz時鐘周期的延時，得到Imix (2N)，采用同樣的方法分別得到 Imix(3N)、Imix(4N)、Imix(5N)、Imix (6N)、Imix (7N)、Imix (8N)、Imix(9N)、Imix(ION)； 所述N為抽取率； 步驟3:使用可變延時的移位寄存器，以輸入的Imix(9N)數據中的N個數據為一組，奇數組與相鄰的偶數組相互交換，得到輸出數據Imix(IlN)； 步驟4:采用移位寄存器對數據Imix(IlN)進行N個XMHz時鐘周期的延時，得到Imix(12N),采用同樣的方法分別得到 Imix(13N), Imix(14N)、Imix(15N), Imix(16N), Imix(17N),Imix(ISN) ,Ifflix (19N) ,Ifflix (20N)； 步驟5:產生系數對稱的20N階抽取濾波器權系數，將其中系數的第I 2N存在只讀存儲器ROMl中、系數的第2N+1 4N存在只讀存儲器R0M2中、系數的第4N+1 6N存在只讀存儲器R0M3中、系數的第6N+1 8N存在只讀存儲器R0M4中、系數的第8N+1 ION存在只讀存儲器R0M5中； 步驟6:以兩倍速率時鐘2XMHz為時鐘，以復位信號sclr上升沿為起始，同步計數產生數據選擇信號sel信號、flag信號以及濾波器系數讀地址raddr ；當 sel 信號為 O 時，I2x (IN)等于 Imix (IN)、I2x (IN)等于 Imix (3N)、I2x (3N)等于 Imix (5N)、I2x(4N)等于 Imix(7N)、I2x(5N)等于 Imix(9N)、I2x(6N)等于 Imix(IlN) ,I2x(7N)等于 Imix(13N)、I2x (8N)等于 Imix(15N)、I2x(9N)等于 Imix (17N)、I2x (ION)等于 Imix(19N)；當 sel 信號為 I 時，I2x (IN)等于 Imix (2N)、I2x (IN)等于 Imix (4N)、I2x (3N)等于 Imix (6N)、I2x (4N)等于 Imix (8N)、I2x (5N)等于 Imix (ION)、I2x (6N)等于 Imix (12N)、I2x (7N)等于 Imix(HN)、I2x (8N)等于 Imix (16N)、I2x (9N)等于 Imix (18N)、I2x (ION)等于 Imix(20N)； 步驟7: 將I2x(IN)、I2x(ION)送給乘法器模塊I的A和D端，I2x(IN)對應的濾波器系數送給乘法器模塊I的B端；所述的乘法器模塊I為實現(A+D) XB以及(A+D) XB + P運算的乘法器模塊；所述濾波器系數根據濾波器系數讀地址raddr從只讀存儲器ROMl中讀出，flag為I時進行(A+D) XB運算，flag為O時進行(A+D) XB + P ； 將I2x (2N)、I2x (9N)送給乘法器模塊2的A和D端，I2x (2N)對應的濾波器系數送給乘法器模塊2的B端；所述的乘法器模塊2為實現(A+D) XB以及(A+D) XB + P運算的乘法器模塊；所述濾波器系數根據濾波器系數讀地址raddr從只讀存儲器R0M2中讀出，flag為I時進行(A+D) XB運算，flag為O時進行(A+D) XB + P ； 將I2x (3N)、I2x (8N)送給乘法器模塊3的A和D端，I2x (3N)對應的濾波器系數送給乘法器模塊3的B端；所述的乘法器模塊3為實現(A+D) XB以及(A+D) XB + P運算的乘法器模塊；所述濾波器系數根據濾波器系數讀地址raddr從只讀存儲器R0M3中讀出，flag為I時進行(A+D) XB運算，flag為O時進行(A+D) XB + P ； 將I2x (4N)、I2x (7N)送給乘法器模塊4的A和D端，I2x (4N)對應的濾波器系數送給乘法器模塊4的B端；所述的乘法器模塊4為實現(A+D) XB以及(A+D) XB + P運算的乘法器模塊；所述濾波器系數根據濾波器系數讀地址raddr從只讀存儲器R0M4中讀出，flag為I時進行(A+D) XB運算，flag為O時進行(A+D) XB + P ； 將I2x (5N)、I2x (6N)送給乘法器模塊5的A和D端，I2x (5N)對應的濾波器系數送給乘法器模塊5的B端；所述的乘法器模塊5為實現(A+D) XB以及(A+D) XB + P運算的乘法器模塊；所述濾波器系數根據濾波器系數讀地址raddr從只讀存儲器R0M5中讀出，flag為I時進行(A+D) XB運算，flag為O時進行(A+D) XB + P ； 步驟8:將flag信號產生時延時N個周期得到有效信號fir_v，當fir_v為I時，將五個乘法器的輸出數據PU P2、P3、P4和P5進行求和得到任意抽取的DDC的I路輸出； 以Qmix(O)數據替換Imix(O)，按照步驟2 步驟8的處理方法，得到任意抽取的DDC的Q路 輸出。
全文摘要
本發(fā)明涉及一種基于相同FPGA乘法器資源實現的任意抽取數字下變頻方法，充分利用FPGA的內部資源，使用移位寄存器進行數據順序的改變，將兩路一倍數據率的數據變換成一路兩倍數據率的數據，按照系數對稱的原則進行預加處理。使用相同的乘法器資源，在不同抽取率條件下復用這些乘法器，以實現不同抽取率的數字下變頻運算，抽取率可為任意整數。本發(fā)明的優(yōu)越性在于使用相同的乘法器資源實現不同抽取的數字下變頻處理；抽取率可以為任意整數。
文檔編號H03D7/00GK103078592SQ201210590839
公開日2013年5月1日 申請日期2012年12月28日 優(yōu)先權日2012年12月28日
發(fā)明者袁子喬, 劉翔, 王輝輝 申請人:西安電子工程研究所