專利名稱：采用cmos工藝實(shí)現(xiàn)的射頻功率放大器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及應(yīng)用于移動(dòng)設(shè)備的射頻模塊集成技術(shù)，特別涉及射頻前端功放的集成技術(shù)。
背景技術(shù)：
對(duì)傳統(tǒng)手機(jī)所用的半導(dǎo)體芯片而言，一塊終端主板需要由射頻前端、射頻收發(fā)器、電源管理、閃存、基帶處理、觸摸屏控制等多塊芯片組成?；鶐幚硇酒?fù)責(zé)將語音和文本信號(hào)進(jìn)行編碼和解碼形成數(shù)字信號(hào)。射頻收發(fā)器負(fù)責(zé)以數(shù)字信號(hào)對(duì)高頻載波進(jìn)行調(diào)制和解調(diào)，而射頻前端則負(fù)責(zé)將被調(diào)制的射頻載波信號(hào)放大發(fā)射出去或接受有基站發(fā)射的射頻信號(hào)送至射頻收發(fā)器。目前所有的手機(jī)半導(dǎo)體芯片除去射頻前端以外均由標(biāo)準(zhǔn)的CMOS工藝實(shí)現(xiàn)。由于射頻前端需要對(duì)射頻信號(hào)進(jìn)行功率放大，而CMOS工藝在高速高功率方面難以滿足射頻前端的要求，一直以來射頻前端的主流工藝都是砷化鎵工藝，這樣大大降低了手機(jī) 芯片的集成度，不利于降低成本，同時(shí)也不利于減小手機(jī)電路的體積。由于傳統(tǒng)射頻芯片幾乎要占去手機(jī)電路板的一半空間，這無疑限制了更多功能的加入，并且人們對(duì)低成本的手機(jī)芯片解決方案的追求始終不會(huì)停止，這就需要不斷的提高手機(jī)芯片的集成度。采用CMOS工藝，通過復(fù)雜的電路設(shè)計(jì)實(shí)現(xiàn)射頻前端并使其與射頻收發(fā)器集成是降低手機(jī)芯片系統(tǒng)成本的一條路徑。對(duì)于CMOS射頻前端，要提高效率，需要較小的晶體管；而要增大功率，又需要較大的晶體管，這是一個(gè)難以調(diào)和的矛盾。為了保證CMOS器件能工作在手機(jī)頻段，所選的CMOS器件一般都具備很小的尺寸，這樣一來器件的耐壓性能會(huì)大大降低。但是為了輸出較大的功率，器件又必須能夠承受較大的電壓。這一矛盾成為了阻礙射頻前端與其他手機(jī)芯片集成的障礙。本實(shí)用新型提出一種采用標(biāo)準(zhǔn)CMOS工藝實(shí)現(xiàn)高性能2G手機(jī)射頻前端功率放大器的方法，并提出將射頻前端功放芯片與射頻收發(fā)器集成在一顆晶圓的架構(gòu)。
發(fā)明內(nèi)容本實(shí)用新型需解決的問題是采用CMOS工藝實(shí)現(xiàn)射頻前端功率放大器。為解決上述問題，本實(shí)用新型所采取的技術(shù)方案為一種采用CMOS工藝實(shí)現(xiàn)的射頻功率放大器，包括源極、漏極依次相連的CMOS晶體管一、CMOS晶體管二、CMOS晶體管三，晶體管三源極接地；三個(gè)級(jí)聯(lián)的反向器，所述反向器三輸出端與CMOS晶體管三的柵極連接，用于驅(qū)動(dòng)CMOS晶體管三；反向器一的輸入端作為功率放大器輸入端接入射頻信號(hào)；CMOS晶體管一、CMOS晶體管二柵極分別接直流電壓源；CMOS晶體管一漏極作為功率放大器輸出端，該端通過電感接直流電壓VDD，該電感用于為放大器的輸出端提供直流偏置；基于上述基本方案的一種優(yōu)選方案為所述CMOS晶體管一、CMOS晶體管二、CMOS晶體管三的襯底與源極之間分別通過電阻連接。該電阻可以減小各個(gè)CMOS晶體管的襯底電流，使CMOS晶體管電流主要由源極流出?；谏鲜龌痉桨傅牧硪环N優(yōu)選方案為所述功率放大器輸入端串接有濾波電容，射頻信號(hào)通過濾波電容輸入反向器一。本實(shí)用新型還提供一種如下采用差分方式實(shí)現(xiàn)的具有兩個(gè)輸入端和兩個(gè)輸出端的射頻功率放大器的技術(shù)方案 一種采用CMOS工藝實(shí)現(xiàn)的射頻功率放大器，包括由兩個(gè)CMOS晶體管組組成的差分放大電路及分別用于驅(qū)動(dòng)兩個(gè)CMOS晶體管組的兩個(gè)反向器級(jí)聯(lián)電路；每個(gè)CMOS晶體管組包括源極、漏極依次相連的CMOS晶體管一、CMOS晶體管二、CMOS晶體管三；每個(gè)反向器級(jí)聯(lián)電路包括三個(gè)級(jí)聯(lián)的反向器一、反向器二、反向器三；一個(gè)反向器級(jí)聯(lián)電路對(duì)應(yīng)驅(qū)動(dòng)一個(gè)CMOS晶體管組；在由一個(gè)反向器級(jí)聯(lián)電路和一個(gè)CMOS晶體管組組成的驅(qū)動(dòng)組內(nèi)，所述反向器三輸出端與CMOS晶體管三的柵極連接，用于驅(qū)動(dòng)CMOS晶體管三；反向器一的輸入端作為功率放大器的一個(gè)輸入端接入射頻信號(hào)；CMOS晶體管一、CMOS晶體管二柵極分別接直流電壓源，晶體管三源極接地；CMOS晶體管一漏極作為功率放大器一個(gè)輸出端，該端通過直流偏置電感接直流電壓 VDD。上述基于差分方式的基本技術(shù)方案的優(yōu)選方案為所述CMOS晶體管一、CMOS晶體管二、CMOS晶體管三的襯底與源極之間分別通過電阻連接。上述基于差分方式的基本技術(shù)方案的另一優(yōu)選方案為所述功率放大器輸入端串接有濾波電容，射頻信號(hào)通過濾波電容輸入反向器一。與以往技術(shù)相比，本實(shí)用新型具有以下優(yōu)點(diǎn)I)本實(shí)用新型采用全CMOS工藝實(shí)現(xiàn)手機(jī)射頻前端功放電路，在保證性能的前提下，使手機(jī)射頻前端芯片的成本比普通解決方案降低了 50%以上；2)由于本實(shí)用新型采用全CMOS工藝實(shí)現(xiàn)手機(jī)射頻前端功放電路，提高了射頻前端功放芯片的可集成度，利于實(shí)現(xiàn)手機(jī)射頻收發(fā)器和射頻前端功放合一的架構(gòu)，大大節(jié)省手機(jī)印刷電路板的面積，為手機(jī)實(shí)現(xiàn)更多功能提供了可能。

圖I為所述的CMOS工藝實(shí)現(xiàn)的射頻前端功率放大器實(shí)施例一電路原理示意圖；圖2為所述的CMOS射頻前端功率放大器實(shí)施例二差分電路原理示意圖。
具體實(shí)施方式
為了便于本領(lǐng)域技術(shù)人員理解，
以下結(jié)合附圖及實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步的詳細(xì)說明。如圖I所示，本實(shí)施例中所揭示的采用CMOS工藝實(shí)現(xiàn)的射頻功率放大器包括晶體管Tl、晶體管T2、晶體管T3和三個(gè)級(jí)聯(lián)的反向器invl、inv2、inv3，在每個(gè)反相器的輸入與輸出端之間接有偏壓電阻，令反相器工作在線性區(qū)域而成為高增益的反相放大器，晶體管T3由三個(gè)級(jí)聯(lián)的反向器驅(qū)動(dòng)。其中，三個(gè)晶體管均采用CMOS晶體管。晶體管Tl源極接晶體管T2漏極，晶體管T2源極接晶體管T3漏極，晶體管T3源極接地。晶體管Tl、晶體管T2柵極分別接5V、1. 8V直流電壓源。所述反向器inv3輸出端與CMOS晶體管T3的柵極連接，用于驅(qū)動(dòng)CMOS晶體管T3 ;反向器invl的輸入端作為功率放大器輸入端通過串接的濾波電容連接射頻信號(hào)。CMOS晶體管Tl漏極作為功率放大器輸出端，該端通過電感接直流電壓VDD。本實(shí)施例中，為了解決CMOS器件工作在高功率模式時(shí)的耐壓問題，將3個(gè)耐壓值分別為I. 8V、1. 8V和5V的CMOS晶體管層疊相連，并用3個(gè)級(jí)聯(lián)的反相器來驅(qū)動(dòng)晶體管T3的柵極。晶體管T2和Tl的柵極分別連接到合適的直流電壓上。當(dāng)電路工作時(shí)，輸入的射頻信號(hào)由電容進(jìn)入反相器invl，經(jīng)過3級(jí)反相器放大后用來驅(qū)動(dòng)晶體管T3的柵極。當(dāng)反相器的增益足夠大時(shí)，晶體管T3的柵極電壓呈現(xiàn)方波，當(dāng)晶體管T3的柵極電壓處于方波的正半周期時(shí)三個(gè)晶體管都導(dǎo)通，與晶體管Tl的漏極相連的電感中建立起逐漸增大的電 流。當(dāng)晶體管T3的柵極電壓處在方波信號(hào)負(fù)半周期時(shí)，三個(gè)晶體管都截止，此時(shí)晶體管Tl的漏極電壓就會(huì)升高到12V左右。普通的砷化鎵晶體管的漏極可以承受12V以上的電壓，因此采用砷化鎵晶體管實(shí)現(xiàn)射頻前端功率放大器時(shí)放大管的漏極可以直接與電感相連。由于CMOS晶體管的耐壓通常只有5V，所以本實(shí)用新型通過將CMOS晶體管疊加起來使其耐壓能力達(dá)到和砷化鎵晶體管相同，從而能夠在輸出高功率的同時(shí)承受住高電壓。另外，本實(shí)施例中，在CMOS晶體管TUCMOS晶體管T2、CM0S晶體管T3的襯底與源極之間分別接有電阻。該電阻可以減小各個(gè)CMOS晶體管的襯底電流，使CMOS晶體管電流主要由源極流出。與上述方案類似的，本實(shí)用新型還提供另外一種較優(yōu)的解決方案，如圖2所示。該實(shí)施例中，所述的射頻功率放大器包括由兩個(gè)CMOS晶體管組組成的差分放大電路及分別用于驅(qū)動(dòng)兩個(gè)CMOS晶體管組的兩個(gè)反向器級(jí)聯(lián)電路。其中，每個(gè)CMOS晶體管組包括源極、漏極依次相連的CMOS晶體管一、CMOS晶體管二、CMOS晶體管三；每個(gè)反向器級(jí)聯(lián)電路包括三個(gè)級(jí)聯(lián)的反向器一、反向器二、反向器三，每個(gè)反相器的輸入與輸出端之間接有偏壓電阻；一個(gè)反向器級(jí)聯(lián)電路對(duì)應(yīng)驅(qū)動(dòng)一個(gè)CMOS晶體管組；在由一個(gè)反向器級(jí)聯(lián)電路和一個(gè)CMOS晶體管組組成的驅(qū)動(dòng)組內(nèi)，所述反向器三輸出端與CMOS晶體管三的柵極連接，用于驅(qū)動(dòng)CMOS晶體管三；反向器一的輸入端作為功率放大器的一個(gè)輸入端接入射頻信號(hào)；CM0S晶體管一、CMOS晶體管二柵極分別接直流電壓源；CM0S晶體管一漏極作為功率放大器一個(gè)輸出端，該端通過電感接直流電壓VDD ；CM0S晶體管三與三個(gè)級(jí)聯(lián)的反向器的輸出端相連。在本實(shí)施例中，所述的射頻功率放大器具有兩個(gè)輸入端(RF_inp和RF_inn)及兩個(gè)輸出端(RF_outp、RF_outn)。同樣，在每一個(gè)驅(qū)動(dòng)組中，CMOS晶體管一與CMOS晶體管二之間、CMOS晶體管二與CMOS晶體管三之間以及CMOS晶體管三與地之間分別接有電阻。所述功率放大器兩個(gè)輸入端RF_inp和RF_inn也分別串接有濾波電容，射頻信號(hào)通過濾波電容輸入反向器。圖2所示實(shí)施例的設(shè)計(jì)原理和工作原理與實(shí)施例一類似，在此不再贅述。綜上可知，采用本實(shí)用新型的電路架構(gòu)設(shè)計(jì)的射頻功率放大器，能夠充分利用CMOS工藝的優(yōu)點(diǎn)，且還可提高射頻功率放大器的總體性能，降低了電路的面積，提高了集成度，有效的降低了成本。本實(shí)用新型中未具體介紹的部分均可采用現(xiàn)有技術(shù)中的成熟功能電路，本領(lǐng)域的技術(shù)人員均可根據(jù)現(xiàn)有技術(shù)靈活選取。以上僅為本實(shí)用新型較優(yōu)選的實(shí)施例，需說明的是，在未脫離本實(shí)用新型構(gòu)思前提下對(duì)其所做的任何微小變化及等同替換，均應(yīng)屬于本實(shí)用新型的保護(hù)范圍 。
權(quán)利要求1.一種采用CMOS工藝實(shí)現(xiàn)的射頻功率放大器，其特征在于，包括 源極、漏極依次相連的CMOS晶體管一、CMOS晶體管二、CMOS晶體管三，晶體管三源極接地； 三個(gè)級(jí)聯(lián)的反向器，所述反向器三輸出端與CMOS晶體管三的柵極連接以驅(qū)動(dòng)CMOS晶體管三；反向器一的輸入端作為功率放大器輸入端接入射頻信號(hào)； CMOS晶體管一、CMOS晶體管二柵極分別接直流電壓源； CMOS晶體管一漏極作為功率放大器輸出端，該端通過電感接直流電壓VDD。
2.根據(jù)權(quán)利要求I所述的采用CMOS工藝實(shí)現(xiàn)的射頻功率放大器，其特征在于所述CMOS晶體管一、CMOS晶體管二、CMOS晶體管三的襯底與源極之間分別通過電阻連接。
3.根據(jù)權(quán)利要求I所述的采用CMOS工藝實(shí)現(xiàn)的射頻功率放大器，其特征在于在每個(gè)反相器的輸入端與輸出端之間接有偏壓電阻。
4.根據(jù)權(quán)利要求I所述的采用CMOS工藝實(shí)現(xiàn)的射頻功率放大器，其特征在于，所述功率放大器輸入端串接有濾波電容，射頻信號(hào)通過濾波電容輸入反向器一。
5.一種采用CMOS工藝實(shí)現(xiàn)的射頻功率放大器，其特征在于，包括 由兩個(gè)CMOS晶體管組組成的差分放大電路及分別用于驅(qū)動(dòng)兩個(gè)CMOS晶體管組的兩個(gè)反向器級(jí)聯(lián)電路； 每個(gè)CMOS晶體管組包括源極、漏極依次相連的CMOS晶體管一、CMOS晶體管二、CMOS晶體管三；每個(gè)反向器級(jí)聯(lián)電路包括三個(gè)級(jí)聯(lián)的反向器一、反向器二、反向器三；一個(gè)反向器級(jí)聯(lián)電路對(duì)應(yīng)驅(qū)動(dòng)一個(gè)CMOS晶體管組； 在由一個(gè)反向器級(jí)聯(lián)電路和一個(gè)CMOS晶體管組組成的驅(qū)動(dòng)組內(nèi)，所述反向器三輸出端與CMOS晶體管三的柵極連接以驅(qū)動(dòng)CMOS晶體管三；反向器一的輸入端作為功率放大器的一個(gè)輸入端接入射頻信號(hào)； CMOS晶體管一、CMOS晶體管二柵極分別接直流電壓源，晶體管三源極接地； CMOS晶體管一漏極作為功率放大器一個(gè)輸出端，該端通過電感接直流電壓VDD。
6.根據(jù)權(quán)利要求5所述的采用CMOS工藝實(shí)現(xiàn)的射頻功率放大器，其特征在于所述CMOS晶體管一、CMOS晶體管二、CMOS晶體管三的襯底與源極之間分別通過電阻連接。
7.根據(jù)權(quán)利要求5所述的采用CMOS工藝實(shí)現(xiàn)的射頻功率放大器，其特征在于在每個(gè)反相器的輸入端與輸出端之間接有偏壓電阻。
8.根據(jù)權(quán)利要求5所述的采用CMOS工藝實(shí)現(xiàn)的射頻功率放大器，其特征在于，所述功率放大器輸入端串接有濾波電容，射頻信號(hào)通過濾波電容輸入反向器一。
專利摘要本實(shí)用新型涉及一種采用CMOS工藝實(shí)現(xiàn)的射頻功率放大器，包括三個(gè)CMOS晶體管和三個(gè)級(jí)聯(lián)的反向器；晶體管一源極接晶體管二漏極，晶體管二源極接晶體管三漏極，晶體管二源極接地。晶體管一、晶體管二柵極分別接直流電壓源。反向器三輸出端與晶體管三的柵極連接，用于驅(qū)動(dòng)晶體管三；反向器一的輸入端作為功率放大器輸入端連接射頻信號(hào)。CMOS晶體管一漏極作為功率放大器輸出端，該端通過電感接直流電壓VDD。本實(shí)用新型采用全CMOS工藝實(shí)現(xiàn)手機(jī)射頻前端功放電路，在保證性能的前提下，使手機(jī)射頻前端芯片的成本降低50%以上；并提高射頻前端功放芯片的可集成度，利于實(shí)現(xiàn)手機(jī)射頻收發(fā)器和射頻前端功放合一的架構(gòu)，大大節(jié)省手機(jī)電路板面積。
文檔編號(hào)H03F3/189GK202565230SQ201220204200
公開日2012年11月28日 申請(qǐng)日期2012年5月9日 優(yōu)先權(quán)日2012年5月9日
發(fā)明者田為中 申請(qǐng)人:惠州市正源微電子有限公司