專利名稱：一種消除原子頻標(biāo)頻率跳變的裝置和原子頻標(biāo)的制作方法
技術(shù)領(lǐng)域：
一種消除原子頻標(biāo)頻率跳變的裝置和原子頻標(biāo)技術(shù)領(lǐng)域[0001]本實(shí)用新型涉及原子頻標(biāo)領(lǐng)域，特別涉及一種消除原子頻標(biāo)頻率跳變的裝置和原 子頻標(biāo)。
背景技術(shù)：
[0002]原子頻標(biāo)作為高穩(wěn)定、高精度的時(shí)間同步源,正被廣泛應(yīng)用于航天、通訊等眾多領(lǐng) 域。[0003]現(xiàn)有的原子頻標(biāo)主要包括壓控晶振、電子線路和物理單元三大部分；其中，壓控晶 振輸出的信號(hào)經(jīng)電子線路的處理產(chǎn)生微波探詢信號(hào)，該微波探詢信號(hào)作用于物理單元后， 產(chǎn)生量子鑒頻信號(hào)；電子線路將該量子鑒頻信號(hào)與參考信號(hào)進(jìn)行同步鑒相，產(chǎn)生糾偏電壓 作用于壓控晶振，從而改變壓控晶振的輸出，進(jìn)而將壓控晶振輸出鎖定于原子基態(tài)超精細(xì) 0-0中心頻率上。[0004]發(fā)明人在實(shí)現(xiàn)本實(shí)用新型的過(guò)程中，發(fā)現(xiàn)現(xiàn)有技術(shù)至少存在以下問(wèn)題[0005]在實(shí)際的原子頻標(biāo)應(yīng)用中，由于外界工作環(huán)境條件的影響、以及原子頻標(biāo)內(nèi)部組 成部件不穩(wěn)定，可能會(huì)使糾偏電壓出現(xiàn)大的波動(dòng)，在這種情況下，會(huì)導(dǎo)致壓控晶振的輸出信 號(hào)頻率出現(xiàn)短暫的跳變，進(jìn)而影響原子頻標(biāo)整機(jī)系統(tǒng)的短期穩(wěn)定度指標(biāo)。實(shí)用新型內(nèi)容[0006]為了解決現(xiàn)有技術(shù)的問(wèn)題，本實(shí)用新型實(shí)施例提供了一種消除原子頻標(biāo)頻率跳變 的裝置和原子頻標(biāo)。所述技術(shù)方案如下[0007]—方面，本實(shí)用新型實(shí)施例提供了一種消除原子頻標(biāo)頻率跳變的裝置，所述裝置 包括[0008]用于判斷原子頻標(biāo)整機(jī)系統(tǒng)是否處于鎖定狀態(tài)的鎖定判斷單元；[0009]用于當(dāng)所述原子頻標(biāo)整機(jī)系統(tǒng)處于鎖定狀態(tài)時(shí)，判斷當(dāng)前糾偏電壓是否會(huì)引起原 子頻標(biāo)整機(jī)系統(tǒng)輸出頻率產(chǎn)生跳變的中央處理器；[0010]用于當(dāng)所述中央處理器的判斷結(jié)果為是時(shí)，向壓控晶振輸出上一次的糾偏電壓； 當(dāng)所述中央處理器的判斷結(jié)果為否時(shí)，向壓控晶振輸出所述當(dāng)前糾偏電壓的糾偏電壓?jiǎn)?元;[0011]所述中央處理器分別與所述鎖定判斷單元和所述糾偏電壓?jiǎn)卧B接。[0012]其中，所述糾偏電壓?jiǎn)卧ǖ谝粩?shù)模轉(zhuǎn)換器單元、第二數(shù)模轉(zhuǎn)換器單元、用于為 所述第一數(shù)模轉(zhuǎn)換器單元提供外部參考電壓的第一電壓基準(zhǔn)單元、用于為所述第二數(shù)模轉(zhuǎn) 換器單元提供外部參考電壓的第二電壓基準(zhǔn)單元和用于控制所述第二模數(shù)轉(zhuǎn)換器單元通 閉的糾偏使能單元；所述第一數(shù)模轉(zhuǎn)換器單元與所述中央處理器相連，所述第二數(shù)模轉(zhuǎn)換 器單元通過(guò)所述糾偏使能單元與所述中央處理器相連，所述第一數(shù)模轉(zhuǎn)換器單元和所述第 二數(shù)模轉(zhuǎn)換器單元同時(shí)連接所述壓控晶振，所述第一數(shù)模轉(zhuǎn)換器單元和所述第二數(shù)模轉(zhuǎn)換 器單元分別連接所述第一電壓基準(zhǔn)單元和所述第二電壓基準(zhǔn)單元。[0013]另一方面，本實(shí)用新型實(shí)施例還提供了一種原子頻標(biāo)，包括壓控晶振、物理單元、 隔離放大器、射頻倍頻單元、微波倍、混頻單元、數(shù)字頻率合成器、中央處理器、選頻放大單 元和同步鑒相單元，以及前述消除原子頻標(biāo)頻率跳變的裝置。[0014]本實(shí)用新型實(shí)施例提供的技術(shù)方案帶來(lái)的有益效果是[0015]通過(guò)中央處理器根據(jù)鎖定判斷單元得出的整機(jī)系統(tǒng)的鎖定狀態(tài)來(lái)控制糾偏電壓 單元工作，在整機(jī)處于鎖定和未鎖定兩種狀態(tài)下，中央處理器通過(guò)糾偏電壓?jiǎn)卧驂嚎鼐?振輸出糾偏電壓，從而消除原子頻標(biāo)的短暫跳變，提高了原子頻標(biāo)的短期穩(wěn)定度指標(biāo)。


[0016]為了更清楚地說(shuō)明本實(shí)用新型實(shí)施例中的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需 要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本實(shí)用新型的一些實(shí) 施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖 獲得其他的附圖。[0017]圖1是原子頻標(biāo)的基本結(jié)構(gòu)示意圖；[0018]圖2是本實(shí)用新型實(shí)施例1提供的一種消除原子頻標(biāo)頻率跳變的裝置的結(jié)構(gòu)示意 圖；[0019]圖3是本實(shí)用新型實(shí)施例1提供的一種消除原子頻標(biāo)頻率跳變的裝置的詳細(xì)結(jié)構(gòu) 示意圖；[0020]圖4是本實(shí)用新型實(shí)施例1提供的一種消除原子頻標(biāo)頻率跳變的裝置的工作原理 流程圖；[0021]圖5是本實(shí)用新型實(shí)施例1提供的原子頻標(biāo)整機(jī)系統(tǒng)鎖定判斷原理圖；[0022]圖6是本實(shí)用新型實(shí)施例2提供的原子頻標(biāo)的結(jié)構(gòu)示意圖。
具體實(shí)施方式
[0023]為使本實(shí)用新型的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對(duì)本實(shí)用新 型實(shí)施方式作進(jìn)一步地詳細(xì)描述。[0024]下面先結(jié)合圖1對(duì)原子頻標(biāo)的基本結(jié)構(gòu)進(jìn)行簡(jiǎn)單介紹。該結(jié)構(gòu)僅為舉例，并不作 為對(duì)本實(shí)用新型的限制。[0025]如圖1所示，原子頻標(biāo)包括壓控晶振1、物理單元2、隔離放大器3、射頻倍頻單元4、微波倍、混頻單元5、數(shù)字頻率合成器6、中央處理器7、選頻放大單元8和同步鑒相單元 9。其中，壓控晶振I用于輸出原始頻率信號(hào)；隔離放大器3用于將壓控晶振I的輸出頻率 信號(hào)進(jìn)行隔離和放大；射頻倍頻單元4用于對(duì)經(jīng)隔離放大器3隔離放大后的信號(hào)進(jìn)行倍頻； 微波倍、混頻單元5用于對(duì)經(jīng)過(guò)射頻倍頻單元4倍頻后的信號(hào)和數(shù)字頻率合成器6產(chǎn)生的 綜合調(diào)制信號(hào)同時(shí)進(jìn)行倍頻和混頻，以產(chǎn)生微波探詢信號(hào)；物理單元2用于對(duì)微波探詢信 號(hào)進(jìn)行鑒頻，產(chǎn)生量子鑒頻信號(hào)；選頻放大單元8，用于對(duì)量子鑒頻信號(hào)進(jìn)行光檢放大和方 波整形；中央處理器7用于產(chǎn)生頻率合成指令、調(diào)制信號(hào)以及同步鑒相參考信號(hào)；數(shù)字頻率 合成器6用于根據(jù)中央處理器7產(chǎn)生的頻率合成指令和鍵控調(diào)頻信號(hào)產(chǎn)生前述綜合調(diào)制信 號(hào)；同步鑒相單元9用于對(duì)上述經(jīng)光檢放大和方波整形后的物理單元產(chǎn)生的量子鑒頻信號(hào) 進(jìn)行同步鑒相，產(chǎn)生糾偏電壓作用于壓控晶振1，以調(diào)整壓控晶振I的輸出頻率；通過(guò)上述結(jié)構(gòu)單元，最終將壓控晶振I的輸出頻率鎖定在原子基態(tài)超精細(xì)0-0中心頻率上。[0026]實(shí)施例1[0027]本實(shí)用新型實(shí)施例提供了一種消除原子頻標(biāo)頻率跳變的裝置，參見(jiàn)圖2，該裝置包 括[0028]用于判斷原子頻標(biāo)整機(jī)系統(tǒng)是否處于鎖定狀態(tài)的鎖定判斷單元10 ；[0029]用于當(dāng)原子頻標(biāo)整機(jī)系統(tǒng)處于鎖定狀態(tài)時(shí)，判斷當(dāng)前糾偏電壓是否會(huì)引起原子頻 標(biāo)整機(jī)系統(tǒng)輸出頻率產(chǎn)生跳變的中央處理器12 ；[0030]用于當(dāng)中央處理器12的判斷結(jié)果為是時(shí)，向壓控晶振21輸出上一次的糾偏電壓； 當(dāng)中央處理器12的判斷結(jié)果為否時(shí)，向壓控晶振21輸出當(dāng)前糾偏電壓的糾偏電壓?jiǎn)卧?11 ;[0031]中央處理器12分別與所述鎖定判斷單元10和所述糾偏電壓?jiǎn)卧?1連接。[0032]進(jìn)一步地，參見(jiàn)圖3,糾偏電壓?jiǎn)卧?1包括第一 D/A (digital to analog converter,數(shù)模轉(zhuǎn)換器)單元11a、第二 D/A單元lib、用于為第一 D/A單元Ila提供外部 參考電壓的第一電壓基準(zhǔn)單元11c、用于為第二 D/A單元Ilb提供外部參考電壓的第二電 壓基準(zhǔn)單元Ild和用于控制第二模數(shù)轉(zhuǎn)換器單元Ilb通閉的糾偏使能單元lie ;具體地，第 一 D/A單元Ila與中央處理器12相連，第二 D/A單元Ilb通過(guò)糾偏使能單元Ile與中央處 理器12相連，第一 D/A單元Ila和第二 D/A單元Ilb同時(shí)連接壓控晶振21，第一 D/A單元 Ila和第二 D/A單元Ilb分別連接第一電壓基準(zhǔn)單元Ilc和第二電壓基準(zhǔn)單元lid。[0033]其中，中央處理器12可以采用原子頻標(biāo)的自帶的中央處理器，其內(nèi)部存儲(chǔ)有壓控 晶振21的壓控斜率參數(shù)值。[0034]下面對(duì)本實(shí)用新型實(shí)施例提供的裝置的工作原理進(jìn)行說(shuō)明，參見(jiàn)圖4，該裝置在工 作時(shí)主要包括步驟201 步驟205 [0035]步驟201 :鎖定判斷單元10判斷原子頻標(biāo)整機(jī)系統(tǒng)工作狀態(tài)，該原子頻標(biāo)整機(jī)系 統(tǒng)工作狀態(tài)包括鎖定狀態(tài)和未鎖定狀態(tài)。[0036]并且，當(dāng)原子頻標(biāo)整機(jī)系統(tǒng)處于未鎖定狀態(tài)時(shí)，執(zhí)行步驟202 ;當(dāng)原子頻標(biāo)整機(jī)系 統(tǒng)處于鎖定狀態(tài)時(shí)，執(zhí)行步驟203。[0037]具體地，鎖定判斷單元10可以采用以下方式判斷原子頻標(biāo)整機(jī)系統(tǒng)工作狀態(tài)[0038]中央處理器12在產(chǎn)生原有的同步鑒相所需的調(diào)制信號(hào)、同步鑒相參考信號(hào)的同 時(shí)，還產(chǎn)生一路采樣時(shí)序信號(hào)，該采樣時(shí)序信號(hào)的頻率是調(diào)制信號(hào)4倍的方波信號(hào)，其相位 可調(diào)、占空比為1:1 ;鎖定判斷單元10根據(jù)該采樣時(shí)序信號(hào)對(duì)量子鑒頻信號(hào)進(jìn)行采集處理， 判斷此時(shí)刻所加的微波探詢信號(hào)的頻率與原子躍遷中心頻率的關(guān)系，即判斷此時(shí)刻原子頻 標(biāo)整機(jī)系統(tǒng)鎖定情況；具體的判定依據(jù)如圖5所示，以該采樣時(shí)序信號(hào)的連續(xù)4個(gè)上升沿作 為觸發(fā)脈沖，分別對(duì)量子鑒頻信號(hào)進(jìn)行采樣，并將采樣結(jié)果分別記錄為Dl、D2、D3、D4，依據(jù) 所記錄的四種采樣電平高低不同判斷原子頻標(biāo)整機(jī)系統(tǒng)是否處于鎖定狀態(tài)，當(dāng)電平關(guān)系式 為D1=D3并且D2=D4時(shí)，表明原子頻標(biāo)整機(jī)系統(tǒng)處于鎖定狀態(tài)，否則表明原子頻標(biāo)整機(jī)系 統(tǒng)處于未鎖定狀態(tài)。優(yōu)選設(shè)置多組采樣結(jié)果，根據(jù)多組采樣結(jié)果判斷原子頻標(biāo)整機(jī)系統(tǒng)是 否處于鎖定狀態(tài)，以使判斷結(jié)果更為準(zhǔn)確。判斷完成后，鎖定判斷單元10將整機(jī)系統(tǒng)工作 狀態(tài)輸送至中央處理器12。[0039]步驟202 :中央處理器12通過(guò)糾偏電壓?jiǎn)卧?1向壓控晶振21輸出當(dāng)前糾偏電壓。[0040]具體地，糾偏電壓是指同步鑒相單元對(duì)量子鑒頻信號(hào)和同步鑒相參考信號(hào)進(jìn)行同 步鑒相后得到電壓值。[0041]進(jìn)一步地，當(dāng)中央處理器12接收到鎖定判斷單元10發(fā)送的原子頻標(biāo)整機(jī)處于未 鎖定狀態(tài)時(shí)，對(duì)于上述1E-10甚至更大的波動(dòng)諸如5E-10等，中央處理器通407過(guò)第一 D/A 單元Ila直接輸出相應(yīng)電壓作用于壓控晶振21，使其輸出頻率發(fā)生變化。通常這種情況通 常發(fā)生在原子頻標(biāo)上電不久，光譜燈張馳振蕩期，中央處理器12需要通過(guò)大幅度改變壓控 晶振21的輸出頻率來(lái)實(shí)現(xiàn)整機(jī)的鎖定。[0042]步驟203 :中央處理器12判斷當(dāng)前糾偏電壓是否會(huì)引起原子頻標(biāo)整機(jī)系統(tǒng)輸出頻 率產(chǎn)生跳變；若是，執(zhí)行步驟204 ;若否，執(zhí)行步驟205。[0043]具體地，該步驟包括[0044]采用當(dāng)前同步鑒相產(chǎn)生的糾偏電壓和壓控晶振21的壓控斜率，計(jì)算糾偏電壓將 會(huì)產(chǎn)生的波動(dòng)值；[0045]將波動(dòng)值與短期穩(wěn)定度中的標(biāo)準(zhǔn)值進(jìn)行比較，若波動(dòng)值比短期穩(wěn)定度中的標(biāo)準(zhǔn)值 大，則判斷為會(huì)引起跳變；若波動(dòng)值小于短期穩(wěn)定度中的標(biāo)準(zhǔn)值，則判斷為不會(huì)引起跳變。[0046]進(jìn)一步地，可以根據(jù)以下公式計(jì)算波動(dòng)值[0047](糾偏電壓X壓控斜率)/壓控晶振輸出頻率=波動(dòng)值。[0048]下面結(jié)合實(shí)例，說(shuō)明該步驟203。例如對(duì)于輸出頻率為10MHz、壓控斜率為O.1Hz/ V的壓控晶振，短期穩(wěn)定度標(biāo)準(zhǔn)值為1E-11 ;當(dāng)糾偏電壓為lmV，且系統(tǒng)判斷此時(shí)處于鎖定工 作狀態(tài)時(shí)，如果按照傳統(tǒng)技術(shù)，中央處理器12直接將上述壓差作用于壓控晶振21將引起原 子頻標(biāo)整機(jī)輸出信號(hào)頻率發(fā)生(ImVXO. 1Hz/V)/(1E7)Hz=IE-1I的波動(dòng)，那么這里的ImV就 是會(huì)引起跳變的臨界電壓，當(dāng)糾偏電壓超過(guò)ImV時(shí)則會(huì)引起跳變，當(dāng)糾偏電壓未超過(guò)ImV時(shí) 則不會(huì)引起跳變。[0049]步驟204 :當(dāng)糾偏電壓超過(guò)跳變電壓時(shí)，中央處理器12通過(guò)糾偏電壓?jiǎn)卧?1向壓 控晶振21輸出上一次的糾偏電壓。[0050]具體地，在本實(shí)施例中，當(dāng)原子頻標(biāo)整機(jī)系統(tǒng)處于鎖定狀態(tài)時(shí)，糾偏電壓由基準(zhǔn)電 壓和修正電壓構(gòu)成；中央處理器12通過(guò)第一 D/A單元Ila輸出該基準(zhǔn)電壓，通過(guò)第二 D/A 單元Ilb輸出上一次的修正電壓。[0051]其中，基準(zhǔn)電壓為原子頻標(biāo)整機(jī)系統(tǒng)上電后，第一次實(shí)現(xiàn)鎖定時(shí)第一 D/A單元Ila 輸出的電壓值；也就是說(shuō)，一旦原子頻標(biāo)整機(jī)實(shí)現(xiàn)了鎖定，那么第一 D/A單元Ila輸出的值 將固定下來(lái)，后續(xù)的鎖定狀態(tài)下的糾偏工作由第二 D/A單元Ilb來(lái)完成。[0052]進(jìn)一步地，本實(shí)用新型使用了兩個(gè)D/A單元，第一 D/A單元IIa輸出的電壓范圍較 大，用于向壓控晶振21輸出基準(zhǔn)電壓；而第二D/A單元Ilb輸出的電壓范圍較小，用于向壓 控晶振21輸出修正電壓；這樣就避免因D/A單元的精度問(wèn)題造成輸出的糾偏電壓的誤差。[0053]下面結(jié)合實(shí)例，對(duì)本實(shí)用新型采用兩個(gè)D/A單元的好處進(jìn)行說(shuō)明。例如當(dāng)原子頻 標(biāo)整機(jī)系統(tǒng)處于鎖定狀態(tài)時(shí)，同步鑒相獲得的糾偏電壓變化較小，通常在5V左右波動(dòng)，而 且量級(jí)較小，如5. OOlV或者4. 999V等，那么采用一個(gè)D/A單元的話可能輸出的糾偏電壓都 是5V。而本實(shí)用新型使用了兩個(gè)D/A單元，第一 D/A單元Ila電壓范圍較大,如(T5V，用于 向壓控晶振21輸出基準(zhǔn)電壓；而第二 D/A單元Ilb電壓范圍較小，如±100mV，用于向壓控 晶振21輸出修正電壓；這樣就避免因D/A單元的精度問(wèn)題造成輸出的糾偏電壓的誤差。[0054]值得說(shuō)明的是，本實(shí)用新型在原子頻標(biāo)整機(jī)系統(tǒng)在處于鎖定狀態(tài)時(shí)，中央處理器 12也可以僅通過(guò)一個(gè)D/A單兀輸出糾偏電壓。[0055]步驟205 :當(dāng)糾偏電壓未超過(guò)跳變電壓時(shí)，中央處理器12直接通過(guò)糾偏電壓?jiǎn)卧?11向壓控晶振21輸出當(dāng)前糾偏電壓。[0056]具體地，中央處理器12通過(guò)第一 D/A單元Ila輸出基準(zhǔn)電壓，通過(guò)第二 D/A單元 Ilb輸出當(dāng)前修正電壓。[0057]容易知道，當(dāng)原子頻標(biāo)整機(jī)處于鎖定狀態(tài)時(shí)，執(zhí)行步驟204和205之前，中央處理 器12需要先開(kāi)啟用于控制第二 D/A單元Ilb通閉的糾偏使能單元lie，保證第二 D/A單元 Ilb可以輸出糾偏電壓作用于壓控晶振21。[0058]在原子頻標(biāo)整機(jī)系統(tǒng)已經(jīng)處于鎖定狀態(tài)的情況下，理論上講壓控晶振21輸出信 號(hào)的頻率穩(wěn)定度將反映整個(gè)原子頻標(biāo)的短、長(zhǎng)期性能。對(duì)于本實(shí)用新型要求的短期穩(wěn)定 度而言，仍然以步驟203中的例子為例，若某一時(shí)刻中央處理器12獲得的糾偏電壓值超過(guò) lmV，如引起原子頻標(biāo)整機(jī)穩(wěn)定度1E-10波動(dòng)的IOmV的糾偏電壓，那么中央處理器12此刻 將會(huì)放棄本次糾偏，第二 D/A單元IIb的輸出仍然保持著上次糾偏使能時(shí)輸出的電壓值，從 而避免了直接輸出該糾偏電壓而原子頻標(biāo)整機(jī)系統(tǒng)的輸出頻率出現(xiàn)跳變，有效提高了原子 頻標(biāo)的短期穩(wěn)定度。[0059]優(yōu)選地，本實(shí)施例的裝置工作原理還包括[0060]判斷跳變持續(xù)的時(shí)間是否超過(guò)預(yù)定時(shí)間值t，若未超過(guò)時(shí)間值t，則中央處理器12 向壓控晶振21輸出上一次的糾偏電壓；若超過(guò)時(shí)間值t,則中央處理器12向壓控晶振21輸 出當(dāng)前糾偏電壓。[0061]具體地，中央處理器12向壓控晶振21輸出上一次的糾偏電壓包括中央處理器 12通過(guò)第一 D/A單元Ila輸出基準(zhǔn)電壓，通過(guò)第二 D/A單元Ilb輸出上一次的修正電壓；[0062]中央處理器12向壓控晶振21輸出當(dāng)前糾偏電壓包括中央處理器12通過(guò)第一D/ A單元Ila輸出基準(zhǔn)電壓，通過(guò)第二 D/A單元Ilb輸出當(dāng)前修正電壓。[0063]其中，跳變持續(xù)的時(shí)間是指原子頻標(biāo)整機(jī)輸出信號(hào)頻率出現(xiàn)大范圍的跳動(dòng)持續(xù)的 時(shí)間。[0064]在實(shí)際應(yīng)用中，由于工作環(huán)境溫度、電磁輻射、內(nèi)部物理單元或者電路故障等因 素，可能導(dǎo)致原子頻標(biāo)整機(jī)系統(tǒng)輸出頻率出現(xiàn)大范圍的跳動(dòng)，如果此時(shí)壓控晶振21長(zhǎng)時(shí)間 內(nèi)未能得到有效的糾偏的話，原子頻標(biāo)將會(huì)脫鎖。故結(jié)合時(shí)間值t來(lái)解決這一問(wèn)題。[0065]本實(shí)用新型實(shí)施例提供的技術(shù)方案帶來(lái)的有益效果是通過(guò)中央處理器根據(jù)鎖定 判斷單元得出的整機(jī)系統(tǒng)的鎖定狀態(tài)來(lái)控制糾偏電壓?jiǎn)卧ぷ?，在整機(jī)處于鎖定和未鎖定 兩種狀態(tài)下，中央處理器通過(guò)糾偏電壓?jiǎn)卧驂嚎鼐д褫敵黾m偏電壓，從而消除原子頻標(biāo) 的短暫跳變，提高了原子頻標(biāo)短期穩(wěn)定度指標(biāo)。[0066]實(shí)施例2[0067]本實(shí)用新型實(shí)施例提供了一種原子頻標(biāo)，參見(jiàn)圖6，原子頻標(biāo)包括壓控晶振401、 物理單元402、隔離放大器403、射頻倍頻單元404、微波倍、混頻單元405、數(shù)字頻率合成器 406、中央處理器407、選頻放大單元408、同步鑒相單元409和實(shí)施例2中提供的消除原子 頻標(biāo)頻率跳變的裝置。[0068]其中，壓控晶振401、物理單元402、隔離放大器403、射頻倍頻單元404、微波倍、混頻單元405、數(shù)字頻率合成器406、選頻放大單元408和同步鑒相單元409均為原子頻標(biāo)基 本結(jié)構(gòu)，這里不再贅述。在本實(shí)施例中，消除原子頻標(biāo)頻率跳變的裝置中的中央處理器即為 中央處理器407。[0069]本實(shí)用新型實(shí)施例提供的技術(shù)方案帶來(lái)的有益效果是通過(guò)中央處理器根據(jù)鎖定 判斷單元得出的整機(jī)系統(tǒng)的鎖定狀態(tài)來(lái)控制糾偏電壓?jiǎn)卧ぷ?，在整機(jī)處于鎖定和未鎖定 兩種狀態(tài)下，中央處理器通過(guò)糾偏電壓?jiǎn)卧驂嚎鼐д褫敵黾m偏電壓，從而消除原子頻標(biāo) 的短暫跳變，提高了原子頻標(biāo)短期穩(wěn)定度指標(biāo)。[0070]本領(lǐng)域普通技術(shù)人員可以理解實(shí)現(xiàn)上述實(shí)施例的全部或部分步驟可以通過(guò)硬件 來(lái)完成，也可以通過(guò)程序來(lái)指令相關(guān)的硬件完成，所述的程序可以存儲(chǔ)于一種計(jì)算機(jī)可讀 存儲(chǔ)介質(zhì)中，上述提到的存儲(chǔ)介質(zhì)可以是只讀存儲(chǔ)器，磁盤或光盤等。[0071]以上所述僅為本實(shí)用新型的較佳實(shí)施例，并不用以限制本實(shí)用新型，凡在本實(shí)用 新型的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保 護(hù)范圍之內(nèi)。
權(quán)利要求1.一種消除原子頻標(biāo)頻率跳變的裝置，其特征在于，所述裝置包括 用于判斷原子頻標(biāo)整機(jī)系統(tǒng)是否處于鎖定狀態(tài)的鎖定判斷單元(10); 用于當(dāng)所述原子頻標(biāo)整機(jī)系統(tǒng)處于鎖定狀態(tài)時(shí)，判斷當(dāng)前糾偏電壓是否會(huì)引起原子頻標(biāo)整機(jī)系統(tǒng)輸出頻率產(chǎn)生跳變的中央處理器(12); 用于當(dāng)所述中央處理器(12)的判斷結(jié)果為是時(shí)，向壓控晶振(21)輸出上一次的糾偏電壓；當(dāng)所述中央處理器(12)的判斷結(jié)果為否時(shí)，向壓控晶振(21)輸出所述當(dāng)前糾偏電壓的糾偏電壓?jiǎn)卧?11)； 所述中央處理器(12)分別與所述鎖定判斷單元(10)和所述糾偏電壓?jiǎn)卧?11)連接。
2.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述糾偏電壓?jiǎn)卧?11)包括第一數(shù)模轉(zhuǎn)換器單元(11a)、第二數(shù)模轉(zhuǎn)換器單元(lib)、用于為所述第一數(shù)模轉(zhuǎn)換器單元(Ila)提供外部參考電壓的第一電壓基準(zhǔn)單元(He)、用于為所述第二數(shù)模轉(zhuǎn)換器單元(Ilb)提供外部參考電壓的第二電壓基準(zhǔn)單元(I Id)和用于控制所述第二模數(shù)轉(zhuǎn)換器單元(I Ib)通閉的糾偏使能單元(lie);所述第一數(shù)模轉(zhuǎn)換器單元(Ila)與所述中央處理器(12)相連，所述第二數(shù)模轉(zhuǎn)換器單元(Ilb)通過(guò)所述糾偏使能單元(lie)與所述中央處理器(12)相連，所述第一數(shù)模轉(zhuǎn)換器單元(Ila)和所述第二數(shù)模轉(zhuǎn)換器單元(Ilb)同時(shí)連接所述壓控晶振(21)，所述第一數(shù)模轉(zhuǎn)換器單元(Ila)和所述第二數(shù)模轉(zhuǎn)換器單元(Ilb)分別連接所述第一電壓基準(zhǔn)單元(I Ic)和所述第二電壓基準(zhǔn)單元(I Id)。
3.一種原子頻標(biāo)，包括壓控晶振(401)、物理單元(402)、隔離放大器(403)、射頻倍頻單元(404)、微波倍、混頻單元(405)、數(shù)字頻率合成器(406)、中央處理器(407)、選頻放大單元(408)和同步鑒相單元(409)，其特征在于，所述原子頻標(biāo)還包括如權(quán)利要求1所述的 裝直。
4.根據(jù)權(quán)利要求3所述的原子頻標(biāo)，其特征在于，所述糾偏電壓?jiǎn)卧?11)包括第一數(shù)模轉(zhuǎn)換器單元(11a)、第二數(shù)模轉(zhuǎn)換器單元(lib)、用于為所述第一數(shù)模轉(zhuǎn)換器單元(Ila)提供外部參考電壓的第一電壓基準(zhǔn)單元(He)、用于為所述第二數(shù)模轉(zhuǎn)換器單元(Ilb)提供外部參考電壓的第二電壓基準(zhǔn)單元(I Id)和用于控制所述第二模數(shù)轉(zhuǎn)換器單元(I Ib)通閉的糾偏使能單元(He);所述第一數(shù)模轉(zhuǎn)換器單元(Ila)與所述中央處理器(407)相連，所述第二數(shù)模轉(zhuǎn)換器單元(Ilb)通過(guò)所述糾偏使能單元(lie)與所述中央處理器(407)相連，所述第一數(shù)模轉(zhuǎn)換器單元(Ila)和所述第二數(shù)模轉(zhuǎn)換器單元(I Ib )同時(shí)連接所述壓控晶振(401 )，所述第一數(shù)模轉(zhuǎn)換器單元(Ila)和所述第二數(shù)模轉(zhuǎn)換器單元(Ilb)分別連接所述第一電壓基準(zhǔn)單元(IIc)和所述第二電壓基準(zhǔn)單元(IId)。
專利摘要本實(shí)用新型公開(kāi)了一種消除原子頻標(biāo)頻率跳變的裝置和原子頻標(biāo)，屬于原子頻標(biāo)領(lǐng)域。該裝置包括鎖定判斷單元、中央處理器和糾偏電壓?jiǎn)卧?。該原子頻標(biāo)包括壓控晶振、物理單元、隔離放大器、射頻倍頻單元、微波倍、混頻單元、數(shù)字頻率合成器、中央處理器、選頻放大單元、同步鑒相單元和前述裝置。本實(shí)用新型通過(guò)中央處理器根據(jù)鎖定判斷單元得出的原子頻標(biāo)整機(jī)系統(tǒng)的工作狀態(tài)來(lái)控制糾偏電壓?jiǎn)卧ぷ?，在整機(jī)處于鎖定和未鎖定兩種狀態(tài)下，中央處理器通過(guò)糾偏電壓?jiǎn)卧敵霾煌募m偏電壓作用于壓控晶振，從而消除原子頻標(biāo)的短暫跳變，提高了原子頻標(biāo)短期穩(wěn)定度指標(biāo)。
文檔編號(hào)H03L7/26GK202841100SQ201220335138
公開(kāi)日2013年3月27日 申請(qǐng)日期2012年7月11日 優(yōu)先權(quán)日2012年7月11日
發(fā)明者詹志明, 雷海東 申請(qǐng)人:江漢大學(xué)