專利名稱：一種現(xiàn)場可編程門陣列器件掉電監(jiān)控復(fù)位的電路的制作方法
技術(shù)領(lǐng)域：
本實用新型屬于可編程邏輯器件復(fù)位技術(shù)，涉及一種FPGA掉電監(jiān)控復(fù)位的電路。
背景技術(shù)：
現(xiàn)場可編程門陣列器件(Field Programmable Gate Array, FPGA)是可編程邏輯器件的一種，是大規(guī)模集成電路的產(chǎn)物。隨著顯控系統(tǒng)的發(fā)展，顯示器也向著緊湊型和集成型發(fā)展，目前機載的顯示器幾乎都用FPGA來對視頻圖像進行處理，F(xiàn)PGA的優(yōu)勢是集成度高，因此它可以滿足大多數(shù)數(shù)字系統(tǒng)設(shè)計的需要。通過對FPGA添加外部設(shè)備，顯示器可以完成對各種制式的視頻信號進行處理，并將設(shè)計內(nèi)容集成在FPGA上。復(fù)位電路是將FPGA芯片內(nèi)部的電路強制到一個穩(wěn)定的狀態(tài)，在數(shù)字系統(tǒng)設(shè)計中，我們傳統(tǒng)上都認(rèn)為，應(yīng)該對系統(tǒng)設(shè)置一個主復(fù)位，這樣將大大方便我們的設(shè)計工作。常見的復(fù)位方法有:第一種，控制芯片產(chǎn)生的復(fù)位脈沖，由設(shè)計人員使用程序進行控制，屬于軟件復(fù)位。第二種，就是用一個復(fù)位按鈕產(chǎn)生一個復(fù)位信號接到FPGA的全局復(fù)位管腳上，屬于硬件復(fù)位。它的速度顯然是非常慢的(因為是機械結(jié)構(gòu))，而且存在抖動的問題。第三種是上電的時候由電源芯片產(chǎn)生的，如TI的TPS76x系列的電源系統(tǒng)一般都可以產(chǎn)生復(fù)位信號，供主芯片上電復(fù)位使用，屬于硬件復(fù)位。傳統(tǒng)的復(fù)位方法 可以實現(xiàn)FPGA上電時復(fù)位(Pow—on Reset，PoR)電路對數(shù)字電路中移位寄存器、D觸發(fā)器和計數(shù)器、模擬電路中的振蕩器、比較器等單元電路進行復(fù)位，保證電路在上電過程能正確啟動。由于機載顯示器的使用環(huán)境比較特殊，經(jīng)常會工作在比較惡劣的環(huán)境下，導(dǎo)致電源的供電系統(tǒng)異?；蚴遣▌樱?dāng)FPGA的供電電壓出現(xiàn)波動或瞬間掉電時，可能會出現(xiàn)亞穩(wěn)態(tài)，導(dǎo)致系統(tǒng)工作異常，此時傳統(tǒng)的復(fù)位方法就無法起作用了。

實用新型內(nèi)容本實用新型的目的是:提供一種簡單、可靠的、能實現(xiàn)FPGA掉電監(jiān)控復(fù)位的電路。本實用新型的技術(shù)方案是:一種現(xiàn)場可編程門陣列器件掉電監(jiān)控復(fù)位的電路，所述電路包括依次串聯(lián)的電壓監(jiān)控模塊、掉電處理模塊和FPGA程序處理模塊，其中，所述FPGA程序處理模塊包括配置模塊、復(fù)位模塊、初始化模塊、FPGA運行模塊和重置模塊五個模塊，其中配置模塊、初始化模塊和重置模塊三個模塊順次連接，形成一個閉環(huán)；復(fù)位模塊、初始化模塊和FPGA運行模塊依次串聯(lián)，且FPGA程序處理模塊除了與掉電處理模塊連接外還連接輸入輸出模塊。所述電壓監(jiān)控模塊包括依次串聯(lián)的電源模塊、電平檢測模塊和復(fù)位脈沖產(chǎn)生模塊。所述掉電處理模塊包括順次串聯(lián)的復(fù)位脈沖檢測模塊、復(fù)位信號產(chǎn)生模塊和重啟模塊三個模塊。[0013]電壓監(jiān)控模塊連接有外部干擾模塊和內(nèi)部干擾模塊，內(nèi)部干擾模塊與FPGA程序處理模塊連接。本實用新型的技術(shù)效果是:本實用新型通過對電源電壓的監(jiān)控，觀察電源電路受到外部或內(nèi)部的干擾而產(chǎn)生的瞬時變化，判斷是否有瞬間掉電或電壓波動較大的現(xiàn)象出現(xiàn)，實現(xiàn)對FPGA的掉電復(fù)位重啟，避免因電源受到干擾而產(chǎn)生掉電不完全時造成FPGA工作于亞穩(wěn)態(tài)。

圖1是本實用新型可編程門陣列掉電監(jiān)控復(fù)位的原理框圖；圖2是本實用新型電源監(jiān)控的原理框圖；圖3是本實用新型復(fù)位信號產(chǎn)生模塊的原理框圖；圖4是本實用新型FPGA程序處理模塊的原理框圖；圖5是本實用新型可編程門陣列器件掉電復(fù)位重啟方法的流程圖；圖6是本實用新型可編程門陣列器件掉電復(fù)位重啟方法的時序圖其中，1-外部干擾模塊、2-內(nèi)部干擾模塊、3-電源監(jiān)控模塊、4-掉電處理模塊、5_處理信號輸入模塊、6-FPGA程序處理模塊、7_信號輸出模塊、8-電源模塊、9-電平檢測模塊、10-復(fù)位脈沖產(chǎn)生模塊、11-復(fù)位脈沖檢測模塊、12-復(fù)位模塊、13-重啟模塊、14-配置模塊、15-初始化模塊、16-重置模塊。
具體實施方式
下面通過具體實施例對本實用新型做詳細的說明請參閱圖1，其是本實用新型可編程邏輯器件掉電監(jiān)控復(fù)位的電路原理框圖。本實用新型能實現(xiàn)對可編程邏輯器件的掉電監(jiān)控復(fù)位。其中，所述FPGA為任意FPGA，輸入輸出信號為任意信號。本實用新型中的可編程門陣列掉電監(jiān)控復(fù)位的電路包括依次串聯(lián)的干擾模塊、電源監(jiān)控模塊、復(fù) 位模塊、FPGA程序處理模塊和輸入輸出模塊。所述電源監(jiān)控模塊包括依次串聯(lián)電源模塊、電平檢測模塊和復(fù)位脈沖產(chǎn)生模塊。請參閱圖2，該模塊主要由電平檢測電路來完成。針對FPGA的供電電壓對應(yīng)不同的電平檢測模塊。復(fù)位脈沖產(chǎn)生模塊主要根據(jù)電平檢測的結(jié)果輸出復(fù)位脈沖。電源模塊提供FPGA工作所需的電源。所述掉電處理模塊包括順次串聯(lián)的復(fù)位脈沖檢測模塊、復(fù)位模塊和重啟模塊。請參閱圖3，復(fù)位脈沖檢測模塊用于檢測接收到的復(fù)位脈沖，根據(jù)復(fù)位脈沖的寬度判斷是否需要對FPGA進行重啟處理若需要，則通過復(fù)位模塊控制重啟模塊對FPGA進行重啟。重啟模塊確定FPGA的配置方式、I/O狀態(tài)和內(nèi)部配置寄存器的清空。所述FPGA處理模塊包括順次串聯(lián)的配置模塊、初始化模塊和重置模塊。首先由配置模塊對FPGA進行重新配置，配置完成后若CRC校驗無誤則由初始化模塊實現(xiàn)對FPGA內(nèi)部邏輯和寄存器進行的初始化，最后由重置模塊對FPGA進行重置，進入用戶模式。本實用新型能實現(xiàn)掉電監(jiān)控復(fù)位的電路實際工作過程為:電源監(jiān)控模塊對FPGA的供電電源進行檢測，當(dāng)檢測到電源模塊供電異常時，由復(fù)位脈沖產(chǎn)生模塊產(chǎn)生復(fù)位脈沖并輸出到復(fù)位脈沖進行檢測模塊，當(dāng)復(fù)位脈沖檢測檢測到正確的復(fù)位脈沖時調(diào)用復(fù)位模塊對FPGA進行重啟配置，F(xiàn)PGA初始化完成后重置進入用戶模式。具體步驟如下:步驟1:電源監(jiān)控模塊對FPGA的供電電源進行檢測步驟2:當(dāng)電平檢測模塊檢測到電源模塊供電異常時，由復(fù)位脈沖產(chǎn)生模塊產(chǎn)生復(fù)位脈沖；步驟3:復(fù)位脈沖檢測模塊對接受到復(fù)位脈沖進行檢測；步驟4:當(dāng)復(fù)位脈沖檢測檢測到正確的復(fù)位脈沖時調(diào)用復(fù)位模塊；步驟5:接受到復(fù)位命令后，重啟模塊確定FPGA的配置方式、I/O狀態(tài)和清空內(nèi)部配置寄存器步驟6:對FPGA進行重新配置和CRC校驗步驟7: 對FPGA內(nèi)部邏輯和寄存器進行的初始化，最后由重置模塊對FPGA進行重置，進入用戶模式。另外，本實用新型還可以進一步的改進，該掉電監(jiān)控復(fù)位電路不限于可編程邏輯器件，也可用在DSP等的處理器上應(yīng)用。本實用新型通過對電源電壓的監(jiān)控，觀察電源電路受到外部或內(nèi)部的干擾而產(chǎn)生的瞬時變化，判斷是否有瞬間掉電或電壓波動較大的現(xiàn)象出現(xiàn)，實現(xiàn)對FPGA的掉電復(fù)位重啟，避免因電源受到 干擾而產(chǎn)生掉電不完全時造成FPGA工作于亞穩(wěn)態(tài)。
權(quán)利要求1.一種現(xiàn)場可編程門陣列器件掉電監(jiān)控復(fù)位的電路，其特征在于，所述電路包括依次串聯(lián)的電壓監(jiān)控模塊、掉電處理模塊和FPGA程序處理模塊，其中，所述FPGA程序處理模塊包括配置模塊、復(fù)位模塊、初始化模塊、FPGA運行模塊和重置模塊五個模塊，其中配置模塊、初始化模塊和重置模塊三個模塊順次連接，形成一個閉環(huán)；復(fù)位模塊、初始化模塊和FPGA運行模塊依次串聯(lián)，且FPGA程序處理模塊除了與掉電處理模塊連接外還連接輸入輸出模塊。
2.根據(jù)權(quán)利要求1所述的現(xiàn)場可編程門陣列器件掉電監(jiān)控復(fù)位的電路，其特征在于，所述電壓監(jiān)控模塊包括依次串聯(lián)的電源模塊、電平檢測模塊和復(fù)位脈沖產(chǎn)生模塊。
3.根據(jù)權(quán)利要求1所述的現(xiàn) 場可編程門陣列器件掉電監(jiān)控復(fù)位的電路，其特征在于，所述掉電處理模塊包括順次串聯(lián)的復(fù)位脈沖檢測模塊、復(fù)位信號產(chǎn)生模塊和重啟模塊三個模塊。
4.根據(jù)權(quán)利要求1所述的現(xiàn)場可編程門陣列器件掉電監(jiān)控復(fù)位的電路，其特征在于，電壓監(jiān)控模塊連接有外部干擾模塊和內(nèi)部干擾模塊，內(nèi)部干擾模塊與FPGA程序處理模塊連接。
專利摘要本實用新型屬于可編程邏輯器件復(fù)位技術(shù)，涉及一種FPGA掉電監(jiān)控復(fù)位的電路。所述現(xiàn)場可編程門陣列器件掉電監(jiān)控復(fù)位的電路包括依次串聯(lián)的電壓監(jiān)控模塊、掉電處理模塊和FPGA程序處理模塊。其中，所述FPGA程序處理模塊包括配置模塊、復(fù)位模塊、初始化模塊、FPGA運行模塊和重置模塊五個模塊。配置模塊、初始化模塊和重置模塊三個模塊順次連接，形成一個閉環(huán)；復(fù)位模塊、初始化模塊和FPGA運行模塊依次串聯(lián)，且FPGA程序處理模塊除了與掉電處理模塊連接外還連接輸入輸出模塊。本實用新型電路簡單，可靠的，能實現(xiàn)FPGA掉電的有效監(jiān)控復(fù)位。
文檔編號H03K17/22GK203151453SQ20122073387
公開日2013年8月21日 申請日期2012年12月27日 優(yōu)先權(quán)日2012年12月27日
發(fā)明者曹峰, 汪能棟, 孫少偉, 趙玉婷 申請人:中航(蘇州)雷達與電子技術(shù)有限公司