本發(fā)明涉及一種連續(xù)時(shí)間增量∑-Δ模擬數(shù)字轉(zhuǎn)換器(ADC)。

背景技術(shù)：
∑-ΔADC廣泛用于將模擬信號(hào)數(shù)字化。∑-ΔADC包含反饋環(huán)路中的積分器和比較器，且被配置成將可變的模擬輸入轉(zhuǎn)換成數(shù)字輸出。一階轉(zhuǎn)換器具有一個(gè)反饋環(huán)路，而二階和更高階的ADC具有多個(gè)環(huán)路?！?ΔADC的輸出是脈沖密度調(diào)制(PDM)位流，其中高瞬時(shí)輸入信號(hào)表示為以二進(jìn)制1為主(以及很少的二進(jìn)制0)的位流，而低瞬時(shí)輸入信號(hào)主要用0(以及很少的1)來(lái)表示。PDM輸出流可發(fā)送給濾波器，諸如，在采樣窗口上計(jì)算1的數(shù)目并給出所述采樣窗口的單個(gè)數(shù)字輸出值的計(jì)數(shù)器?！?ΔADC廣泛用于將連續(xù)的模擬信號(hào)，諸如，電信應(yīng)用中的音頻信號(hào)數(shù)字化。它們還用于將來(lái)自測(cè)量設(shè)備，諸如，環(huán)境傳感器或電壓表的模擬輸出數(shù)字化。與音頻采樣相比，后面的這些應(yīng)用通常需要較高的數(shù)字分辨率，但所需更新速率要低得多，這是因?yàn)槟M輸入并未迅速變化。增量型ADC常用于此類情況。這些增量型ADC被配置成在每一次采樣操作之間重置自身電路(例如，積分器)以產(chǎn)生更加準(zhǔn)確的(但速度較慢)讀數(shù)?！?ΔADC可被設(shè)計(jì)成以離散時(shí)間(DT)或連續(xù)時(shí)間(CT)來(lái)運(yùn)作。離散時(shí)間ADC首先以一時(shí)鐘速率對(duì)模擬輸入采樣，例如，使用開關(guān)電容器，然后將樣本傳給積分器用于數(shù)字化。在連續(xù)時(shí)間ADC中，模擬輸入直接傳給積分器，且直到比較器級(jí)才會(huì)進(jìn)行采樣。CT-ADC的功耗可能低于DT-ADC，而且還具有固有的較好的抗混疊特性。2002年出版的Doldán等人所著的第15屆sbcci集成電路與系統(tǒng)設(shè)計(jì)研討會(huì)會(huì)議錄“AContinuous-TimeIncrementalAnalogtoDigitalConverter”第62頁(yè)中記載了一種增量型連續(xù)時(shí)間一階∑-ΔADC。其接收來(lái)自一對(duì)電極的差分模擬輸入并產(chǎn)生數(shù)字輸出。它是以全差分運(yùn)算跨導(dǎo)放大器-電容器(OTA-C)積分器為基礎(chǔ)。所述轉(zhuǎn)換器電路只使用一個(gè)電容器。在集成電路設(shè)計(jì)中，其可取之處在于所述電路將具有相對(duì)較小的占用區(qū)。然而，所述ADC只在有限的輸入范圍內(nèi)是線性的；特別是，其并不提供軌到軌的線性度。為了從寬范圍的模擬輸入中獲得準(zhǔn)確的數(shù)字輸出而無(wú)需進(jìn)行高成本的線性度校正處理，需要有大輸入范圍的線性度。

技術(shù)實(shí)現(xiàn)要素：
本發(fā)明旨在解決這個(gè)缺點(diǎn)。從一方面來(lái)看，本發(fā)明提供具有單端模擬輸入、轉(zhuǎn)換器參考輸入，和接地連接的集成電路、連續(xù)時(shí)間∑-Δ模擬數(shù)字轉(zhuǎn)換器，其中所述轉(zhuǎn)換器包含：電阻器-電容器積分器，被配置成接收所述單端模擬輸入，其中所述積分器包含具有放大器參考輸入的差分放大器；鐘控比較器，被配置成接收來(lái)自所述積分器的輸出且具有比較器參考輸入；以及電路，被配置成使得所述放大器參考輸入和所述比較器參考輸入可維持在由所述轉(zhuǎn)換器參考輸入產(chǎn)生的公用電壓。本領(lǐng)域技術(shù)人員將理解的是，根據(jù)本發(fā)明的ADC可在小芯片區(qū)域中提供近乎軌到軌的線性度，這是通過(guò)提供單端輸入給RC積分器，以及通過(guò)維持所述RC積分器中的所述比較器與所述放大器之間的公用參考電壓來(lái)實(shí)現(xiàn)的。在優(yōu)選實(shí)施例中，所述RC積分器包含單個(gè)電容器，這會(huì)導(dǎo)致特別小的芯片面積。優(yōu)選地優(yōu)選地，所述公用電壓是所述轉(zhuǎn)換器參考輸入電壓的一半。優(yōu)選地，所述電路包含分壓器，所述分壓器在所述轉(zhuǎn)換器參考輸入與接地端之間，其輸出連接到所述放大器參考輸入和所述比較器參考輸入。優(yōu)選地，所述分壓器包含兩個(gè)等值的電阻器。優(yōu)選地，所述放大器參考輸入是所述差分放大器的非反相輸入。將理解的是，所述接地連接不一定接地或維持在地電位，但仍可為所述轉(zhuǎn)換器提供參考或標(biāo)稱“零”電壓。所述差分放大器可以是，或可包含，運(yùn)算放大器，但優(yōu)選的是運(yùn)算跨導(dǎo)放大器(OTA)。優(yōu)選地，所述轉(zhuǎn)換器包含電路，所述電路被配置成使得在使用中，流入所述放大器的第二輸入的電流取決于：(i)所述單端模擬輸入的電壓，(ii)轉(zhuǎn)換器參考電壓，以及(iii)所述鐘控比較器的輸出狀態(tài)。優(yōu)選地，所述第二輸入是所述放大器的反相輸入。所述轉(zhuǎn)換器可包含時(shí)鐘輸入，所述比較器使用時(shí)鐘輸入來(lái)定義積分步驟。所述時(shí)鐘輸入可接收時(shí)鐘信號(hào)，時(shí)鐘信號(hào)是由，例如，外部振蕩器產(chǎn)生的。所述電路可包含被布置成依據(jù)所述比較器的二進(jìn)制輸出使所述電路中的一點(diǎn)處的電壓在兩個(gè)值之間切換的裝置。這可包含1位數(shù)字模擬轉(zhuǎn)換器或多工器。優(yōu)選地，所述值其中之一是接地值。優(yōu)選地，另一個(gè)值是所述轉(zhuǎn)換器參考電壓。在一些實(shí)施例中，所述電路包含三個(gè)電阻器構(gòu)成的配置，其中第一(輸入)電阻器的第一端連接到所述單端模擬輸入，第二(偏移)電阻器的第一端接地，且第三(參考)電阻器的第一端可切換地連接到所述轉(zhuǎn)換器參考輸入或接地端。三個(gè)電阻器的第二端均各自連接到所述放大器的第二輸入。優(yōu)選地，所述電路被配置成，使得參考電阻器的第一端的電壓的切換是依據(jù)所述比較器的二進(jìn)制輸出來(lái)控制的?；蛘撸鲭娐房砂膫€(gè)電阻器構(gòu)成的配置，其中第一(輸入)電阻器的第一端連接到所述單端模擬輸入，第二(偏移)電阻器的第一端接地，第三(接地端-參考)電阻器的第一端接地，且第四(參考-輸入)電阻器的第一端連接到所述轉(zhuǎn)換器參考輸入或接地端。所述接地端-參考電阻器和所述參考-輸入電阻器的第二端可切換地連接到所述放大器的第二輸入，使得每次連接所述第二端中的一個(gè)或另一個(gè)(但優(yōu)選地，不是兩者皆有)。所述輸入電阻器和偏移電阻器的第二端也連接到所述放大器的第二輸入。優(yōu)選地，所述電路被配置成，使得所述接地端-參考電阻器與參考-輸入電阻器之間的切換是依據(jù)所述比較器的二進(jìn)制輸出來(lái)控制的。優(yōu)選地，所述接地端-參考電阻器和所述參考-輸入電阻器具有同一標(biāo)稱值。“電容器”和“電阻器”二詞應(yīng)被分別理解為包含任何適合的電荷存儲(chǔ)和電流限制配置或裝置。它們不一定是分立器件。任何或所有輸入、偏移和參考電阻器可以是固定的或可變的。在一些實(shí)施例中，輸入和偏移電阻器是可變的，且所述轉(zhuǎn)換器包含用于接收表示所期望增益或中間范圍(或兩者皆有)的輸入以及用于調(diào)整所述輸入和偏移電阻器使得所述轉(zhuǎn)換器提供所期望增益或中間范圍(mid-scale)的裝置。例如，在一些實(shí)施例中，微控制器(可以是外部的，或與所述轉(zhuǎn)換器集成在單個(gè)芯片上)可控制所述輸入電阻器及/或偏移電阻器的值，以實(shí)現(xiàn)不同的增益函數(shù)。對(duì)于理想的實(shí)施方案(即忽略處理誤差和可能會(huì)影響增益的其他誤差)，所述轉(zhuǎn)換器的增益可表示為最低轉(zhuǎn)換器輸入電壓，V_max，在該電壓所述比較器的輸出總是高電位。同樣地，所述轉(zhuǎn)換器的中間范圍表示單端轉(zhuǎn)換器輸入電壓，V_midscale，在該電壓所述比較器的輸出在高電位與低電位之間同樣地交替。在一些實(shí)施例中，所述轉(zhuǎn)換器的增益或中間范圍(或二者皆有)是輸入電阻器值與參考電阻器值的比例a和偏移電阻器值與參考電阻器值的比例b的函數(shù)。例如，在一些實(shí)施例中，V_max＝V_ref*[a+b+(b*a)]/[2*b]，且V_midscale＝V_ref*[a+b]/[2*b]，其中V_ref是轉(zhuǎn)換器參考電壓。其有利之處在于增益或中間范圍(或二者皆有)可由電阻器的比例來(lái)確定，且這樣的比例相比于絕對(duì)電阻器值來(lái)說(shuō)，可更穩(wěn)健地處理在集成電路制造期間所造成的變差。使用這樣一種基于比例的方法，準(zhǔn)確性達(dá)到大約0.5％或更好是可能的。這樣一種配置本身被認(rèn)為是新穎的且具有創(chuàng)造性，且因此，從另一方面來(lái)看，本發(fā)明提供一種具有單端模擬輸入、轉(zhuǎn)換器參考輸入和接地連接的集成電路、連續(xù)時(shí)間∑-Δ模擬數(shù)字轉(zhuǎn)換器，其中所述轉(zhuǎn)換器包含具有連接到所述單端模擬輸入的第一端的輸入電阻器，和具有接地的第一端的偏移電阻器，其中所述輸入和偏移電阻器的第二端連接到RC積分器電路中的差分放大器的輸入，其中所述差分放大器的輸入也可選擇地通過(guò)參考電阻器連接到所述轉(zhuǎn)換器參考輸入或接地端，且其中所述轉(zhuǎn)換器的增益被確定為輸入電阻器值與參考電阻器值的比例和偏移電阻器值與參考電阻器值的比例的函數(shù)。參考電阻器的第一端可連接到切換裝置，所述切換裝置被配置成將所述參考電阻器的第一端的電壓維持在地電位或所述轉(zhuǎn)換器參考輸入的電壓，所述參考電阻器的第二端連接到所述差分放大器輸入。或者，所述轉(zhuǎn)換器可包含通常具有相同標(biāo)稱電阻值的第一和第二電阻器，所述第一參考電阻器的第一端維持在地電位且所述第二參考電阻器的第一端維持在所述轉(zhuǎn)換器參考輸入的電壓，所述差分放大器的輸入連接到被配置成將輸入連接到所述第一參考電阻器的第二端或所述第二參考電阻器的第二端的切換裝置。優(yōu)選地，所述轉(zhuǎn)換器的中間范圍被確定為輸入電阻器值與參考電阻器值的比例和偏移電阻器值與參考電阻器值的比例的另一函數(shù)。在上述任一方面的實(shí)施例中，所述轉(zhuǎn)換器可包含被配置成接收所述比較器的二進(jìn)制輸出的計(jì)數(shù)器。所述計(jì)數(shù)器可接收時(shí)鐘信號(hào)且被配置成計(jì)算在一時(shí)間段內(nèi)所述比較器的輸出為高電位(或低電位)的時(shí)鐘周期的數(shù)目。優(yōu)選地，所述鐘控比較器和所述計(jì)數(shù)器使用的是同一時(shí)鐘。所述時(shí)間段可以是預(yù)定的時(shí)鐘周期數(shù)，諸如，1024個(gè)周期。優(yōu)選地，所述轉(zhuǎn)換器是增量型轉(zhuǎn)換器。因此，優(yōu)選地，其包括用于重置所述積分器的重置機(jī)構(gòu)。這可，例如，包含用于為所述RC積分器的電容器放電的裝置，諸如，與所述電容器平行配置的開關(guān)。所述轉(zhuǎn)換器還可包含用于重置計(jì)數(shù)器的重置機(jī)構(gòu)。所述重置機(jī)構(gòu)可由處理器或由數(shù)字控制邏輯來(lái)控制，其可形成所述轉(zhuǎn)換器的一部分或與之分離。所述轉(zhuǎn)換器可能適于將測(cè)量?jī)x器的輸出數(shù)字化。其可能適于接收來(lái)自電池或電池組的電壓信號(hào)及確定電壓電平的數(shù)字表示。在適當(dāng)?shù)那闆r下，本發(fā)明的任一方面的可選或優(yōu)選特征可以是任何其他方面的可選或優(yōu)選特征。一些或全部方面可組合到單個(gè)實(shí)施例中。附圖說(shuō)明現(xiàn)在將參照附圖，僅以舉例方式來(lái)描述本發(fā)明的某些優(yōu)選實(shí)施例，其中：圖1是根據(jù)本發(fā)明的ADC的電路圖。具體實(shí)施方式圖1顯示連續(xù)時(shí)間增量∑-ΔADC，其具有單個(gè)電容器C，電容器C連接在運(yùn)算跨導(dǎo)放大器(OTA)的反相輸入與OTA的單個(gè)輸出之間。所述OTA的輸出饋入比較器(CMP)的負(fù)輸入。所述比較器的正輸入連接到所述OTA的非反相輸入，且二者均連接到位于參考電壓輸入(V_ref)與接地端之間的分壓器R-R的中間點(diǎn)，使得此二者的電壓均維持在所述參考電壓輸入的一半。單端模擬輸入(V_in)經(jīng)由輸入電阻器R_in連接到OTA的反相輸入。接地連接經(jīng)由偏移電阻器R_offset連接到OTA的反相輸入。1位DAC的輸出經(jīng)由參考電阻器R_ref連接到OTA的反相輸入。所述DAC被配置成使得其在所述比較器的輸出為低電位時(shí)輸出參考電壓V_ref，且在所述比較器輸出為高電位時(shí)輸出零(地電位)。重置開關(guān)位于電容器C的端子的兩端，且被配置成在其收到來(lái)自控制器(圖未示)的重置命令時(shí)閉合。所述比較器的輸出饋入計(jì)數(shù)器，它還接收時(shí)鐘信號(hào)。所述時(shí)鐘可由，例如，外部晶體振蕩器產(chǎn)生。在所述比較器在計(jì)數(shù)期間(例如，1024個(gè)周期)為高電位時(shí)，所述計(jì)數(shù)器輸出時(shí)鐘周期的比特位計(jì)數(shù)DOUT。所述計(jì)數(shù)器輸出可由控制邏輯(圖未示)來(lái)接收以作后續(xù)處理，諸如，影響無(wú)線電發(fā)射器或顯示屏的行為。所述計(jì)數(shù)器具有重置輸入，它會(huì)導(dǎo)致所述計(jì)數(shù)器將其計(jì)數(shù)重置為零。在使用中，當(dāng)電壓V_in(零與最大值V_max之間)施加給信號(hào)輸入時(shí)，在電容器充電或放電時(shí)，有電流流經(jīng)所述OTA。當(dāng)所述OTA的輸出的電壓超過(guò)V_ref/2時(shí)，所述鐘控比較器CMP的輸出將在下一個(gè)積分步驟翻轉(zhuǎn)。所述比較器輸出中的這種變化會(huì)導(dǎo)致1位DAC的輸出翻轉(zhuǎn)，致使流經(jīng)所述OTA的電流反向。通過(guò)首先重置所述積分器和所述計(jì)數(shù)器來(lái)實(shí)行增量模擬數(shù)字轉(zhuǎn)換。然后，執(zhí)行固定數(shù)目N個(gè)積分步驟，其中對(duì)于n位輸出分辨率而言，N＝2^n位。例如，對(duì)于10位轉(zhuǎn)換，執(zhí)行1024個(gè)積分步驟。在N個(gè)積分步驟之后，假定OTA的反相輸入的電壓V_x等于其非反相輸入的電壓0.5*V_ref，則所述積分器輸出的電壓V_o由下式給出：V_o(N)＝[N_c*V_ref]-[N*A_v*V_in)](1)其中N_c＝所述比較器輸出為高電位時(shí)，積分步驟的數(shù)目；V_ref＝參考電壓；N＝積分步驟的數(shù)目；A_v＝電壓增益(R_ref/R_in)；且V_in＝輸入電壓。重新整理等式(1)后得到：N_c＝[N*A_v*V_in/V_ref]+[V_o(N)/V_ref]根據(jù)下列等式，所述轉(zhuǎn)換器的增益和中間范圍可被設(shè)置成任一個(gè)期望值。從所述OTA的反相輸入(其電壓為V_x)流到其輸出(其電壓為V_o)的電流I由下式給出：I＝[(V_in-V_x)/R_in]-[V_x/R_offset]+[(1-D)*(V_ref-V_x)/R_ref]-[D*V_x/R_ref]，(2)其中當(dāng)所述比較器輸出為高電位時(shí)，D＝1，且當(dāng)所述輸出為低電位時(shí)，D＝0。對(duì)于理想的放大器，可假定：V_x＝0.5*V_ref(3)R_in和R_offset可表示為R_ref的比例，如下所示：R_in＝a*R_ref，且(4)R_offset＝b*R_ref(5)將等式(3)、(4)和(5)代入等式(2)，得到：I＝[(V_in-0.5*V_ref)/(a*R_ref)]-[V_ref/(2*b*R_ref)]+((1-D)-D)*V_ref/(2*R_ref)(6)當(dāng)輸入電壓V_midscale使得電流I在任一個(gè)方向上都是相同值時(shí)會(huì)出現(xiàn)模擬數(shù)字轉(zhuǎn)換的中間點(diǎn)；即當(dāng)I＝((1-D)-D)*V_ref/(2*R_ref)時(shí)。根據(jù)等式(6)，當(dāng)(V_midscale-0.5*V_ref)/(a*R_ref)＝V_ref/(2*b*R_ref)時(shí)會(huì)發(fā)生這種情況。重新整理后得到：V_midscale/V_ref＝(a+b)/(2*b)(7)當(dāng)I＝0且D＝1時(shí)，會(huì)出現(xiàn)最大轉(zhuǎn)換器輸出。根據(jù)等式(6)，這意味著最大輸入電壓V_max應(yīng)滿足：[(V_max-0.5*V_ref)/(a*R_ref)]-[V_ref/(2*b*R_ref)]＝V_ref/(2*R_ref)重新整理后得到：V_max/V_ref＝(a+b+ba)/(2*b)(8)因此，所述轉(zhuǎn)換器的增益和中間范圍可通過(guò)選擇滿足等式(7)和(8)的電阻器比例a和b來(lái)任意設(shè)定。