脈沖生成裝置制造方法
【專利摘要】本發(fā)明涉及一種可生成理想的波形的脈沖信號，同時在不輸出脈沖信號時實現(xiàn)較高隔離度的脈沖生成裝置。脈沖生成裝置（100）通過放大器（102）對從高頻振蕩器（101）輸出的高頻信號進行放大后輸出。放大器（102）僅在從驅(qū)動電路（110）供給驅(qū)動功率的期間對來自高頻振蕩器（101）的高頻信號進行放大后輸出。利用波形控制部（120）控制從驅(qū)動電路（110）供給放大器（102）的驅(qū)動功率的波形，以使通過放大器（102）放大的高頻信號變?yōu)槌瑢拵У拿}沖信號。
【專利說明】脈沖生成裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及ー種生成脈沖信號的脈沖生成裝置，具體地，能夠?qū)⒚}沖信號成形為理想波形的脈沖生成裝置。
【背景技術(shù)】
[0002]在利用高頻的超寬帶脈沖信號測量與對象物之間的距離、角度等的UWB (UltraWide Band)雷達中，生成例如脈沖寬度為Ins左右的脈沖信號用于發(fā)送信號和接收信號。在UWB雷達為了高精度地測量對象物，生成高品質(zhì)的波形的脈沖信號變得尤為重要。作為脈沖信號的高品質(zhì)的波形，例如需要成形為盡量接近矩形的形狀。并且，為了提高UWB雷達的測量性能，需要在不輸出脈沖信號的期間盡量減少噪聲信號等無用波的輸出。
[0003]在UWB雷達，在高頻帶利用超寬帶脈沖信號，因此作為UWB的電波規(guī)格，對于功率頻譜密度(dBm/MHz)設有上限，如圖4 (a)的符號90所示。為了防止超過該上限，需要適當調(diào)整脈沖信號的波形和輸出強度。
[0004]作為生成超寬帶脈沖信號的方法，目前公開有利用從振蕩器輸出的高頻信號對基帶的脈沖信號進行上變頻的方法(例如專利文獻I)。參照圖5對現(xiàn)有的超寬帶脈沖生成裝置例子進行說明?，F(xiàn)有的脈沖生成裝置900包括:發(fā)出指定頻率的高頻信號的高頻振蕩器901、對從高頻振蕩器901輸出的高頻信號進行放大的放大器902、輸出指定脈沖寬度的基帶的脈沖信號的基帶脈沖發(fā)生部903、以及，輸入通過放大器902放大的高頻信號和從基帶脈沖發(fā)生部903輸出的脈沖信號后進行混頻的混頻器904。
[0005]混頻器904以從放大器902輸入的高頻信號對從基帶脈沖發(fā)生部903輸入的脈沖信號進行上變頻，并將其作為高頻脈沖信號輸出。通過將從基帶脈沖發(fā)生部904輸出的脈沖信號成形為矩形形狀，從而從混頻器904輸出超寬帶的脈沖信號。高頻振蕩器901、放大器902以及混頻器904始終在工作，只有從基帶脈沖發(fā)生部903輸入脈沖信號時才輸出超寬帶的高頻脈沖信號。
[0006]先行技術(shù)文獻
[0007]專利文獻
[0008]專利文獻1:日本特開2009-222457號公報
[0009]但是，在具有如圖5所示的結(jié)構(gòu)的現(xiàn)有的脈沖生成裝置，即使從基帶脈沖發(fā)生部向混頻器不輸入脈沖信號時，還是需要使高頻振蕩器、放大器、混頻器等工作，因此存在來自高頻振蕩器的信號作為噪聲信號從混頻器漏出的問題。如圖6模擬示出，作為對于漏出信號的隔離度性能，混頻器僅具有至多20dB左右。因此，在采用該脈沖生成裝置的雷達，如圖4 (b)所示，接收信號上重疊有相對高電平的漏出信號(圖4 (b)中符號91所示)。為了保持功率頻譜密度(dBm/MHz)的限制，需要降低發(fā)送信號的功率，如圖4 (b)所示。其結(jié)果，存在可探測距離變短的問題。

【發(fā)明內(nèi)容】
[0010]為解決上述問題，本發(fā)明的目的在于提供可生成理想的波形的脈沖信號，同時在不輸出脈沖信號時實現(xiàn)較高隔離度的脈沖生成裝置。
[0011]為了解決上述問題，根據(jù)本發(fā)明的脈沖生成裝置的第一方面，所述脈沖生成裝置利用放大器放大從高頻振蕩器輸出的高頻信號并輸出高頻脈沖信號，所述脈沖生成裝置的特征在于，包括:驅(qū)動電路，用于向連接于輸出端的所述放大器供給驅(qū)動功率，所述驅(qū)動電路包括:一端連接于電壓電源的電阻；一端連接于輸入端，另一端連接于所述電阻的另一端的電容器；一端連接于所述電阻的另一端的NOT邏輯型的晶體管；以及，一端連接于所述晶體管，另一端連接于所述輸出端的電流放大器；以及，波形控制部，用于向所述輸入端輸出控制信號，以便所述驅(qū)動功率成形為指定的波形并從所述驅(qū)動電路輸出，其中，所述晶體管通過所述電容器輸入所述控制信號，以當所述控制信號低于指定的閥值時打開所述電流放大器，其他時候關(guān)閉的方式進行控制。
[0012]根據(jù)本發(fā)明的脈沖生成裝置的另一方面，其特征在于，所述閥值設定為位于從所述電壓電源通過所述電阻設定的偏壓和從所述電容器輸入的所述控制信號的最小值之間且低于伴隨所述控制信號的無用的電壓振動的最小值。
[0013]根據(jù)本發(fā)明的脈沖生成裝置的另一方面，其特征在于，所述波形控制部包括:定時控制單元，用于高精度地控制所述驅(qū)動功率的上升/下降的定時；波形成形單元，用于控制所述驅(qū)動功率的上升速度/下降速度從而將波形成形為脈沖狀；振幅控制單元，用于控制所述驅(qū)動功率的高度；以及，強度控制單元，通過電流控制所述驅(qū)動功率的強度。
[0014]根據(jù)本發(fā)明的脈沖生成裝置的另一方面，其特征在于，由PLD (ProgrammableLogic Device)的 SerDes (Serializer/Deserializer)構(gòu)成所述波形控制部。
[0015]根據(jù)本發(fā)明的脈沖生成裝置的另一方面，其特征在于，由FPGA (FieldProgrammable Gate Array)的SerDes構(gòu)成所述波形控制部。
[0016]根據(jù)本發(fā)明的脈沖生成裝置的另一方面，其特征在于，所述波形控制部作為所述波形成形單元采用所述FPGA的強調(diào)功能所具有的多階段的預加重。
[0017]根據(jù)本發(fā)明的脈沖生成裝置的另一方面，其特征在于，所述波形控制部作為所述波形成形單元選擇所述多階段的預加重的最大值，作為所述強度控制單元選擇所述多階段的電流強度的最大值。
[0018]發(fā)明效果
[0019]根據(jù)本發(fā)明，能夠提供生成理想的波形的脈沖信號，同時在不輸出脈沖信號時可實現(xiàn)較高隔離度的脈沖生成裝置。
【專利附圖】

【附圖說明】
[0020]圖1是示出根據(jù)本發(fā)明的第一實施方式的脈沖生成裝置結(jié)構(gòu)的框圖。
[0021]圖2是示出由第一實施方式的脈沖生成裝置生成的超寬帶的高頻脈沖信號例子的時間波形圖。
[0022]圖3是示出從第一實施方式的脈沖生成裝置的驅(qū)動電路以及波動控制部輸出的信號波形例的時間波形圖。
[0023]圖4是為UWB脈沖信號功率頻譜密度設定的限制的模擬示意圖。
[0024]圖5是示出現(xiàn)有的超寬帶脈沖信號生成裝置例子的框圖。[0025]圖6是從現(xiàn)有的超寬帶脈沖信號生成裝置的混頻器輸出的信號的時間波形圖。
[0026]圖7是模擬示出通過電容器從波形控制部輸入的控制信號的波形的時間波形圖。
【具體實施方式】
[0027]參照附圖詳細說明本發(fā)明的優(yōu)選實施方式中的脈沖生成裝置。為了簡化圖及其說明，對于具有相同功能的各構(gòu)成部分標注相同的符號。
[0028](第一實施方式)
[0029]下面，參照圖1說明根據(jù)本發(fā)明的第一實施方式的脈沖生成裝置。圖1是示出了本實施方式的脈沖生成裝置100的結(jié)構(gòu)的框圖。在圖1，脈沖生成裝置100在放大器102對從高頻振蕩器101輸出的高頻信號進行放大后輸出。放大器102僅在從驅(qū)動電路110供給驅(qū)動功率的期間對來自高頻振蕩器101的高頻信號進行放大后輸出。在本實施方式的脈沖生成裝置100，利用波形控制部120控制從驅(qū)動電路110供給放大器102的驅(qū)動功率的波形，以使在放大器102放大的高頻信號變?yōu)槌瑢拵У拿}沖信號。另外，放大器102并不限定于I段，可以采用2段以上串聯(lián)連接的結(jié)構(gòu)。
[0030]驅(qū)動電路110包括:一端連接于電壓VDD的電源的電阻(上拉電阻)111 ;一端連接于輸入端114,另一端連接于電阻111的另一端的電容器112 ;與電容器112并聯(lián),且一端連接于電阻111的另一端的NOT邏輯型的晶體管113 ;以及，一端連接于晶體管113，另一端連接于輸出端116的電流放大器115。輸入端114連接于波形控制部120,用于輸入指定的控制信號，輸出端116連接于放大器102，用于供給其驅(qū)動功率。電流放大器115對從晶體管113輸出的電流進行放大，并供給驅(qū)動放大器102所需的功率。
[0031]作為成形從驅(qū)動電路110輸出的驅(qū)動功率的波形的手段，波形控制部120包括:高精度地控制驅(qū)動功率的上升/下降定時的定時控制単元121 ;控制驅(qū)動功率的上升速度/下降速度從而將波形成形為脈沖狀的波形成形単元122 ;控制驅(qū)動電壓的高度的振幅控制單元123 ;以及，通過電流控制驅(qū)動功率的強度的強度控制單元124。
[0032]驅(qū)動放大器102需要2?3V左右的驅(qū)動電壓和60mA左右的驅(qū)動電流。并且，從放大器102輸出高頻的超寬帶的脈沖信號時需要在高頻帶控制用于驅(qū)動放大器102所需的上述驅(qū)動電壓的波形，例如按照指定的定時高速上升或下降等。高頻帶中的驅(qū)動電壓的波形成形中可以利用例如 FPGA (Field Programmable Gate Array)的 SerDes (Serializer/Deserializer)。
[0033]但是，從FPGA的SerDes輸出的信號的振幅為350mV左右，低于驅(qū)動放大器102所需的電壓。并且，還存在SerDes的輸出信號伴有過沖(overshoot)或下沖(undershoot),并且輸出信號之后產(chǎn)生振鈴(ringing)的問題。因此，很難利用FPGA對放大器102直接進行打開/關(guān)閉控制。為此，在本實施方式的脈沖生成裝置100，為了向放大器102供給理想的波形的驅(qū)動功率(驅(qū)動電壓以及驅(qū)動電流)，設有驅(qū)動電路110。而且，利用波形控制部120來控制從驅(qū)動電路110輸出的驅(qū)動功率。波形控制部120中可以采用上述的FPGA的berDes0
[0034]本實施方式的脈沖生成裝置100生成并輸出如圖2所示的超寬帶的高頻脈沖信號。在圖2，脈沖信號10的脈沖高度為Vp，脈沖寬度為Tw，上升時間以及下降時間分別為Tu、Td。作為超寬帶的高頻脈沖信號，成形有例如脈沖高度Vp=2?3V，脈沖寬度Tw=lns± 150ps,上升時間Tu=下降時間TdS 200ps的波形。其中，脈沖寬度Tw是脈沖高度Vp的1/2的時間寬度。波形控制部120對從驅(qū)動電路110輸出的驅(qū)動功率進行控制，以便從放大器102輸出上述脈沖信號10。
[0035]波形控制部120利用定時控制單元121按照指定的定時開始/停止輸出驅(qū)動功率。并且，可以利用波形成形單元122控制驅(qū)動功率的上升速度/下降速度，可以將高頻脈沖信號10的上升時間Tu/下降時間Td控制在例如200ps以下?？梢岳谜穹刂茊卧?23控制高頻脈沖信號10的脈沖高度Vp。并且，可以利用強度控制單元124控制高頻脈沖信號10的強度。強度控制單元124通過控制流向驅(qū)動電路110的電流來控制從驅(qū)動電路110輸出的驅(qū)動功率的強度。
[0036]圖3示出了從波形控制部120輸出到驅(qū)動電路110的控制信號以及根據(jù)該控制信號從驅(qū)動電路110輸出到放大器102的驅(qū)動電壓例子。在圖3，符號21表示輸出到放大器102的驅(qū)動電壓，符號22表示輸出到驅(qū)動電路110的控制信號的電壓。從波形控制部120向驅(qū)動電路110輸出電壓為120?300mV、電流為24mA左右的控制信號。當作為波形控制部120采用FPGA時，通過在強度控制單元124采用最大的設定值，從而能夠?qū)㈦娏骺刂圃?4mA。在強度控制單元124采用最大的設定值，則出現(xiàn)振鈴增大的問題。在本實施方式中，通過利用晶體管113，能夠減少振鈴。并且，從驅(qū)動電路110向放大器102輸出電壓為2?3V、電流為60mA左右的驅(qū)動功率。
[0037]在圖3，在時刻Tl的時點，從波形控制部120輸出的控制信號22急速下降達到閥值Vt，則驅(qū)動電壓21上升，開始向放大器102供給功率。之后，在時刻T2，控制信號22再次上升到閥值Vt，則驅(qū)動電壓21急速下降，切斷向放大器102的功率供給。從而，在從時刻Tl與T2之間從驅(qū)動電路110向放大器102供給形成為大致矩形形狀的脈沖波的驅(qū)動電壓21。
[0038]在本實施方式的脈沖生成裝置100，根據(jù)從波形控制部120輸出的控制信號22，驅(qū)動電路110向放大器102供給如圖3所示的驅(qū)動電壓21。驅(qū)動電路110利用NOT邏輯型的晶體管113對于向放大器102供給驅(qū)動電壓21的電流放大器115進行驅(qū)動功率的輸入/切斷。
[0039]晶體管113起到比較器的作用，用于比較輸入信號和指定的閥值(Vt)后輸出“H”(High)或“L” (Low)信號。當晶體管113的輸出信號為“H”時，向電流放大器115供給驅(qū)動功率。晶體管113上連接有一端連接在電壓VDD的電源的電阻111，從電阻111施加指定的偏壓(稱為DC偏壓VDC)。DC偏壓VDC設定為驅(qū)動晶體管113所需的電壓600mV左右。將晶體管113用作NOT邏輯型時，將輸入信號輸入到反轉(zhuǎn)輸入側(cè)，當輸入信號的電壓低于閥值Vt時，從晶體管113輸出“H”信號。因此，通常，閥值Vt設定為低于DC偏壓VDC，以便從晶體管113輸出“L”信號。
[0040]一旦從波形控制部120向驅(qū)動電路110輸入圖3所示的控制信號22，則控制信號22的交流成分通過電容器112輸入，加在DC偏壓VDC上。圖7 (a)模擬示出了相加的信號(稱為VBE)。圖7 (a)所示的信號是將圖7 (b)所示的一定的脈沖長度(占空比為1:1)的信號在波形控制部120進行波形成形的信號。在波形控制部120以盡量縮小超過DC偏壓VDC的脈沖的振幅并且以DC偏壓VDC為標準使在其上下振動的信號面積相等的方式進行波形成形。其結(jié)果，如圖7 (a)所示，從波形控制部120輸出大幅降低了超過DC偏壓VDC的電壓并且其期間變長從而占空比較高的信號。優(yōu)選，占空比例如在1:100以上。占空比的I對應于向下凸出的脈沖信號。
[0041]當向晶體管113輸入圖7 (a)所示的占空比較高的信號時，從DC偏壓VDC向下凸出的脈沖信號的振幅較大，因此將晶體管113的閥值Vt設定在DC偏壓VDC與向下凸出的脈沖信號的電壓之間較為容易。從而，當向下凸出的脈沖信號低于閥值Vt時，從晶體管113輸出“H”信號，脈沖信號再次超過閥值Vt，則從晶體管113輸出“L”信號。
[0042]在波形控制部120，通過擴大占空比來擴大向下凸出的脈沖信號的振幅，從而能夠在與振鈴等無用的振動之間振幅的大小出現(xiàn)較大差異。從而在本實施方式的驅(qū)動電路110，能夠?qū)⒕w管113的閥值Vt簡單地設定在兩者之間。
[0043]將晶體管113的閥值Vt設定為從晶體管113不會因為振鈴等無用的振動而輸出“H”信號，從而能夠去除來自波形控制部120的控制信號的振鈴等的影響。其結(jié)果，如圖3所示，供給放大器102的驅(qū)動電壓21在時刻Tl和T2期間形成為脈沖狀，并且能夠充分降低振鈴等的影響。
[0044]當作為波形控制部120采用FPGA時，可以利用FPGA所具有的加強功能向驅(qū)動電路110輸出高速上升的控制信號22。在FPGA，作為波形成形單元122可以設定16階段的預加強(Preemphasis)，作為強度控制單元124可以設定8階段的電流強度。通過將波形成形單元122和強度控制單元124均設定為各自的最大值，驅(qū)動電路110能夠輸出圖3所示的控制信號22。還可以以PLD (Programmable Logic Device)的SerDes形成波形控制部120，以此代替FPGA。
[0045]如上所述，驅(qū)動放大器102時需要從驅(qū)動電路110供給電壓為2?3V、電流為60mA左右的驅(qū)動功率。為此，從電壓VDD的電源通過電阻111施加在晶體管113的DC偏壓VDC為60mV左右。于是，在電流放大器115，將從晶體管113輸出的信號“H”的電流放大到60mA左右，并且電壓也放大到2?3V。或者，還可以通過(利用)晶體管113放大電壓。
[0046]根據(jù)本實施方式的脈沖生成裝置100，在波形控制部120大幅提高控制信號的占空比，并且將該控制信號輸入晶體管113，從而能夠準確地對供給放大器102的驅(qū)動功率進行輸入/切斷控制。其結(jié)果，能夠大幅提高不輸出高頻脈沖信號時的放大器102的隔離度。
[0047]如上所述，在本實施方式的脈沖生成裝置100，在波形控制部120控制驅(qū)動電路110，從而能夠從放大器102輸出理想的寬帶高頻脈沖信號10。即，作為供給放大器102的驅(qū)動功率，通過從波形控制部120的控制，在驅(qū)動電路110實現(xiàn)需要的脈沖高度以及強度。根據(jù)本實施方式的脈沖生成裝置100，能夠生成理想波形的高頻脈沖信號，并且可在不輸出脈沖信號時實現(xiàn)較高的隔離度。
[0048]另外，本實施方式記載的內(nèi)容是用于說明根據(jù)本發(fā)明的脈沖生成裝置例子的，本發(fā)明并不限定于此。在不脫離本發(fā)明宗g的范圍內(nèi)，可適當變更本實施方式中的脈沖生成裝置的詳細結(jié)構(gòu)以及詳細動作。
[0049]附圖標記
[0050]100脈沖生成裝置
[0051]101高頻振蕩器
[0052]102放大器
[0053]110驅(qū)動電路[0054]111電阻
[0055]112電容器
[0056]113晶體管
[0057]114輸入端
[0058]115電流 放大器
[0059]116輸出端
[0060]120波形控制部
[0061]121定時控制單元
[0062]122波形成形單元
[0063]123振幅控制單元
[0064]124強度控制單元
【權(quán)利要求】
1.一種脈沖生成裝置，所述脈沖生成裝置利用放大器放大從高頻振蕩器輸出的高頻信號并輸出高頻脈沖信號，所述脈沖生成裝置的特征在于，包括: 驅(qū)動電路，用于向連接于輸出端的所述放大器供給驅(qū)動功率，所述驅(qū)動電路包括:一端連接于電壓電源的電阻；一端連接于輸入端，另一端連接于所述電阻的另一端的電容器；一端連接于所述電阻的另一端的NOT邏輯型的晶體管；以及，一端連接于所述晶體管，另一端連接于所述輸出端的電流放大器；以及 波形控制部，用于向所述輸入端輸出控制信號，以便所述驅(qū)動功率成形為指定的波形并從所述驅(qū)動電路輸出， 其中，所述晶體管通過所述電容器輸入所述控制信號，以當所述控制信號低于指定的閥值時打開所述電流放大器，其他時候關(guān)閉的方式進行控制。
2.根據(jù)權(quán)利要求1所述的脈沖生成裝置，其特征在于， 所述閥值設定為位于從所述電壓電源通過所述電阻設定的偏壓和從所述電容器輸入的所述控制信號的最小值之間且低于伴隨所述控制信號的無用的電壓振動的最小值。
3.根據(jù)權(quán)利要求1或2所述的脈沖生成裝置，其特征在于， 所述波形控制部包括: 定時控制單元，用于高精度地控制所述驅(qū)動功率的上升/下降的定時； 波形成形單元，用于控制所述驅(qū)動功率的上升速度/下降速度從而將波形成形為脈沖狀； 振幅控制單元，用于控制所述驅(qū)動功率的高度；以及 強度控制單元，通過電流控制所述驅(qū)動功率的強度。
4.根據(jù)權(quán)利要求3所述的脈沖生成裝置，其特征在于，
由 PLD (Programmable Logic Device)的 SerDes (Serializer/Deserializer)構(gòu)成所述波形控制部。
5.根據(jù)權(quán)利要求3所述的脈沖生成裝置，其特征在于， 由 FPGA(Field Programmable Gate Array)的 SerDes 構(gòu)成所述波形控制部。
6.根據(jù)權(quán)利要求5所述的脈沖生成裝置，其特征在于， 所述波形控制部作為所述波形成形單元采用所述FPGA的強調(diào)功能所具有的多階段的預加重。
7.根據(jù)權(quán)利要求6所述的脈沖生成裝置，其特征在于， 所述波形控制部作為所述波形成形單元選擇所述多階段的預加重的最大值，作為所述強度控制單元選擇所述多階段的電流強度的最大值。
【文檔編號】H03K4/92GK103430451SQ201280013347
【公開日】2013年12月4日 申請日期:2012年3月28日 優(yōu)先權(quán)日:2011年3月28日
【發(fā)明者】平山裕樹 申請人:古河電氣工業(yè)株式會社, 古河As株式會社