用于流水線模/數(shù)轉(zhuǎn)換器中的減少的等待時間的經(jīng)修改動態(tài)元件匹配相關(guān)申請案的交叉參考本發(fā)明主張2011年6月9日提出申請的標(biāo)題為“用于流水線型模/數(shù)轉(zhuǎn)換器中的經(jīng)減小等待時間的經(jīng)修改動態(tài)元件匹配(ModifiedDynamicE1ementMatchingforReducedLatencyinaPipe1inedAna1ogtoDigita1Converter)”的第61/495,939號美國臨時專利申請案的優(yōu)先權(quán)，所述美國臨時專利申請案特此以全文引用的方式并入，猶如完全陳述于本文中一般。本申請案與與其同時申請的共同讓與同在申請中的第_____號申請案相關(guān)。技術(shù)領(lǐng)域本發(fā)明一般來說涉及模/數(shù)轉(zhuǎn)換器。更明確地說，本申請案涉及模/數(shù)轉(zhuǎn)換器中的經(jīng)減小等待時間。本發(fā)明與高速流水線模/數(shù)轉(zhuǎn)換器(ADC)相關(guān)聯(lián)，且還可擴(kuò)展到其它應(yīng)用及ADC架構(gòu)。舉例來說，本文中所描述的技術(shù)可應(yīng)用于算法ADC(還稱為循環(huán)ADC)、Δ-∑ADC、SARADC等，且通常應(yīng)用于可需要一個或一個以上數(shù)/模轉(zhuǎn)換器的任何ADC。

背景技術(shù)：
流水線模/數(shù)轉(zhuǎn)換器(ADC)是級比較數(shù)據(jù)轉(zhuǎn)換器，其中在幾個步驟中粗略地量化信號且接著組合不同步驟的結(jié)果以實現(xiàn)高水平的量化準(zhǔn)確性。流水線ADC是受歡迎的，這是因為其可以極高速度(取決于所采用的技術(shù)，幾百M(fèi)Hz)來操作，同時實現(xiàn)相對大的動態(tài)范圍。參考圖1A，典型流水線ADC10包含多個級12、14、...、L。在第一級12中，輸入Vin使用快閃ADC(未展示)進(jìn)行轉(zhuǎn)換并與來自后續(xù)級14、16、...、L的結(jié)果組合以形成輸出。如下文將較詳細(xì)地論述，每一級中的誤差通過使用數(shù)/模轉(zhuǎn)換器來轉(zhuǎn)換所述級的輸出而確定。到所述級的輸入與誤差之間的差為“殘差”。每一級的殘差被放大并饋送到下一級且在下一級中以相同方式進(jìn)行轉(zhuǎn)換。最后級L的輸出被提供到?jīng)Q定最后位的后端ADC16。所有輸出均可經(jīng)提供以用于時間對準(zhǔn)及數(shù)字誤差校正20。如圖1B中所展示，流水線ADC中的典型級100包含輸入信號取樣網(wǎng)絡(luò)108、具有其自己的取樣網(wǎng)絡(luò)的N位粗略ADC102、N位數(shù)/模轉(zhuǎn)換器104(DAC)及放大器106。取樣網(wǎng)絡(luò)108及快閃ADC102同時對輸入信號101進(jìn)行取樣。DAC104將經(jīng)量化信號往回轉(zhuǎn)換為模擬形式并從主要輸入信號101減去110此信號。使用放大器106來放大由此操作產(chǎn)生的殘差105以便(通常且在不存在誤差的情況下)占據(jù)后續(xù)級的范圍的一部分，舉例來說，一半。理想地，殘差此時僅由量化噪聲組成。三個因素可限制流水線ADC的性能及操作速度：在被認(rèn)為是元件不匹配的DAC104內(nèi)發(fā)生的誤差；由增益及非線性所致的在放大器106內(nèi)發(fā)生的誤差；及經(jīng)由快閃ADC102及DAC104信號路徑的過度延遲。所有三個因素產(chǎn)生ADC線性的降級及信噪比(SNR)。圖2圖解說明使用現(xiàn)有技術(shù)來解決DAC104誤差的流水線級。級200包含輸入信號取樣網(wǎng)絡(luò)208、具有其自己的取樣網(wǎng)絡(luò)的N位粗略ADC202、M位數(shù)/模轉(zhuǎn)換器104(DAC)(其中M＞N)及放大器206。處理元件232、234添加于粗略ADC202與DAC204之間且因此增加所述路徑中的延遲。此延遲在高速操作(即，250MSPS及高于250MSPS的速率下的操作)中是關(guān)鍵的。已提出圖2的技術(shù)的應(yīng)用以通過變換呈現(xiàn)給比較器的參考閾值來改進(jìn)ADC的線性而解決快閃ADC中的元件不匹配的問題。如上文所描述的DAC及放大器誤差有時使用動態(tài)元件匹配(DEM)及諧波失真校正(HDC)技術(shù)來估計及消除或校正。DEM采用粗略ADC的溫度計譯碼輸出且在將所述輸出提供到所連接DAC元件之間對其進(jìn)行變換。所述變換矩陣使得每個ADC輸出可到達(dá)每個DAC輸入。變換方法有時使DAC誤差隨機(jī)化，借此形成白色頻譜，或?qū)⒄`差塑形使得誤差信號的能量占據(jù)所關(guān)注的頻帶外的頻率區(qū)域。在圖2中，流水線級包含粗略ADC202與DAC204之間的DEM塊232及相對于所述級數(shù)字輸出的適當(dāng)放置?？山?jīng)由使用傳輸門而高效地實施DEM塊232。然而，其引入在高時鐘速率下不可忽略的有限延遲。在流水線ADC中，與估計DAC誤差信號并有效地從輸出移除其的額外數(shù)字處理一起使用DEM。如果不這樣，那么DAC噪聲將降低SNR。DAC誤差的此估計及移除在書面上稱為DAC噪聲消除(DNC)。繼續(xù)圖2，將信號∑t添加234到粗略ADC202的輸出。此信號由在放大器206誤差(舉例來說，增益及非線性)的估計中所使用的幾個隨機(jī)獨(dú)立序列的和組成。序列的數(shù)目取決于需要估計的非線性的次序：線性增益誤差的一個序列、諧波誤差的三個序列等等。圖2中還展示后端ADC212，其輸出被提供到放大器220及HDC模塊222，其輸出與DNC模塊226的輸出求和230。在HDC技術(shù)中，殘差放大器212的輸出含有粗略ADC202的量化噪聲、隨機(jī)序列及其經(jīng)由放大器非線性特性的相互作用中的項。如果放大器中的非線性的最高有效階為3，那么殘差放大器212的輸出含有與a3(∑t)3成比例的一項，其中a3為三階非線性系數(shù)且∑t＝t1+t2+t3(即，可各自具有值+A或-A的三個隨機(jī)序列，其中A為恒定量)。因此，∑t為可具有值-3A、-A、+A、+3A的四電平信號。由于隨機(jī)獨(dú)立序列的乘積也是隨機(jī)且獨(dú)立序列，因此用(經(jīng)數(shù)字化)殘差放大器輸出乘以(t1、t2、t3)使所有項隨機(jī)化，a3(∑t)3中可借助低通濾波器提取的一者除外。將隨機(jī)序列添加到粗略ADC202的輸出的結(jié)果是字長度增加且因此DAC204大小及復(fù)雜性也增加。這就是DAC204分辨率M大于粗略快閃ADC202分辨率N的原因。在典型實施方案中，M＝N+3。圖3是具有N＝2位分辨率的粗略ADC的現(xiàn)有技術(shù)實施方案的實例。此實施方案通常稱作快閃ADC。四個比較器302.n將線304上的輸入電壓分別與四個閾值電壓(THR1、THR2、THR3、THR4)進(jìn)行比較。在一些實施方案中，閾值電壓可與電阻器梯形306相關(guān)聯(lián)。也可使用其它分壓器技術(shù)。如果輸入電壓大于THR1，那么比較器302.1輸出邏輯1，否則其輸出邏輯0。類似地，比較器302.2將輸入電壓與THR2進(jìn)行比較，以此類推。粗略ADC206的輸出為由所有比較器的輸出形成的數(shù)字。此字通常命名為“溫度計代碼”。溫度計代碼中含有的邏輯1的數(shù)目為線304上的模擬輸入電壓的數(shù)字表示。圖4中展示體現(xiàn)比較器功能的一個實例電路。為闡釋的清晰起見，僅展示用以將輸入與THR1(對應(yīng)于302.1)進(jìn)行比較的電路。電路302.1包含八個開關(guān)408、410、412、414、416、418、420、422、兩個電容器402、404及比較器406。所述開關(guān)由表示為相位1、相位2的周期性時鐘驅(qū)動。當(dāng)相位1為真時，相位2為假，且反之亦然。當(dāng)相位1為真時，上部電容器402充電到電壓THR1，而下部電容器404充電到輸入電壓。當(dāng)相位2為真時，所述電容器連接到比較器406。比較器302.1的許多替代電路實現(xiàn)存在于相關(guān)技術(shù)中，所述替代電路實現(xiàn)完成以下功能：如果(輸入-THR1)＞0，那么輸出1＝1，否則，0即，如果輸入電壓大于閾值電壓THR1，那么信號輸出406為邏輯1，否則為邏輯0。

技術(shù)實現(xiàn)要素：
根據(jù)本發(fā)明的實施例的系統(tǒng)及方法在很大程度上克服了現(xiàn)有技術(shù)中的這些及其它缺陷。根據(jù)本發(fā)明的各種方面，提供一種流水線ADC，其中這些問題因DEM功能及序列的求和發(fā)生于快閃ADC內(nèi)而克服。根據(jù)本發(fā)明的各種方面，借助粗略ADC的電路而嵌入DAC及放大器誤差校正所需的處理功能以及重新布置數(shù)字校準(zhǔn)塊HDC及DNC確保誤差的準(zhǔn)確估計。一種用于流水線模/數(shù)轉(zhuǎn)換器(“ADC”)的誤差校正的系統(tǒng)，其中所述流水線ADC將電壓信號轉(zhuǎn)換為所述電壓信號的數(shù)字版本，所述系統(tǒng)包含：粗略ADC，其中所述粗略ADC的輸入端子接收所述電壓信號及參考信號且將與所述參考信號有關(guān)的電壓信號值的數(shù)字版本提供到數(shù)/模轉(zhuǎn)換器(“DAC”)輸入端子；第一加法器，其用于組合所述電壓信號與來自所述DAC的輸出信號，其中第一加法器結(jié)果被提供到殘差放大器；后端ADC，其中所述后端ADC提供從所述殘差放大器接收的輸出電壓信號的數(shù)字版本；第二加法器，用于將從所述粗略ADC、數(shù)/模轉(zhuǎn)換器噪聲消除(“DNC”)電路及諧波失真校正(“HDC”)電路接收的數(shù)字值求和，借此提供流水線型ADC輸出；用于估計來自殘差放大器及數(shù)/模轉(zhuǎn)換器的失真參數(shù)的電路，其包括：HDC，其中所述HDC響應(yīng)于所述流水線型ADC輸出而校正存在于來自所述后端ADC的數(shù)字信號中的由所述殘差放大器所致的失真分量；及DNC電路，其中所述DNC電路響應(yīng)于所述流水線型ADC輸出而校正存在于來自所述后端ADC的所述數(shù)字信號中的由所述DAC所致的所述失真分量；及用于修改到所述粗略模/數(shù)轉(zhuǎn)換器的所述參考信號的電路。在一些實施例中，所述用于修改所述參考信號的電路包含：分壓器，其用于劃分參考源電壓；動態(tài)元件匹配(“DEM”)電路，其接收所述經(jīng)劃分電壓信號，每一經(jīng)劃分電壓信號連接到對應(yīng)開關(guān)，其中每一開關(guān)由所述DEM電路控制，且進(jìn)一步地，其中來自所述開關(guān)的所有輸出端子并聯(lián)連接到高側(cè)電容器的第一側(cè)；及序列加法器塊，其接收HDC信號，每一HDC信號連接到對應(yīng)開關(guān)，其中每一開關(guān)由所述HDC電路控制，且進(jìn)一步地，其中來自所述開關(guān)的所有輸出端子并聯(lián)連接到所述高側(cè)電容器的第二側(cè)。附圖說明所屬領(lǐng)域的技術(shù)人員通過參考附圖可更好地理解本發(fā)明且明了本發(fā)明的眾多目標(biāo)、特征及優(yōu)點。在不同圖式中，使用相同參考符號來指示類似或相同的物項。圖1A圖解說明現(xiàn)有技術(shù)流水線ADC的實例。圖1B圖解說明現(xiàn)有技術(shù)流水線ADC級的實例。圖2圖解說明現(xiàn)有技術(shù)流水線ADC級的實例。圖3圖解說明現(xiàn)有技術(shù)快閃ADC架構(gòu)的實例。圖4圖解說明來自粗略ADC的現(xiàn)有技術(shù)比較器的實例。圖5圖解說明根據(jù)本發(fā)明的原理的實例流水線ADC電路。圖6圖解說明根據(jù)本發(fā)明的ADC前端的實例。圖7圖解說明根據(jù)本發(fā)明的原理的比較器的實例。具體實施方式根據(jù)如所主張的實施例的流水線ADC借助粗略ADC的電路而嵌入有DAC及放大器誤差校正所需的處理功能且還提供用于數(shù)字校準(zhǔn)塊HDC及DNC的新配置，因此確保誤差的準(zhǔn)確估計?？扇绺郀栴D(Galton)的第6,734,818號美國專利中及高爾頓(Galton)等人的第7,602,323號美國專利中所揭示來施加信號的校準(zhǔn)(即，DNC及HDC技術(shù)的校正部分)，所述美國專利以引用的方式并入，猶如完全陳述于本文中一般。可使用其它DNC及HDC技術(shù)。根據(jù)本發(fā)明的信號的估計。更明確地說，圖5圖解說明根據(jù)如所主張的實施例的流水線級。級500包含N位粗略ADC502、N位數(shù)/模轉(zhuǎn)換器504(DAC)及放大器506。輸入501被提供到粗略ADC502及殘差放大器506。第二級到最后級的殘差可被提供到后端ADC512，此被放大520且提供到HDC522。在粗略ADC502的前端處提供DEM塊532及序列加法器524。此配置可使從粗略ADC502穿過DAC504到殘差放大器506的關(guān)鍵信號路徑的傳播時間最小化。在所圖解說明的實施例中，數(shù)字校準(zhǔn)塊HDC522可接收序列∑t以及經(jīng)校正數(shù)字輸出523的反饋。明確地說，HDC522可提供其輸出以與DNC526的輸出求和530。因此，用于估計DAC誤差及殘差放大器增益誤差的信號為ADC數(shù)字輸出523。因此，隨時間推移，估計器在已施加校準(zhǔn)之后將提取并估計殘差誤差。此估計可添加到先前估計(即，隨時間而集成)以改進(jìn)校準(zhǔn)的準(zhǔn)確性。一旦殘差誤差的估計為零，所述估計便將覆蓋正確值。圖6展示具有DEM532及序列加法器524的粗略ADC的本發(fā)明的方面的實例600。閾值電壓THRI、THR2、THR3及THR4可經(jīng)變換使得每一閾值可連接到比較器602.n中的任一者。從每一閾值電壓減去線604上的信號∑t(具有上文所描述的性質(zhì)的隨機(jī)序列)。每一比較器602.n將使其輸入與閾值中的一者與線604上的信號∑t之間的差進(jìn)行比較。圖7展示實現(xiàn)剛所描述的功能的實例電路。如所展示，所述電路包含DEM控制的開關(guān)708.1、708.2、708.3及708.4；HDC控制的開關(guān)706.1、706.2、706.3及706.4；電容器702、704；比較器710；相位1開關(guān)712a、712b；及相位2開關(guān)714a、714b、714c、714d。在相位1為真的時間期間，閾值THRx(其中x為1、2、3或4)中的僅一者及電壓VHDCy(其中y為1、2、3或4，使得VHDC1＝-3A、VHDC2＝-A、VHDC3＝+A及VHDC4＝+3A)中的僅一者連接到上部電容器702。DEM及HDC校準(zhǔn)操作將決定在每一時鐘相位循環(huán)處哪一開關(guān)為接通的。高爾頓(Galton)的美國專利6,734,818在揭示內(nèi)容中已詳細(xì)描述DEM控制此些開關(guān)的方式，且高爾頓(Galton)等人的美國專利7,602,323在揭示內(nèi)容中已詳細(xì)描述HDC產(chǎn)生信號∑t的方式。下部電容器704操作為圖4的實例中的電容器404。元件604(圖6)中的∑t的添加經(jīng)由將上部電容器702連接到VHDCy的HDC控制的開關(guān)706.n而實施。每一比較器i(其中i為1、2、3或4)的輸出可由以下等式來描述：如果(輸入-THRx+VHDCy)＞0，那么輸出i＝1，否則，0。迄今為止，粗略ADC的每個實施方案均已受由電路缺陷、制作不匹配等等所致的誤差影響。此些缺陷最終產(chǎn)生閾值誤差。盡管在一定程度上，流水線ADC架構(gòu)可在不使性能降級的情況下容許閾值誤差，但根據(jù)本發(fā)明概念的實施例，此些誤差由DEM調(diào)制，且此些誤差的存在可使DAC誤差及殘差放大器誤差的估計產(chǎn)生偏差。雖然已圖解說明用于移動計算裝置的特定實施方案及硬件/軟件配置，但應(yīng)注意，其它實施方案及硬件配置是可能的且不需要特定實施方案或硬件/軟件配置。因此，實施本文中所揭示的方法的移動計算裝置可能不需要所圖解說明的組件中的所有組件。如本文中所使用，無論在上文說明中還是在所附權(quán)利要求書中，術(shù)語“包括”、“包含”、“攜載”、“具有”、“含有”、“涉及”及類似內(nèi)容應(yīng)理解為是開放式的，即，意指包含但不限于。僅過渡性短語“由…組成”及“基本上由…組成”應(yīng)分別視為排他性過渡性短語，如在美國專利局專利審查程序手冊中關(guān)于權(quán)利要求書所陳述。在權(quán)利要求書中的序數(shù)術(shù)語(例如“第一”、“第二”、“第三”等)的任何使用用以修飾權(quán)利要求元素本身并不暗示一個權(quán)利要求元素相對于另一權(quán)利要求元素的任何優(yōu)先級、優(yōu)先性或次序或者執(zhí)行方法的動作的臨時次序。而是，除非另有具體說明，否則此些序數(shù)術(shù)語僅用作區(qū)分具有某一名稱的一個權(quán)利要求元素與具有同一名稱(除序數(shù)術(shù)語的使用以外)的另一元素的標(biāo)記。上文所描述實施例打算圖解說明本發(fā)明的原理，而非限制本發(fā)明的范圍。所屬領(lǐng)域的技術(shù)人員可在不背離本發(fā)明的范圍的情況下做出各種其它實施例及對這些優(yōu)選實施例的修改。