高速放大器的制造方法
【專利摘要】對高速放大器而言，差分輸入對（INP,INM）與共源共柵偏置網(wǎng)絡(luò)之間的寄生電容會引入能夠影響性能的極點。在本文中，帶有放大器（200）的前饋網(wǎng)絡(luò)通過引入有效消除極點的零點來補償該極點，在沒有任何額外的電源的情況下移動接下來的寄生效應(yīng)。這是利用跨共源共柵偏置網(wǎng)絡(luò)的晶體管（Q3、Q8）耦合的一對前饋電容器（CFF1，CFF2）來完成的，該前饋電容器減小了功耗。
【專利說明】高速放大器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明總體涉及高速放大器，更特別地，本發(fā)明涉及高速套筒式放大器。
【背景技術(shù)】
[0002]圖1示出了常規(guī)的套筒式放大器100。所描述的套筒式放大器100通常包括差分輸入對(其通常包含晶體管Q2和晶體管Q7)和若干偏置網(wǎng)絡(luò)(其通常包含共源共柵的晶體管對Q1/Q6，Q3/Q8, Q4/Q9和Q5/Q10)。這些偏置網(wǎng)絡(luò)一般被配置作為電流鏡(每一個均被耦合到連接二極管的晶體管)，或者可以被配置以使偏置BIASl到BIAS4為偏置電壓。通常，對高速應(yīng)用(即，大于IOGHz)而言，寄生效應(yīng)(例如寄生電容)就會成為問題。特別是由晶體管Ql到Q4和Q6到Q9的配置所引起的寄生電容會造成信號惡化。
[0003]首先注意晶體管Q1-Q3與晶體管Q6-Q8之間的內(nèi)部節(jié)點，偏置網(wǎng)絡(luò)Q3/Q8和差分對Q2/Q7引入了寄生極點(其一般位于跨導(dǎo)與寄生電容CP的比率處)。寄生電容CP通常是晶體管Q2、Q3、Q7和Q8的柵極-漏極電容、源極-本體電容以及柵極_源極電容的線性組合(為了簡潔的目的用寄生電容器CP1-CP6來表示)。通常，在每個支路中的電流為1mA，跨導(dǎo)為IOmS并且總寄生電容為450fF的情況下，在3.5GHz處存在極點，并且在每個支路中的電流為600 μ A，跨導(dǎo)為6mS的情況下，并且由于存在450fF的總寄生電容，因此在2.1GHz處存在極點。由于施加到放大器100上的低輸入?yún)⒖荚肼曄拗?，該寄生電容通常很大。因此，需要對由偏置網(wǎng)絡(luò)Q3/Q8和差分對Q2/Q7的寄生電容引入的極點進(jìn)行補償。
[0004]轉(zhuǎn)向輸入終端INP和INM，晶體管Q2和Q7中的每個都具有柵極-漏極寄生電容(用寄生電容器CPl和CP3表示)。這些柵極-漏極寄生電容CPl和CP3造成右半平面零點，該零點可以位于(例如)大約20GHz (即gmdiff/CP)處。因此，需要對由差分輸入對Q2/Q7的寄生電容引入的零點進(jìn)行補償。
[0005]在Kwan等人的US2002/0024382A1中描述了常規(guī)電路的一個示例。

【發(fā)明內(nèi)容】

[0006]根據(jù)一個實施例，提供一種裝置。該裝置包含接收輸入信號并產(chǎn)生輸出信號的放大器，其中該放大器包括:接收輸入信號的差分輸入對；具有第一無源電極、第二無源電極和控制電極的第一晶體管，其中第一晶體管的第一無源電極耦合到差分對；以及具有第一無源電極、第二無源電極和控制電極的第二晶體管，其中第二晶體管的控制電極耦合到第一晶體管的控制電極，并且其中第二晶體管的第一無源電極耦合到差分輸入對；以及前饋網(wǎng)絡(luò)，該前饋網(wǎng)絡(luò)具有耦合在第一晶體管的第一和第二無源電極之間的第一前饋電容器；和耦合在第二晶體管的第一和第二無源電極之間的第二前饋電容器。
[0007]根據(jù)一個實施例，所述放大器進(jìn)一步包含:耦合到第一晶體管的第二無源電極的第一輸出終端；耦合到第二晶體管的第二無源電極的第二輸出終端；以及耦合到差分輸入對的偏置網(wǎng)絡(luò)。
[0008]根據(jù)一個實施例，第一和第二晶體管是MOS晶體管，并且其中第一和第二晶體管中的每個的第一無源電極、第二無源電極和控制電極分別是源極、漏極和柵極。
[0009]根據(jù)一個實施例，第一和第二晶體管進(jìn)一步分別包括第一和第二 PMOS晶體管。
[0010]根據(jù)一個實施例，差分輸入對進(jìn)一步包括:在其漏極耦合到第一 PMOS晶體管的源極的第三PMOS晶體管，該第三PMOS晶體管在其柵極接收輸入信號的第一部分；以及在其漏極耦合到第二 PMOS晶體管的源極的第四PMOS晶體管，該第四POMS晶體管在其柵極接收輸入信號的第二部分。
[0011]根據(jù)一個實施例，偏置網(wǎng)絡(luò)進(jìn)一步包括:在其漏極耦合到第三PMOS晶體管的源極的第五PMOS晶體管；以及在其漏極耦合到第四PMOS晶體管的源極并在其柵極耦合到第五PMOS晶體管的柵極的第六PMOS晶體管。
[0012]根據(jù)一個實施例，第一和第二前饋電容器進(jìn)一步分別包括第一和第二金屬-絕緣體-金屬(MIM)電容器。
[0013]根據(jù)一個實施例，第一和第二 MOS電容器中的每個的電容大約為3pF。
[0014]根據(jù)一個實施例，提供一種裝置。該裝置包含:第一輸出終端；第二輸出終端；第一 PMOS晶體管；第二 PMOS晶體管，該第二 PMOS晶體管在其柵極耦合到第一 PMOS晶體管，其中第一和第二 PMOS晶體管在它們的柵極接收第一偏置；第三PMOS晶體管，該第三PMOS晶體管在其源極耦合到第一 PMOS晶體管的漏極并在其柵極接收差分輸入信號的第一部分；第四PMOS晶體管，該第四PMOS晶體管在其源極耦合到第二 PMOS晶體管的漏極并在其柵極接收差分輸入信號的第二部分；第五PMOS晶體管，該第五PMOS晶體管在其源極耦合到第三PMOS晶體管的漏極并在其漏極耦合到第一輸出終端；第六PMOS晶體管，該第六PMOS晶體管在其源極耦合到第四PMOS晶體管的漏極，在其漏極耦合到第二輸出終端，并在其柵極耦合到第五PMOS晶體管的柵極，其中第五和第六PMOS晶體管在其柵極接收第二偏置；第一 NMOS晶體管，該第一 NMOS晶體管在其漏極耦合到第五PMOS晶體管的漏極；第二 NMOS晶體管，該第二 NMOS晶體管在其漏極耦合到第六NMOS晶體管的漏極并在其柵極耦合到第一NMOS晶體管的柵極，其中第一和第二NMOS晶體管在其柵極接收第三偏置；第一前饋電容器，該第一前饋電容器耦合在第五PMOS晶體管的漏極和源極之間；以及第二前饋電容器，該第二前饋電容器耦合在第六PMOS晶體管漏極和源極之間。
[0015]根據(jù)一個實施例，第一和第二前饋電容器進(jìn)一步分別包括第一和第二 MIM電容器。
[0016]根據(jù)一個實施例，第一和第二 MIM電容器中的每個的電容為大約3pF。
[0017]根據(jù)一個實施例，提供一種裝置。該裝置包括第一輸出終端；第二輸出終端；第一PNP晶體管；第二 PNP晶體管，該第二 PNP晶體管在其基極耦合到第一 PNP晶體管，其中第一和第二PNP晶體管在它們的基極接收第一偏置；第三PNP晶體管，該第三PNP晶體管在其發(fā)射極耦合到第一 PNP晶體管的集電極并在其基極接收差分輸入信號的第一部分；第四PNP晶體管，該第四PNP晶體管在其發(fā)射極耦合到第二 PNP晶體管的集電極并在其基極接收差分輸入信號的第二部分；第五PNP晶體管，該第五PNP晶體管在其發(fā)射極耦合到第三PNP晶體管的集電極并在其集電極耦合到第一輸出終端；第六PNP晶體管，該第六PNP晶體管在其發(fā)射極耦合到第四PNP晶體管的集電極，在其集電極耦合到第二輸出終端，并在其基極耦合到第五PNP晶體管的基極，其中第五和第六PNP晶體管在其基極接收第二偏置；第一 NPN晶體管，該第一 NPN晶體管在其集電極耦合到第五PNP晶體管的集電極；第二 NPN晶體管，該第二 NPN晶體管在其集電極耦合到第六NPN晶體管的集電極并在其基極耦合到第一 NPN晶體管的基極，其中第一和第二 NPN晶體管在其基極接收第三偏置；第一前饋電容器，其耦合在第五PNP晶體管的發(fā)射極和集電極之間；以及第二前饋電容器，其耦合在第六PNP晶體管的發(fā)射極和集電極之間。
【專利附圖】

【附圖說明】
[0018]圖1描述了常規(guī)的套筒式放大器的示例；
[0019]圖2A和圖2B說明了根據(jù)實施例的放大器的示例；以及
[0020]圖3和圖4是描述圖2A和圖2B的套筒式放大器中的前饋網(wǎng)絡(luò)的使用的圖示。 【具體實施方式】
[0021]圖2A和圖2B說明了根據(jù)本發(fā)明的示例實施例的套筒式放大器200。放大器200通常被用來驅(qū)動電容性負(fù)載201，除了套筒式放大器200包含中和網(wǎng)絡(luò)(電容器CNl和CN2)和前饋網(wǎng)絡(luò)(電容器CFFl和CFF2)之外，套筒式放大器200具有與套筒式放大器100相同的一般配置。如示出的，套筒式放大器200可以用MOS晶體管(即，晶體管Q1-Q3和Q6-Q8是PMOS晶體管，而晶體管Q4、Q5、Q9和QlO是NMOS晶體管)來實現(xiàn)，但是套筒式放大器200也可以用雙極型晶體管(即，晶體管Q1-Q3和Q6-Q8是PNP晶體管，而晶體管Q4、Q5、Q9和10是NPN晶體管)來實現(xiàn)。前饋網(wǎng)絡(luò)(電容器CFFl和CFF2)通常被用來通過補償極點和零點而提高性能，同時也降低功率消耗?？商鎿Q地，也可以用與圖2所示的相反導(dǎo)電類型的晶體管來代替晶體管Ql-QlO (即，晶體管Q4可以是PMOS或PNP晶體管而不是NMOS或NPN晶體管，而晶體管Ql可以是NMOS或NPN晶體管而不是PMOS或PNP晶體管)。
[0022]首先注意前饋網(wǎng)絡(luò)CFF1/CFF2，這些電容器CFFl和CFF2用零點有效地抵消由寄生電容CPl (晶體管Q2的柵極-漏極電容)、CP2 (晶體管Q3的柵極-源極電容)、CP3 (晶體管Q7的柵極-漏極電容)和CP4 (晶體管Q8的柵極-源極電容)引入的極點。沒有中和網(wǎng)絡(luò)CN1/CN2或前饋網(wǎng)絡(luò)CFF1/CFF2的套筒式放大器100的每一半的傳遞函數(shù)Hm(S)和Hp(S)可以被表示為:
【權(quán)利要求】
1.一種裝置，其包含: 接收輸入信號并產(chǎn)生輸出信號的放大器，其中所述放大器包括: 接收所述輸入信號的差分輸入對； 第一晶體管，所述第一晶體管具有第一無源電極、第二無源電極和控制電極，其中所述第一晶體管的所述第一無源電極耦合到所述差分對；和 第二晶體管，所述第二晶體管具有第一無源電極、第二無源電極和控制電極，其中所述第二晶體管的所述控制電極耦合到所述第一晶體管的所述控制電極，并且其中所述第二晶體管的所述第一無源電極耦合到差分輸入對；以及前饋網(wǎng)絡(luò)，所述前饋網(wǎng)絡(luò)具有: 第一前饋電容器，其耦合在所述第一晶體管的所述第一無源電極和第二無源電極之間；和 第二前饋電容器，其耦合在所述第二晶體管的所述第一無源電極和第二無源電極之間。
2.根據(jù)權(quán)利要求1所述的裝置，其中所述放大器進(jìn)一步包括: 耦合到所述第一晶體管的所述第二無源電極的第一輸出終端； 耦合到所述第二晶體管的所述第二無源電極的第二輸出終端；以及 耦合到差分輸入對的偏置網(wǎng)絡(luò)。
3.根據(jù)權(quán)利要求2所述`的裝置，其中所述第一晶體管和第二晶體管是MOS晶體管，并且其中所述第一晶體管和第二晶體管中的每個的所述第一無源電極、所述第二無源電極和所述控制電極分別是源極、漏極和柵極。
4.根據(jù)權(quán)利要求3所述的裝置，其中所述第一晶體管和第二晶體管進(jìn)一步分別包括第一和第二 PMOS晶體管。
5.根據(jù)權(quán)利要求4所述的裝置，其中所述差分輸入對進(jìn)一步包括: 第三PMOS晶體管，所述第三PMOS晶體管在其漏極耦合到所述第一 PMOS晶體管的源極并在其柵極接收所述輸入信號的第一部分； 第四PMOS晶體管，所述第四PMOS晶體管在其漏極耦合到所述第二 PMOS晶體管的源極并在其柵極接收所述輸入信號的第二部分。
6.根據(jù)權(quán)利要求5所述的裝置，其中所述偏置網(wǎng)絡(luò)進(jìn)一步包括: 第五PMOS晶體管，所述第五PMOS晶體管在其漏極耦合到所述第三PMOS晶體管的源極；以及 第六PMOS晶體管，所述第六PMOS晶體管在其漏極耦合到所述第四PMOS晶體管的源極并在其柵極耦合到所述第五PMOS晶體管的柵極。
7.根據(jù)權(quán)利要求2所述的裝置，其中所述第一晶體管和第二晶體管是雙極型晶體管，并且其中所述第一晶體管和第二晶體管中的每個的所述第一無源電極、所述第二無源電極和所述控制電極分別是集電極、發(fā)射極和基極。
8.根據(jù)權(quán)利要求7所述的裝置，其中所述第一晶體管和第二晶體管進(jìn)一步包括第一PNP晶體管。
9.根據(jù)權(quán)利要求1所述的裝置，其中所述第一前饋電容器和第二前饋電容器進(jìn)一步分別包括第一和第二金屬_絕緣體-金屬電容器即MIM電容器。
10.根據(jù)權(quán)利要求9所述的裝置，其中第一和第二MIM電容器中的每個的電容為大約3pF0
11.一種裝置，其包含: 第一輸出終端； 第二輸出終端； 第一 PMOS晶體管； 第二 PMOS晶體管，所述第二 PMOS晶體管在其柵極耦合到所述第一 PMOS晶體管，其中所述第一 PMOS晶體管和第二 PMOS晶體管在它們的柵極接收第一偏置； 第三PMOS晶體管，所述第三PMOS晶體管在其源極耦合到所述第一 PMOS晶體管的漏極并在其柵極接收差分輸入信號的第一部分； 第四PMOS晶體管，所述第四PMOS晶體管在其源極耦合到所述第二 PMOS晶體管的漏極并在其柵極接收所述差分輸入信號的第二部分； 第五PMOS晶體管，所述第五PMOS晶體管在其源極耦合到所述第三PMOS晶體管的漏極并在其漏極耦合到所述第一輸出終端； 第六PMOS晶體管，所述第六PMOS晶體管在其源極耦合到所述第四PMOS晶體管的漏極，在其漏極耦合到所述第二輸出終端，并在其柵極耦合到所述第五PMOS晶體管的柵極，其中所述第五PMOS晶體管和第六PMOS晶體管在其柵極接收第二偏置； 第一 NMOS晶體管,所述第 一 NMOS晶體管在其漏極稱合到所述第五PMOS晶體管的漏極； 第二 NMOS晶體管，所述第二 NMOS晶體管在其漏極耦合到所述第六NMOS晶體管的漏極并在其柵極耦合到所述第一 NMOS晶體管的柵極，其中所述第一和第二 NMOS晶體管在其柵極接收第三偏置； 第一前饋電容器，其耦合在所述第五PMOS晶體管的漏極和源極之間； 第二前饋電容器，其耦合在所述第六PMOS晶體管的漏極和源極之間。
12.根據(jù)權(quán)利要求11所述的裝置，其中所述第一前饋電容器和第二前饋電容器進(jìn)一步分別包括第一和第二 MIM電容器。
13.根據(jù)權(quán)利要求12所述的裝置，其中所述第一和第二MIM電容器中的每個的電容為大約3pF。
14.一種裝置，其包含: 第一輸出終端； 第二輸出終端； 第一 PNP晶體管； 第二 PNP晶體管，所述第二 PNP晶體管在其基極耦合到所述第一 PNP晶體管，其中所述第一 PNP晶體管和第二 PNP晶體管在其基極接收第一偏置； 第三PNP晶體管，所述第三PNP晶體管在其發(fā)射極耦合到所述第一 PNP晶體管的集電極并在其基極接收差分輸入信號的第一部分； 第四PNP晶體管，所述第四PNP晶體管在其發(fā)射極耦合到所述第二 PNP晶體管的集電極并在其基極接收所述差分輸入信號的第二部分； 第五PNP晶體管，所述第五PNP晶體管在其發(fā)射極耦合到所述第三PNP晶體管的集電極并在其集電極耦合到所述第一輸出終端； 第六PNP晶體管，所述第六PNP晶體管在其發(fā)射極耦合到所述第四PNP晶體管的集電極，在其集電極耦合到所述第二輸出終端，并在其基極耦合到所述第五PNP晶體管的基極，其中所述第五PNP晶體管和第六PNP晶體管在其基極接收第二偏置； 第一 NPN晶體管，所述第一 NPN晶體管在其集電極耦合到所述第五PNP晶體管的集電極； 第二 NPN晶體管，所述第二 NPN晶體管在其集電極耦合到所述第六NPN晶體管的集電極并在其基極耦合到所述第一 NPN晶體管的基極，其中所述第一 NPN晶體管和第二 NPN晶體管在其基極接收第三偏置； 第一前饋電容器，其耦合在所述第五PNP晶體管的所述發(fā)射極和集電極之間； 第二前饋電容器，其耦合在`所述第六PNP晶體管的所述發(fā)射極和集電極之間。
【文檔編號】H03F3/45GK103797712SQ201280044867
【公開日】2014年5月14日 申請日期:2012年7月16日 優(yōu)先權(quán)日:2011年7月15日
【發(fā)明者】V·L·王利姆科凱, V·斯里尼瓦桑 申請人:德克薩斯儀器股份有限公司