數(shù)模轉(zhuǎn)換器的制造方法
【專利摘要】本發(fā)明涉及一種轉(zhuǎn)化電流的數(shù)模轉(zhuǎn)換器。該轉(zhuǎn)換器包括：具有由數(shù)字寄存器（REG）控制的兩個晶體管（T1，T2）的差分支路對，其中數(shù)字寄存器由時鐘頻率觸發(fā)；和兩個電阻負載（R1，R2），其接收差分支路的電流以產(chǎn)生差分電信號，此信號表示轉(zhuǎn)換的模擬結(jié)果。轉(zhuǎn)換器包括差分支路電流的兩路開關：第一開關（Q1a，Q1b，Q2a，Q2b）在70%至95%時鐘周期內(nèi)使能差分支路電流到負載的傳輸并在剩余的時間內(nèi)將這些電流轉(zhuǎn)移出負載；第二開關（Q’1a，Q’1b，Q’2a，Q’2b）交替而且對稱地在差分支路和負載之間制造直接連接，然后制造交叉連接。轉(zhuǎn)換器提供具有高頻譜純度的信號并能在輸出模擬信號頻譜的四個奈奎斯特區(qū)，尤其是第二和第三區(qū)中以很好的功率水平工作。
【專利說明】數(shù)模轉(zhuǎn)換器
【技術領域】
[0001]本發(fā)明涉及轉(zhuǎn)化電流的數(shù)模轉(zhuǎn)換器。電流轉(zhuǎn)換器包括多個具有完全一致值或加權值的電流源，優(yōu)選是加權的以減小電路尺寸；待轉(zhuǎn)換數(shù)字信號是二進制字，此字的位用于單獨控制不同的源，以使能或阻止電流從每個源流向共有的負載；負載充當模擬加法器，因為在負載端出現(xiàn)的電壓取決于注入電流的和，并且表示輸入二進制字的模擬值。
【背景技術】
[0002]實踐中，每個電流源提供一對差分支路，即一奇支路和一偶支路；每條支路分別包括一晶體管，集電極電流表示此支路的電流；兩個晶體管分別由輸入位和其互補位控制。結(jié)果，根據(jù)輸入位的值，一個晶體管導通的同時另一個關斷，反之亦然。奇支路的負載對于所有奇支路是共有的，偶支路的負載對于所有偶支路是共有的。
[0003]已經(jīng)發(fā)現(xiàn)，在此種轉(zhuǎn)換器帶來的問題中，改變二進制字時晶體管的切換引入了顯著的切換噪聲。切換對于所有晶體管是同時的(在時鐘的控制下)。然而，不同晶體管的響應時間是廣泛分散的。另外，全局響應時間很大程度上取決于連續(xù)的兩個待轉(zhuǎn)換二進制字的差別。隨著為數(shù)字數(shù)據(jù)元素計時的時鐘的頻率F上升，轉(zhuǎn)換器的線性度和輸出信號的頻譜純度會降低。
[0004]另外，輸出信號的功率頻譜受限于此切換所用的時鐘頻率。理論上，此頻譜(作為頻率的函數(shù)的輸出信號功率)是具有多重葉片的正弦(X)Λ形式的曲線，其在時鐘頻率附近具有非常高的衰減，并在1.5倍時鐘頻率上有峰值。因此，對于一些頻率范圍，很難獲得具備足夠強度的輸出信號，尤其是在時鐘頻率附近，而且，在所需頻率范圍內(nèi)，很難獲得其強度與頻率無關的輸出信號。
[0005]已經(jīng)有改進的提議，例如US2006/0022856，其中時鐘的半周期被用于避免電流在輸入處的二進制字被切換時流向負載。下一個半周期內(nèi)，新的二進制字在轉(zhuǎn)換器的輸入穩(wěn)固建立，流向負載的電流被再次使能。
[0006]例如，假設，由周期時鐘CLK，CLKb觸發(fā)，輸入字被引入了緩沖寄存器(或“鎖存器”)，其中CLK表示半周期內(nèi)時鐘的活躍電平，CLKb表示下一個半周期內(nèi)不活躍的互補電平，在CLK的下降沿用新二進制字裝載寄存器，從而在此下降沿之后的CLKb=I的半周期內(nèi)阻止電流流動，并在隨后CLK=I的半周期內(nèi)再次使能電流流動，而此時新二進制字正在穩(wěn)定。更精確地說，電流流動的阻止在于，從電阻負載轉(zhuǎn)移電流而不中斷奇偶支路晶體管中的此電流。
[0007]此種轉(zhuǎn)換器被稱為RTZ轉(zhuǎn)換器，即歸零轉(zhuǎn)換器，因為，在CLK=O的半周期CLKb內(nèi)，模擬輸出信號周期性地經(jīng)過零點。
[0008]一方面，因為電流源的開關分散的抑制，輸出信號的頻譜純度被改善了，另一方面，輸出信號頻譜分布地更好，并且在時鐘頻率附近沒有低谷。但是，輸出信號的功率更小了。
[0009]在時鐘頻率兩個半周期內(nèi)以互補方式運行的轉(zhuǎn)換器也已被提出了。第一半周期內(nèi)，奇差分支路的晶體管電流被送至奇負載而偶差分支路的電流被送至偶負載。下一個時鐘半周期內(nèi)，晶體管和負載之間的聯(lián)接交叉，將奇支路的電流送至偶負載，反之亦然；這樣，在時鐘信號的兩個連續(xù)半周期內(nèi)，轉(zhuǎn)換器輸出信號傳送兩個連續(xù)的互補模擬值(一個表示二進制字，一個表示互補的字)。某種意義上說，這是模擬輸出信號的補充調(diào)制，其在使用時解碼。某種意義上說，輸出信號的功率加倍了，而輸出頻譜也改變了，尤其是在某些頻率加強了功率，所述頻率位于時鐘頻率的一半與時鐘頻率(甚至更高頻率)之間。
[0010]顯然，這種切換模式與RTZ模式不符；前者中，每個時鐘半周期內(nèi)，來自源的電流必須送至負載；后者中，此半周期內(nèi)電流必須從負載轉(zhuǎn)移(至電源)。

【發(fā)明內(nèi)容】

[0011]本發(fā)明的一個目的是，在超過兩倍時鐘頻率的寬頻率范圍內(nèi)，既獲得輸出信號的高頻譜純度又獲得比現(xiàn)有技術所允許的更高的輸出功率，其中時鐘頻率定義了數(shù)字輸入信號的刷新速率。
[0012]為此目的，本發(fā)明提出，在比時鐘半周期短的時間段內(nèi)使用歸零模式，并且將時鐘周期的剩余部分分為兩部分，在這兩部分中，電流源與負載之間的聯(lián)接交替為直接和交叉聯(lián)接。
[0013]本發(fā)明因此提出了一種數(shù)模轉(zhuǎn)換器，所述數(shù)模轉(zhuǎn)換器至少具有電流源組；有兩個晶體管的差分支路對，其中所述晶體管連接至每個電流源；由頻率為F的時鐘頻率觸發(fā)的、接收待轉(zhuǎn)換數(shù)字數(shù)據(jù)元素的寄存器，所述寄存器控制所述支路的晶體管，以作為所述待轉(zhuǎn)換數(shù)字數(shù)據(jù)元素的值的函數(shù)，從所述電流源切換電流單獨至每對差分支路中的一個或另一個；以及一對電阻負載，所述電阻負載接收所述差分支路的電流，以產(chǎn)生差分輸出電信號，所述信號的模擬值表示待轉(zhuǎn)換數(shù)字數(shù)據(jù)元素；此轉(zhuǎn)換器還具有開關電路，所述開關電路插入在所述差分支路和所述負載之間，以使能所述差分支路的到達所述負載的電流傳送，或從所述負載轉(zhuǎn)移這些電流，其特征在于:
[0014]-所述開關電路包括，建立按所述時鐘頻率周期性地轉(zhuǎn)移、之后進行使能操作的裝置，所述使能時間與所述時鐘周期間的占空比在0.7到0.95的范圍內(nèi)，
[0015]-所述開關電路包括開關單元，所述開關單元允許所述差分支路和所述負載之間的直接聯(lián)接或交叉聯(lián)接，所述開關電路還包括控制所述開關單元的裝置，以在所述使能時間的前半段將所述差分支路直接連接至所述負載的輸入，并在所述使能時間的后半段按交叉方式連接，以在所述時間的兩半之間倒轉(zhuǎn)電輸出信號的符號。
[0016]開關電路從而提供兩個不同的功能，這兩個功能優(yōu)選由在差分支路和加法裝置之間的兩個疊加的單元提供。第一個功能(傳送或轉(zhuǎn)移的使能操作)由第一開關單元提供，第二個功能(直接或交叉聯(lián)接)由第二開關單元提供。各單元可以一個接著一個地、從差分支路到加法裝置按順序或按反序放置，第一單元優(yōu)選插入到差分支路和第二單元之間。
[0017]兩單元開關電路優(yōu)選為多對差分支路共有(但優(yōu)選不為所有差分支路共有；就是說，轉(zhuǎn)換器會具有多個開關電路，每個與一群差分支路對相連)，一個群所共有的差分支路在與此群相連的開關電路的輸入?yún)R合。
[0018]開關電路具有與每個差分支路相連的晶體管對，以提供兩個差分支路的電流的對稱切換。完全一致的輔助電流源優(yōu)選連接在開關電路和電源端之間，使得即使是連接至無電流流過的差分支路的開關電路晶體管對的那些電流源中也流過非零電流。
[0019]控制轉(zhuǎn)移的信號的躍遷沿和時鐘信號的躍遷沿之間的時間對準優(yōu)選是可調(diào)的；控制差分支路和負載之間的交叉的信號，其躍遷沿之間的時間對準也是如此。
[0020]當電流源組包括其值的加權是根據(jù)二叉加權的電流源時，本發(fā)明尤其實用:加權導致各個差分支路的晶體管響應時間高度分散，但是本發(fā)明可以克服此分散的缺點。
【專利附圖】

【附圖說明】
[0021]下面【具體實施方式】會公開本發(fā)明的其他特性和優(yōu)點，其中涉及的附圖為:
[0022]-圖1圖示了部分根據(jù)現(xiàn)有技術的數(shù)模轉(zhuǎn)換器；
[0023]-圖2圖示了根據(jù)本發(fā)明的轉(zhuǎn)換器的構成；
[0024]-圖3圖示了轉(zhuǎn)換器操作的時序圖；以及
[0025]-圖4圖示了根據(jù)另一實施方式的轉(zhuǎn)換器的構成。
【具體實施方式】
[0026]圖1以簡化的形式圖示了根據(jù)現(xiàn)有技術的歸零轉(zhuǎn)換器原理。
[0027]數(shù)字寄存器REG接收二進制字形式的、待轉(zhuǎn)換的數(shù)字數(shù)據(jù)元素。對于每位，寄存器包括兩個輸出，分別是提供位的奇輸出和提供其互補位的偶輸出。轉(zhuǎn)換器具有其個數(shù)等于待轉(zhuǎn)換字的位數(shù)的平行的部分。圖中只顯示了對應于寄存器的兩位的轉(zhuǎn)換器的兩部分。只有對應于輸出位D及其互補位Db的一部分會被具體描述。不同部分的輸出都是電流輸出；對于每部分，存在著奇輸出El和偶輸出E2 ;它們是互補的；如果對應的寄存器位被置為1，奇輸出提供電流(即，送往差分支路的輸入電流)，如果寄存器位被置為O則不提供電流；偶輸出則相反。
[0028]不同部分的輸出電流根據(jù)待轉(zhuǎn)換字每位所分配的權重被加權。從而，每部分的內(nèi)置電流源具有相應加權的值。
[0029]來自奇輸出的電流在加法器電路ADD相加；來自偶輸出的電流也在此電路另外相加。加法可以簡單地借助接收所有來自奇輸出的電流的負載電阻和接收所有來自偶輸出的電流的另一負載電阻進行。在這些電阻端上的電壓之間的差Vwt是差分模擬電壓，其表示待轉(zhuǎn)換二進制字的數(shù)字值。此差由加法器電路ADD的輸出OUT提供。
[0030]對應于待轉(zhuǎn)換字中一位的部分包括一對傳統(tǒng)的差分支路，這對差分支路由抽取自電流源Itl的共有電流提供。奇支路包括晶體管Tl，其由寄存器中的位I(就是說，寄存器奇輸出上的位I)控制導通并由寄存器中的位O控制關斷。偶支路包括晶體管T2，其由寄存器中的位O (從而寄存器偶輸出上的位I)控制導通并由寄存器中的位I控制關斷。
[0031 ] 在非歸零轉(zhuǎn)換器中，這些晶體管的集電極電流被直接施加到加法器電路。
[0032]這里，圖1中的轉(zhuǎn)換器為歸零轉(zhuǎn)換器。它包括開關電路，此開關電路允許電流流向加法器電路，或相反地，轉(zhuǎn)移電流至電源端。奇差分支路允許其電流(如果存在的話，也就是說，如果寄存器包含位I)流向第一兩晶體管開關電路Qla和Qlb ;偶支路允許其電流，如果存在的話，流向與第一開關電路同時受控的第二兩晶體管開關電路Q2a、Q2b。
[0033]整個轉(zhuǎn)換器共同的開關電路的控制是電路SWC，其接收時鐘電路HOR發(fā)送的、頻率為F的對稱周期時鐘信號CLK。開關電路在CLK=I的半周期里處于第一狀態(tài)，在CLK=O的半周期里處于第二狀態(tài)。應當注意，CLKb是信號CLK的互補位。
[0034] 與半周期CLK和CLKb同步的電路SWC控制了開關電路兩種狀態(tài)；在信號CLK的控制下，寄存器在每個時鐘周期也裝載新的數(shù)字數(shù)據(jù)元素；例如，信號CLK的下降沿觸發(fā)新二進制字(存在于寄存器的輸入)的載入寄存器的輸出，以替換先前的二進制字。
[0035]此載入的穩(wěn)定和離開差分支路的電流的穩(wěn)定需要一定時間，此時間對轉(zhuǎn)換器的所有部分不一定是一樣的，因為電流值根據(jù)部分而不同:如果各部分都具有一樣的電流權重，電流值間存在一定程度的偏差，但是最重要的是，如果各部分按照二叉方式加權，電流值固有地不同。
[0036]結(jié)果，在整個CLK=O的半周期內(nèi)，開關電路被置于第一狀態(tài)，其中晶體管Qlb和Q2b導通并且將電流從差分支路轉(zhuǎn)移至電路電源vrc。電路SWC的輸出從而控制晶體管Qlb和Q2b0
[0037]相反的，在整個CLK=I的半周期內(nèi)，開關電路通過關斷晶體管Qlb和Q2b被置于第二狀態(tài)，阻止電流的任何轉(zhuǎn)移；晶體管Qla和Q2a正常導通；它們可以被電路SWC的互補輸出控制，但在所給的例子中，它們的基極被置于使其導通的固定電勢V偏置。那么，取決于存在于寄存器REG中的位，電流從晶體管Qla或晶體管Q2a流過。此電流從而被加法器ADD利用。
[0038]差分輸出電壓Vrat的值在CLK=I的半周期表示輸入的二進制字，在另一時鐘半周期歸零。
[0039]圖2圖示了根據(jù)本發(fā)明的修改。轉(zhuǎn)換器一般結(jié)構，即寄存器每位具有一個部分的結(jié)構保留了下來；不同部分的電流優(yōu)選按二叉方式加權。然而，不同于圖1中的單獨開關單元(具有兩個開關電路)，部分包括兩個開關單元，在差分支路(由晶體管Tl和T2的集電極表示)和加法器電路ADD間疊加(即，串聯(lián))。
[0040]與圖1共有的元素具有相同的附圖標記和相同的功能；它們不會再被描述。
[0041]第一開關單元包括，對于奇差分支路的晶體管Qla和Qlb和對于偶支路的晶體管Q2a和Q2b。其具有與圖1的相同的功能，即，使能從差分支路流向加法器電路的電流，或相反地轉(zhuǎn)移此電流至電源Vcc。
[0042]加法器電路ADD可以簡單地由兩個完全相同的、由電源電壓\^供電的負載電阻Rl和Rl構成。其包括兩個輸入El (被稱為奇輸入)和E2 (偶輸入)。每個輸入從所述部分的一對支路中的一個差分支路接收電流。
[0043]兩單元開關電路優(yōu)選為多對差分支路共有(但優(yōu)選不為所有差分支路共有；就是說，轉(zhuǎn)換器會具有多個開關電路，每個與一群差分支路相連)；一個群中的差分支路在與此群相連的開關電路的輸入?yún)R合，意味著，此群所有偶對的集電極連接到一起，所有奇支路的集電極連接到一起。
[0044]如圖2所示，轉(zhuǎn)換器其他部分的差分支路如此連接到第一部分的差分支路，使得開關電路為所有部分共有(或至少為幾個部分組成的群共有)。奇差分支路實際上由幾個部分組成的群的所有奇差分支路連接構成，而偶支路由此群的所有偶支路連接構成。加法器電路ADD實質(zhì)上充當電流到電壓的轉(zhuǎn)換器，產(chǎn)生正比于支路電流的和的電壓，其中所述支路具有同樣的奇偶。這就是為什么簡單的電阻負載Rl和R2可足以構成加法器。轉(zhuǎn)換器部分的其他群通過相同的輸入El和E2連接至相同的電阻負載。[0045]差分輸出OUT提供作為兩個負載端的電壓差的電壓Vwt。
[0046]使能操作和電流的轉(zhuǎn)移由電路SWC控制，電路SWC在其兩個輸出提供兩個互補的信號RSH和RSHb。信號RSH控制第一開關單元的晶體管Qla和Q2a ;信號RSHb控制此第一單元的晶體管Qlb和Q2b。電流的流動由高電平的RSH使能，使得晶體管Qla和Q2a導通，同時，低電平的RSHb關斷晶體管Qlb和Q2b。轉(zhuǎn)移由高電平的RSHb控制，關斷晶體管Qla和Q2a，低電平的RSH使得晶體管Qlb和Q2b導通。不同于參照圖1描述的控制系統(tǒng)，電路SffC輸出上的RSH和RSHb的處于高電平的持續(xù)時間不等于半周期。相反，電流流動的使能信號(RSH=I)的持續(xù)時間和時鐘周期CLK之間的占空比在0.7到0.95的范圍內(nèi)。
[0047]圖3的時序圖顯示了不對稱信號RSH與周期為T的對稱時鐘CLK的關系。
[0048]信號RSH和RSHb的躍遷沿與時鐘信號的邊沿如此對準，使得只有當在寄存器REG輸出的邏輯電平穩(wěn)定時，才使能輸送到加法器電路的電流。優(yōu)選地，信號RSH在CLK的下降沿經(jīng)過高電平。但是，在0.05至0.3倍時鐘周期的范圍內(nèi)的持續(xù)時間之后，信號RSH下降回電平O。
[0049]圖2中的電路還圖示了第二開關單元，其包括，對于奇差分支路的兩個晶體管Q’ Ia和Q’ Ib和對于偶差分支路的晶體管Q’ 2a和Q’ 2b。當差分支路的電流沒有被第一單元轉(zhuǎn)移到電源時，電流通過此第二單元。
[0050]第二開關單元用以交替地切換奇差分支路的電流使其流向奇輸入El(稱為“直接”連接)繼而流向偶輸入E2 (稱為“交叉”連接)，相反的，用以交替地切換偶差分支路的電流使其流向偶輸入E2 (直接連接)繼而流向奇輸入E2 (交叉連接)。
[0051]為此目的，晶體管Q’ Ia被連接在晶體管Qla (第一開關電路的輸出)和輸入El之間，晶體管Q’ Ib被連接在晶體管Qla和輸入E2之間，晶體管Q’ 2a被連接在晶體管Q2a和輸入E2之間，最后，晶體管Q’ 2b被連接在晶體管Q2a和輸入El之間。
[0052]晶體管Q’ Ia和Q’ 2a接收同樣的控制信號RF，而晶體管Q’ Ib和Q’ 2b接收互補信號RFb。信號RF和RFb是周期性的，其以時鐘頻率為周期。它們的相位與電路SWC提供的使能信號這樣對準，以致在使能信號持續(xù)時間中間具有電平躍遷的變化，如圖3時序圖所示。所示的例子中，RF高電平(類似的，RFb高電平)的持續(xù)時間等于時鐘半周期，因為這是RF和RFb最簡單的實施方式，但是重點在于，使能持續(xù)時間(RSH在電平I)被分為兩個相等的部分，第一部分中RF=I而第二部分中RF=O。
[0053]這樣:
[0054]-在使能信號之外，差分支路的電流完全不流向加法器電路ADD；
[0055]-在使能信號的前半段，差分支路和加法器電路間的連接是直接的；
[0056]-在使能信號的具有與前半段相同的持續(xù)時間的后半段，連接是交叉連接。
[0057]轉(zhuǎn)換器的輸出OUT提供調(diào)制為時鐘頻率的電壓信號，此調(diào)制是對稱的，因為，由于交叉聯(lián)接，此輸出提供的模擬電壓的電平交替地表示二進制字及其補碼；電壓表示所提供的二進制字的時間在0.35至0.47倍T的范圍內(nèi)，其中T是時鐘周期；提供表示二進制字補碼的電壓的時間具有相同的值。
[0058]圖3的時序圖圖示了控制信號的排序；時序圖中的線如下:
[0059]-具有周期T的對稱時鐘信號CLK，(此例中)下降沿定義了改變寄存器REG輸出狀態(tài)的指令，以將新二進制字應用于差分支路；[0060]-DATA:寄存器輸出的狀態(tài)，其具有在時鐘信號下降沿之后的這些輸出的電平建立時間；
[0061]-RSH，第一開關單元的控制信號；其周期為T ；RSH的高峰值的持續(xù)時間在0.05T到0.3T的范圍內(nèi)；低峰值的持續(xù)時間在0.95T到0.7x T的范圍內(nèi)；RSH的上升沿優(yōu)選與時鐘信號CLK的下降沿一致，RSH高峰值持續(xù)足夠長，使得寄存器的輸出穩(wěn)定。
[0062]-RF，第二開關電路的控制信號，其具有與時鐘相同的周期T ;高電平到低電平的躍遷位于RSH處于低電平的時段的中間；
[0063]-Vwt，轉(zhuǎn)換器輸出的調(diào)制的模擬電壓。
[0064]在轉(zhuǎn)換器輸入上的二進制字改變時，開關控制信號的此種配置抵消了寄存器輸出上不良躍遷的風險。這提供了輸出信號的高頻譜純度。另外，在時鐘頻率周圍的頻帶，轉(zhuǎn)換器輸出上的模擬信號的高功率得以保存。
[0065]如果頻域被分為四個奈奎斯特區(qū)，其分別為:
[0066]-O至F/2的頻率，其中F是時鐘頻率CLK ；
[0067]-F/2至F的頻率；
[0068]-F 至 3F/2 的頻率；
[0069]-3F/2 至 2F 的頻率，
[0070]第二和第三區(qū)里提供了非常好的功率水平，而這是傳統(tǒng)方案所不能的。甚至，在第四奈奎斯特區(qū)的許多部分里，具有可接受的功率水平是可能的。
[0071]轉(zhuǎn)移電流至電源的持續(xù)時間，其選擇取決于寄存器和差分支路晶體管Tl和T2的開關性能。這是因為，必須等到差分支路新的導通狀態(tài)穩(wěn)固地建立，轉(zhuǎn)移才能發(fā)生。已經(jīng)發(fā)現(xiàn)，就算差分支路的電流源是二叉加權的(就來自不同的源的電流值的分散而言的不利情形)，轉(zhuǎn)移的持續(xù)時間可以在時鐘周期T的5%到30%的范圍內(nèi)。
[0072]RSH和RF信號躍遷沿的對準優(yōu)選是可調(diào)的，如果有多個群的話，對于每個群，上述躍遷沿優(yōu)選是單獨可調(diào)的。類似的，如果有多個群的話，轉(zhuǎn)移的持續(xù)時間優(yōu)選是對于每個群單獨可調(diào)的。
[0073]優(yōu)選地，將完全一致的輔助電流源連接至差分支路晶體管Tl和T2的集電極，使得即使在連接至無電流流過的差分支路的開關電路晶體管對的集電極中也流過非零電流。這限制了晶體管Tl和T2的集電極電勢的變化(這些電勢按照二進制字值的函數(shù)變化)。這樣，避免開關電路中不同晶體管對的晶體管基極-發(fā)射極電壓的極度不平衡是可能的。這些輔助源的電流值可以是與同一開關電路相連的差分支路的電流和的大約20%。
[0074]不同的實施方式中，用來將差分支路和加法器電路交叉聯(lián)接和非交叉聯(lián)接的第二開關單元并不是位于第一單元和加法器電路的電阻負載之間，而是位于差分支路和使能或轉(zhuǎn)移電流的第一單元之間。
[0075]圖4圖示了此種變化的示范性實施方式。第二開關電路的晶體管對Q’ la, Q’ Ib直接連接至晶體管Tl的集電極；晶體管對Q’ 2a，Q’ 2b連接至晶體管T2的集電極。
[0076]處于高電平的信號RF使得晶體管Q’ Ia和Q’ 2a導通，然后切換來自晶體管Tl的電流流向第一開關單元的對Qla和Qlb，并在重置周期外從那里流向輸入El ;同時，它們切換來自晶體管T2的電流流向第一開關單元的對Q2a和Q2b，并在重置時刻外從那里流向輸入E2。[0077]處于高電平的信號RFb使得晶體管Q’ Ib和Q’ 2b導通，然后交叉聯(lián)接:它們切換來自晶體管Tl的電流通過晶體管對Q2a，Q2b流向輸入E2，并且切換來自晶體管T2的電流通過對Qla, Qlb流向輸入El。
[0078]圖4的電路中，優(yōu)選地提供了連接至晶體管Tl和T2集電極的輔助電流源，如同圖2。
[0079]在圖2和圖4的電路中，也可以在第一和第二開關電路之間的結(jié)點提供其他輔助電流源。圖2的電路中，一方面，它們會連接至晶體管對Qla，Qlb的發(fā)射極，另一方面，會連接至Q2a，Q2b的發(fā)射極。圖4的電路中，如圖所示，它們連接至對Q’ la, Q’ Ib和Q’ 2a，Q’ 2b的發(fā)射極。
[0080]依照本發(fā)明的電路，如上所述，意在允許使能單元和聯(lián)接交叉單元的同時使用。然而，如果移除一個或多個開關單元的控制，它也允許依照現(xiàn)有技術模式的操作。操作模式可以根據(jù)所需信號頻譜選擇；依照本發(fā)明的、使用兩個開關單元的模式對于在第二和第三、甚至第四奈奎斯特區(qū)具有分量的模擬頻率的頻譜最為有用。
[0081]為了最優(yōu)化轉(zhuǎn)換器的操作，時鐘優(yōu)選是差分的，并且通過差分二叉樹分布于轉(zhuǎn)換器的全部部分，其中差分二叉樹就數(shù)據(jù)傳送時間而言(不僅就支路的物理長度而言)是平衡的，而且此差分二叉樹的結(jié)點具有去抖阻尼電阻。在每群開關器件之前不同的點上安裝重復器(額外的晶體管)可以減小按此方法分布的時鐘支路的電流負載。
【權利要求】
1.一種數(shù)模轉(zhuǎn)換器，所述數(shù)模轉(zhuǎn)換器至少具有電流源組；有兩個晶體管(Tl，T2)的差分支路對，其中所述晶體管連接至每個電流源；由頻率為F的時鐘頻率觸發(fā)的、接收待轉(zhuǎn)換數(shù)字數(shù)據(jù)元素的寄存器(REG)，所述寄存器控制所述支路對的晶體管，以作為所述待轉(zhuǎn)換數(shù)字數(shù)據(jù)元素的值的函數(shù)，從所述電流源切換電流單獨至每對差分支路中的一個或另一個；以及兩個電阻負載(Rl，R2)，所述電阻負載接收所述差分支路的電流，以產(chǎn)生差分輸出電信號，所述信號的模擬值表示待轉(zhuǎn)換數(shù)字數(shù)據(jù)元素；此轉(zhuǎn)換器還具有開關電路，所述開關電路插入在所述差分支路和所述負載之間，以使能所述差分支路的向所述負載的電流傳送，或從所述負載轉(zhuǎn)移這些電流，其特征在于: -所述開關電路包括，建立按所述時鐘頻率周期性地轉(zhuǎn)移、之后進行使能操作的裝置，所述使能時間與所述時鐘周期間的占空比在0.7到0.95的范圍內(nèi)， -所述開關電路包括開關單元，所述開關單元允許所述差分支路和所述負載之間的直接聯(lián)接或交叉聯(lián)接，所述開關電路還包括控制所述開關單元的裝置，以在所述使能時間的前半段將所述差分支路直接連接至所述負載，并在所述使能時間的后半段按交叉方式連接，以在所述時間的兩半之間倒轉(zhuǎn)電輸出信號的符號。
2.根據(jù)權利要求1所述的轉(zhuǎn)換器，其特征在于，所述占空比是可調(diào)的。
3.根據(jù)權利要求1或2所述的轉(zhuǎn)換器，其特征在于，控制轉(zhuǎn)移的信號的躍遷沿和時鐘信號的躍遷沿之間的時間對準是可調(diào)的。
4.根據(jù)權利要求1至3中任意一項所述的轉(zhuǎn)換器，其特征在于，所述電流源組包括:電流源值的加權是根據(jù)二叉加權的電流源。
5.根據(jù)權利要求1至4中任意一項所述的轉(zhuǎn)換器，其特征在于，所述開關電路具有與每個差分支路相連的晶體管對，以提供所述兩個差分支路的電流的對稱切換，而完全一致的輔助電流源在所述開關電路和電源端之間連接至所述的兩個差分支路，使得連接至兩個支路的晶體管對中流過非零電流。
【文檔編號】H03M1/08GK103907288SQ201280051384
【公開日】2014年7月2日 申請日期:2012年10月8日 優(yōu)先權日:2011年10月21日
【發(fā)明者】F·博雷, M·溫根德, E·杜梅因 申請人:E2V半導體公司